CN103700741A - 一种大电流密度、低电压功率型发光二极管及其制造方法 - Google Patents

一种大电流密度、低电压功率型发光二极管及其制造方法 Download PDF

Info

Publication number
CN103700741A
CN103700741A CN201210367214.3A CN201210367214A CN103700741A CN 103700741 A CN103700741 A CN 103700741A CN 201210367214 A CN201210367214 A CN 201210367214A CN 103700741 A CN103700741 A CN 103700741A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
emitting diode
current density
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210367214.3A
Other languages
English (en)
Other versions
CN103700741B (zh
Inventor
张楠
郝茂盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Blue Light Technology Co Ltd
Original Assignee
Shanghai Blue Light Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Blue Light Technology Co Ltd filed Critical Shanghai Blue Light Technology Co Ltd
Priority to CN201210367214.3A priority Critical patent/CN103700741B/zh
Publication of CN103700741A publication Critical patent/CN103700741A/zh
Application granted granted Critical
Publication of CN103700741B publication Critical patent/CN103700741B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Abstract

本发明提供一种大电流密度、低电压功率型发光二极管及其制造方法，先于半导体衬底中定义出多个发光单元区域，且每相邻的两个发光单元区域组成一并联单元区域；于各该并联单元区域交接处的半导体衬底中制作裂片走道，并于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作隔离走道；于所述半导体衬底表面沉积由所述裂片走道相互隔开的多个并联单元，且各该并联单元内的两个发光单元由所述隔离走道隔开；最后制作电极、反射镜及进行裂片以完成制作。本发明可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压。

Description

一种大电流密度、低电压功率型发光二极管及其制造方法
技术领域
本发明属于半导体照明领域，特别是涉及一种大电流密度、低电压功率型发光二极管及其制造方法。
背景技术
半导体照明作为新型高效固体光源，具有寿命长、节能、环保、安全等显著优点，将成为人类照明史上继白炽灯、荧光灯之后的又一次飞跃，其应用领域正在迅速扩大，正带动传统照明、显示等行业的升级换代，其经济效益和社会效益巨大。正因如此，半导体照明被普遍看作是21世纪最具发展前景的新兴产业之一，也是未来几年光电子领域最重要的制高点之一。发光二极管是由Ⅲ-Ⅳ族化合物，如GaAs（砷化镓）、GaP（磷化镓）、GaAsP（磷砷化镓）等半导体制成的，其核心是PN结。因此它具有一般P-N结的I-N特性，即正向导通，反向截止、击穿特性。此外，在一定条件下，它还具有发光特性。在正向电压下，电子由N区注入P区，空穴由P区注入N区。进入对方区域的少数载流子（少子）一部分与多数载流子（多子）复合而发光。
随着人们对发光二极管亮度需求的提高，功率型发光二极管受到了人们高度的关注。功率型发光二极管具有高电流密度、高亮度等优点。然而，由于对高电流密度的需求，功率型发光二极管的电压承受能力也需要逐步提高。限制功率型发光二极管寿命的最重要因素为其散热效率及电压的承受能力。现有的功率型发光二极管多为由单个晶胞的发光二极管单元组成，这种单个晶胞的发光二极管难以承受较高的电压而严重影响其功率的提高，因而往往难以达到所期待的性能要求。
因此，提供一种能降低功率型发光二极管的电压而又保证其大电流密度的功率型发光二极管实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大电流密度、低电压功率型发光二极管及其制造方法，用于解决现有技术中功率型发光二极管电压承受能力差、且出光效率难以提高的问题。
为实现上述目的及其他相关目的，本发明提供一种大电流密度、低电压功率型发光二极管的制造方法，所述制造方法至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底中定义出多个发光单元区域，且每相邻的两个发光单元区域组成一并联单元区域；
2）于各该并联单元区域交接处的半导体衬底中制作第一深度的裂片走道，并于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作第二深度的隔离走道，其中，所述第一深度大于所述第二深度；
3）于所述半导体衬底表面沉积至少包括N型层、量子阱层及P型层的由所述裂片走道相互隔开的多个并联单元，且各该并联单元内的两个发光单元由所述隔离走道隔开；
4）于各该发光单元制作N电极制备区域；
5）于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极；
6）从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜；
7）依据各该并联单元进行裂片，获得独立的并联单元。
作为发明的大电流密度、低电压功率型发光二极管的制造方法的一种优选方案，步骤2）包括以下步骤：
2-1）于所述半导体衬底表面制作保护层；
2-2）采用激光切割法于各该并联单元区域交接处的半导体衬底中制作第一深度的裂片走道，并采用激光切割法于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作第二深度的隔离走道，其中，所述第一深度大于所述第二深度；
2-3）采用湿法腐蚀法或ICP刻蚀法清理各该裂片走道及各该隔离走道；
2-4）去除所述保护层。
进一步地，所述保护层为SiO2层。
在本发明的大电流密度、低电压功率型发光二极管的制造方法步骤3）中，采用化学气相沉积法沉积所述N型层、量子阱层及P型层。
作为发明的大电流密度、低电压功率型发光二极管的制造方法的一种优选方案，所述半导体衬底为蓝宝石衬底，所述N型层为N-GaN层，所述量子阱层为InGaN层，所述P型层为P-GaN层。
在本发明的大电流密度、低电压功率型发光二极管的制造方法步骤4）中，先依据各该发光单元制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层及量子阱层以在各该发光单元形成N型层平台，完成N电极制备区域的制作。
作为发明的大电流密度、低电压功率型发光二极管的制造方法的一种优选方案，所述第一深度为12~22微米，所述第二深度为5~10微米。
作为发明的大电流密度、低电压功率型发光二极管的制造方法的一种优选方案，步骤6）中采用研磨或湿法腐蚀法较薄所述半导体衬底。
作为发明的大电流密度、低电压功率型发光二极管的制造方法的一种优选方案，步骤9）中采用刀片裂片的方式对各该并联单元进行裂片，获得独立的并联单元。
本发明还提供一种依据上述任意一项方案所述的大电流密度、低电压功率型发光二极管的制造方法所制造的大电流密度、低电压功率型发光二极管。
如上所述，本发明的大电流密度、低电压功率型发光二极管及其制造方法，具有以下有益效果：先于半导体衬底中定义出多个发光单元区域，且每相邻的两个发光单元区域组成一并联单元区域；于各该并联单元区域交接处的半导体衬底中制作裂片走道，并于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作隔离走道；于所述半导体衬底表面沉积由所述裂片走道相互隔开的多个并联单元，且各该并联单元内的两个发光单元由所述隔离走道隔开；最后制作电极、反射镜及进行裂片以完成制作。本发明可以提高芯片的稳定性；将传统的单颗功率型LED 芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压。
附图说明
图1a~图1b显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤1）所呈现的结构示意图。
图2a~图2b显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤2）所呈现的结构示意图。
图3a~图3b显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤3）所呈现的结构示意图。
图4a~图4b显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤4）所呈现的结构示意图。
图5~图6显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤5）所呈现的结构示意图。
图7显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤6）所呈现的结构示意图。
图8a~图8b显示为本发明大电流密度、低电压功率型发光二极管的制造方法步骤7）所呈现的结构示意图。
元件标号说明
1          并联单元
10         发光单元
101        半导体衬底
102        裂片走道
103        隔离走道
104        N型层
105        量子阱层
106        P型层
107        N电极制备区域
108        透明导电层
109        N电极
110        P电极
111        反射镜
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a~图8b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1a~图8b所示，本实施例提供一种大电流密度、低电压功率型发光二极管的制造方法，所述制造方法至少包括以下步骤：
如图1a~图1b所示，首先进行步骤1），提供一半导体衬底101，于所述半导体衬底101中定义出多个发光单元10区域，且每相邻的两个发光单元10区域组成一并联单元1区域。
所述半导体衬底101为Si衬底、SiC衬底、AsGa衬底、蓝宝石衬底等，在本实施例中，所述的半导体衬底101为蓝宝石衬底。于所述蓝宝石衬底中定义出多个发光单元10区域，此处定义的发光单元10为通常的一个发光二极管或其它的发光元件，所述并联单元1则包括相邻的两个发光单元10，多个并联单元1相互紧挨着排列。
如图2a~图2b所示，然后进行步骤2），于各该并联单元1区域交接处的半导体衬底101中制作第一深度的裂片走道102，并于各该并联单元1区域内的两个发光单元10区域交接处的半导体衬底101中制作第二深度的隔离走道103，其中，所述第一深度大于或等于所述第二深度。
具体地，包括以下步骤：
2-1）于所述半导体衬底101表面制作保护层，在本实施例中，所述保护层为SiO2层，当然在其它的实施例中，所述保护层也可以是氮化硅等材料。
2-2）采用激光切割法于各该并联单元1区域交接处的半导体衬底101中制作第一深度的裂片走道102，并采用激光切割法于各该并联单元1区域内的两个发光单元10区域交接处的半导体衬底101中制作第二深度的隔离走道103，其中，所述第一深度大于或等于所述第二深度。
所述裂片走道102用于后续裂片工艺，为了保证裂片的良率，所述第一深度必须大于所述第二深度。在本实施例中，所述第一深度为12~22微米，所述第二深度为5~10微米。在一具体的实施过程中，所述第一深度为15微米，所述第二深度为7微米。
2-3）采用湿法腐蚀法或ICP刻蚀法清理各该裂片走道102及各该隔离走道103。由于采用激光切割法形成走道时，一般都到内会有衬底材料的残留，故在本实施例中，采用湿法腐蚀或ICP刻蚀清楚走道内的衬底材料残留，以保证后续的工艺中使发光单元10之间绝缘。由于半导体衬底101表面具有保护层，故其表面不受影响，保证后续发光外延的生长环境。
2-4）去除所述保护层，在本实施例中，所述保护层为SiO2层，采用HF溶液去除。
如图3a~图3b所示，接着进行步骤3），于所述半导体衬底101表面沉积至少包括N型层104、量子阱层105及P型层106的由所述裂片走道102相互隔开的多个并联单元1，且各该并联单元1内的两个发光单元10由所述隔离走道103隔开。
所述N型层104为N-GaN层、N-GaP层等，所述量子阱层105为InGaN层、AlInGaP层等，所述P型层106为P-GaN层、P-GaP层等。在本实施例中，所述N型层104为N-GaN层，所述量子阱层105为InGaN层，所述P型层106为P-GaN层，制备方法为化学气相沉积法。当然，在其它的实施例中，可以选用其它的发光外延层，其制备方法也可以选用一切预期的外延手段。由于外延在裂片走道102及隔离走道103基本不能生长，因此，通过沉积形成的多个并联单元1被所述裂片走道102相互隔开并绝缘，且各该并联单元1中两个发光单元10被所述隔离走道103隔开并绝缘。
如图4a~图4b所示，接着进行步骤4），于各该发光单元10制作N电极制备区域107。
具体地，先依据各该发光单元10制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层106及量子阱层105以在各该发光单元10形成N型层104平台，完成N电极制备区域107的制作。
如图5~图6所示，然后进行步骤5），于各该发光单元10的P型层106上表面制作透明导电层108，于各该透明导电层108表面制作P电极110，并于各该N电极制备区域107制备N电极109。
需要说明的是，制作透明导电层108时，可能需要掩膜、刻蚀等手段以保证并联单元1间及并联单元1内的两个发光单元10间的绝缘。在本实施例中，所述透明导电层108为ITO层。
如图7所示，接着进行步骤6），从背面减薄所述半导体衬底101，并于所述半导体衬底101背面制作反射镜111。
在本实施例中，采用研磨或湿法腐蚀法减薄所述半导体衬底101。所述反射镜114可以为金属层、介质层、或金属层与介质层的叠层。
如图8a～图8b所示，最后进行步骤7），依据各该并联单元1进行裂片，获得独立的并联单元1。
在本实施例中，采用刀片裂片的方式对各该并联单元1进行裂片，获得独立的并联单元1。
本实施例还提供一种依据上述大电流密度、低电压功率型发光二极管及其制造方法的实施方式所制造的大电流密度、低电压功率型发光二极管。
综上所述，本发明提供一种大电流密度、低电压功率型发光二极管及其制造方法，先于半导体衬底中定义出多个发光单元区域，且每相邻的两个发光单元区域组成一并联单元区域；于各该并联单元区域交接处的半导体衬底中制作裂片走道，并于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作隔离走道；于所述半导体衬底表面沉积由所述裂片走道相互隔开的多个并联单元，且各该并联单元内的两个发光单元由所述隔离走道隔开；最后制作电极、反射镜及进行裂片以完成制作。本发明可以提高芯片的稳定性；将传统的单颗功率型LED芯片改成两颗并联，通过优化芯片电流密度的方式提高芯片的发光效率，并通过电流分流降低芯片的工作电压。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种大电流密度、低电压功率型发光二极管的制造方法，其特征在于，所述制造方法至少包括以下步骤：
1）提供一半导体衬底，于所述半导体衬底中定义出多个发光单元区域，且每相邻的两个发光单元区域组成一并联单元区域；
2）于各该并联单元区域交接处的半导体衬底中制作第一深度的裂片走道，并于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作第二深度的隔离走道，其中，所述第一深度大于所述第二深度；
3）于所述半导体衬底表面沉积至少包括N型层、量子阱层及P型层的由所述裂片走道相互隔开的多个并联单元，且各该并联单元内的两个发光单元由所述隔离走道隔开；
4）于各该发光单元制作N电极制备区域；
5）于各该发光单元的P型层上表面制作透明导电层，于各该透明导电层表面制作P电极，并于各该N电极制备区域制备N电极；
6）从背面减薄所述半导体衬底，并于所述半导体衬底背面制作反射镜；
7）依据各该并联单元进行裂片，获得独立的并联单元。
2.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
步骤2）包括以下步骤：
2-1）于所述半导体衬底表面制作保护层；
2-2）采用激光切割法于各该并联单元区域交接处的半导体衬底中制作第一深度的裂片走道，并采用激光切割法于各该并联单元区域内的两个发光单元区域交接处的半导体衬底中制作第二深度的隔离走道，其中，所述第一深度大于所述第二深度；
2-3）采用湿法腐蚀法或ICP刻蚀法清理各该裂片走道及各该隔离走道；
2-4）去除所述保护层。
3.根据权利要求2所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
所述保护层为SiO2层。
4.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
步骤3）中采用化学气相沉积法沉积所述N型层、量子阱层及P型层。
5.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
所述半导体衬底为蓝宝石衬底，所述N型层为N-GaN层，所述量子阱层为InGaN层，所述P型层为P-GaN层。
6.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
步骤4）中，先依据各该发光单元制作光刻掩膜版，然后采用ICP刻蚀法刻蚀所述P型层及量子阱层以在各该发光单元形成N型层平台，完成N电极制备区域的制作。
7.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
所述第一深度为12~22微米，所述第二深度为5~10微米。
8.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
步骤6）中采用研磨或湿法腐蚀法较薄所述半导体衬底。
9.根据权利要求1所述的大电流密度、低电压功率型发光二极管的制造方法，其特征在于：
步骤9）中采用刀片裂片的方式对各该并联单元进行裂片，获得独立的并联单元。
10.一种依据权利要求1~9任意一项所述的大电流密度、低电压功率型发光二极管的制造方法所制造的大电流密度、低电压功率型发光二极管。
CN201210367214.3A 2012-09-28 2012-09-28 一种大电流密度、低电压功率型发光二极管及其制造方法 Expired - Fee Related CN103700741B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210367214.3A CN103700741B (zh) 2012-09-28 2012-09-28 一种大电流密度、低电压功率型发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210367214.3A CN103700741B (zh) 2012-09-28 2012-09-28 一种大电流密度、低电压功率型发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN103700741A true CN103700741A (zh) 2014-04-02
CN103700741B CN103700741B (zh) 2017-01-18

Family

ID=50362211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210367214.3A Expired - Fee Related CN103700741B (zh) 2012-09-28 2012-09-28 一种大电流密度、低电压功率型发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN103700741B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934457A (zh) * 2015-06-29 2015-09-23 聚灿光电科技股份有限公司 基于高压led芯片的隔离结构及隔离方法
CN105047780A (zh) * 2015-09-01 2015-11-11 山东浪潮华光光电子股份有限公司 一种并联GaN基LED芯片制备方法
CN108666212A (zh) * 2018-05-02 2018-10-16 南方科技大学 一种led芯片制作方法
CN112993107A (zh) * 2019-12-12 2021-06-18 厦门三安光电有限公司 发光二极管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139987A1 (en) * 2001-03-29 2002-10-03 Collins William David Monolithic series/parallel led arrays formed on highly resistive substrates
US20070284598A1 (en) * 2004-09-02 2007-12-13 Yukio Shakuda Semiconductor Light Emitting Device
CN101485001A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 集成型半导体发光装置及其制造方法
CN101908505A (zh) * 2010-06-24 2010-12-08 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
CN102176498A (zh) * 2011-03-22 2011-09-07 湘能华磊光电股份有限公司 Led芯片的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020139987A1 (en) * 2001-03-29 2002-10-03 Collins William David Monolithic series/parallel led arrays formed on highly resistive substrates
US20070284598A1 (en) * 2004-09-02 2007-12-13 Yukio Shakuda Semiconductor Light Emitting Device
CN101485001A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 集成型半导体发光装置及其制造方法
CN101908505A (zh) * 2010-06-24 2010-12-08 上海蓝光科技有限公司 一种发光二极管芯片的制造方法
CN102176498A (zh) * 2011-03-22 2011-09-07 湘能华磊光电股份有限公司 Led芯片的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934457A (zh) * 2015-06-29 2015-09-23 聚灿光电科技股份有限公司 基于高压led芯片的隔离结构及隔离方法
CN104934457B (zh) * 2015-06-29 2017-10-10 聚灿光电科技股份有限公司 基于高压led芯片的隔离结构及隔离方法
CN105047780A (zh) * 2015-09-01 2015-11-11 山东浪潮华光光电子股份有限公司 一种并联GaN基LED芯片制备方法
CN105047780B (zh) * 2015-09-01 2018-06-05 山东浪潮华光光电子股份有限公司 一种并联GaN基LED芯片制备方法
CN108666212A (zh) * 2018-05-02 2018-10-16 南方科技大学 一种led芯片制作方法
CN112993107A (zh) * 2019-12-12 2021-06-18 厦门三安光电有限公司 发光二极管及其制作方法

Also Published As

Publication number Publication date
CN103700741B (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN102751400B (zh) 一种含金属背镀的半导体原件的切割方法
CN103700735B (zh) 一种发光二极管及其制造方法
CN103515491A (zh) 一种发光二极管的制造方法
CN104078534A (zh) 一种发光二极管的正面切割工艺
CN104465691A (zh) 一种高压发光二极管结构及其制造方法
CN101789476A (zh) 一种发光二极管芯片的制造方法
CN103928600A (zh) 一种发光二极管及其制造方法
CN103515503A (zh) 一种垂直结构发光二极管及其制造方法
CN103515490B (zh) 一种发光二极管及其制造方法
CN103700734A (zh) 一种发光二极管的制造方法
CN103700741A (zh) 一种大电流密度、低电压功率型发光二极管及其制造方法
CN103715312A (zh) 一种大电流密度、低电压功率型发光二极管及其制造方法
CN105428486A (zh) 一种具有三维p-n结的半导体发光二极管芯片及其制备方法
CN103928599A (zh) 一种发光二极管及其制造方法
CN104134735A (zh) 一种发光二极管芯片结构
CN104681672B (zh) 一种发光二极管的制造方法
CN104347770A (zh) 一种发光二极管及其制造方法
CN102861994B (zh) 一种发光原件的切割方法
CN102825668B (zh) 一种含介电层的半导体原件的切割方法
CN104465919B (zh) 一种发光二极管及其制造方法
CN103378250B (zh) 一种发光二极管的制造方法
CN103715311A (zh) 一种大电流密度、低电压功率型发光二极管及其制造方法
CN103367559A (zh) 一种发光二极管及其制造方法
CN103681980A (zh) 一种含背镀反射层的发光二极管的切割方法
CN104347765A (zh) 一种发光二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118