CN105428486A - 一种具有三维p-n结的半导体发光二极管芯片及其制备方法 - Google Patents

Abstract

本发明公开了一种具有三维P-N结的半导体发光二极管芯片及其制备方法，包含：一个支撑基板；层叠于所述支撑基板上的半导体叠层，该半导体叠层至少包含一层N型半导体层、一层P型半导体层和一层夹于N、P层之间的发光有源层；两个欧姆电极，特征是：半导体叠层中的发光有源层及P-N结具有非平面的三维结构。本发明的发光有源层有效发光面积较常规LED的二维平面有源区大，可降低有源区内载流子浓度，因此具有抑制俄歇复合、降低载流子泄漏等优点，可大幅改善效率骤降现象。另外，芯片内部存在三维结构可减少全反射的形成，有利于提高光的提取效率。

Description

一种具有三维P-N结的半导体发光二极管芯片及其制备方法

技术领域

本发明涉及半导体材料，尤其是涉及一种具有三维P-N结的半导体发光二极管芯片及其制备方法。

背景技术

半导体发光二极管（LED）具有广泛的用途，可应用于仪器工作指示、交通信号灯、大屏幕显示和通用照明等市场。目前，半导体LED的发光效率已经超过了白炽灯和荧光灯，但其在照明市场的渗透率仍然非常低；造成此局面的一个重要原因是其价格还不够“亲民”。因此，在LED性能已达到一定高度的前提下，如何降低其成本已成为当务之急。

降低LED成本最直观的方法是加大芯片的工作电流，使芯片能发出更大的光功率，但前提是芯片面积大小和发光效率不能改变，即发光效率不变的单位面积芯片输出光功率最大化。例如：一只2W的LED灯泡，需要用两个面积为1mm2的LED芯片，在各通350mA的电流下工作；如果仅用其中一颗LED芯片通700mA的电流就实现了之前的发光功率，则可节省1颗芯片的成本；此外，灯具的基板、散热、电源、光学设计可变得更简单，LED灯泡的总体生产成本也会大幅降低。然而，随着工作电流的增大，LED有源层中的载流子浓度急剧升高，这会加剧下列两种情况的发生：（1）载流子从有源层泄露的比例增大；(2)非辐射的俄歇复合率成指数升高。这两方面的因素会造成了LED的效率随着电流密度的加大而急剧降低，这种效应被称作效率骤降。因此，要实现发光效率不变的单位面积芯片输出光功率最大化，首先要解决的是LED有源层中载流子浓度随电流密度增大而急剧升高的问题。通过增大LED有源层体积可有效地解决这个问题；而增大有源层体积的方法可分为增加有源层的面积和厚度。众所周知，根据所用衬底的电导率以及外延层设计的不同，LED具有同侧电极和上下电极两种结构。目前，无论是同侧电极还是上下电极结构的LED，其有源层均夹于N层和P层之间，其P-N结为二维结构。图1为一种典型的同侧电极结构LED的剖面结构示意图。由图1可知，这种二维P-N结构限制了有源层的面积不大于芯片的面积；因此，提高LED有源层体积的常用方法是增加有源层厚度。例如：有源层为多量子阱（QW）的氮化镓LED中，通过增加QW的个数和单个阱厚，增加了有源层体积。这种增加有源层厚度的方法在很大程度上改善了效率骤降效应，提升了LED的发光效率，已经得到普遍应用。但该方法经过十几年的发展优化，已经达到了其最优水平；因而，需要发展一种新的方法去进一步改善效率骤降效应，实现发光效率不变的单位面积芯片输出光功率最大化，大幅降低LED的成本，推进半导体照明的普及化。

发明内容

本发明的第一个目的在于提供一种抑制俄歇复合、降低载流子泄漏的半导体发光二极管芯片。该半导体发光二极管芯片中的发光有源层及P-N结被制备成非平面的三维结构，故简称为3D-LED，其结构如图2所示。该设计具有以下优点：发光有源层的有效发光总面积可超过芯片面积，可实现发光效率不变的单位面积芯片输出光功率最大化的目标。

本发明的第二个目的在于提供一种具有三维P-N结的半导体发光二极管芯片的制造方法。

本发明的第一个目的是这样实现的：

一种具有三维P-N结的半导体发光二极管芯片，包含：一个支撑基板；层叠于所述支撑基板上的半导体叠层，该半导体叠层至少包含一层N型半导体层、一层P型半导体层和一层夹于N、P层之间的发光有源层；两个欧姆电极，特征是：半导体叠层中的发光有源层及P-N结具有非平面的三维结构。

所述发光有源层及P-N结的非平面三维结构包含若干个分布密度为1e6～1e10cm-2的中空多面体。以图3为例，每个中空多面体在x-y平面的投影成“V”型，其夹角设为α；在y-z平面的投影为六边形，六边形的尺寸大小（对边距离）设为h，六边形之间的中心距设为d。对于所有的中空多面体来说，它们的α，h和d值可以不完全一致；因此，中空多面体的侧面晶向可以是不完全相同的，在y-z平面的六边形投影相互间的关系存在两种形态：（１）相互连接和（2）相互交叉；如图4所示。以每个“V”型夹角α值相等、每个六边形为正多边形，且尺寸大小h一致、位置均匀分布（中心距d相等）为优选。

所述半导体叠层的材料是指用于发光的半导体材料，包括但不限于：氮化镓、磷化镓、碳化硅、氧化锌、硫化锌、硒化锌；优选铟镓铝氮（InxGayAl1-x-yN，0≤x≤1，0≤y≤1）材料和铟镓铝磷（InxGayAl1-x-yP，0≤x≤1，0≤y≤1）材料。

所述支撑基板是生长上述半导体叠层时所用的衬底，或是半导体材料生长完成后，在芯片制造过程中去除衬底后，用来承载半导体发光材料的另一支撑物。制作支撑基板的材料为半导体材料、金属材料、或者是半导体和金属构成的复合材料，包括但不限于：蓝宝石、硅、碳化硅、氮化镓、砷化镓、磷化镓、铜、铬、铝。支撑基板从制造成本考虑优选是硅。

本发明的第二个目的是这样实现的：

一种具有三维P-N结的半导体发光二极管芯片的制备方法，包含以下步骤：

A、在生长衬底上生长过渡层；

B、在过渡层上生长N型半导体层；

C、在N型半导体层上生长出一层密布着多面体坑体的准备层；

D、在准备层上生长发光有源层：由于准备层的表面全部为多面体坑体所覆盖，故发光有源层实际上生长在多面体坑体的侧面上，且具有与多面体坑体的侧面相同的晶面取向，因而，形成了具有三维结构的发光有源层；

E、在发光有源层上生长P型半导体层：通过控制生长温度、气压、气氛、生长速率、薄膜厚度，在发光有源层上生长一层半导体薄膜，形成P型半导体层，P型半导体层将表面的多面体坑体填平；因而形成了具有三维结构的P-N结；

F、在由N型半导体层、P型半导体层和发光有源层构成的半导体叠层材料上形成N型欧姆电极和P型欧姆电极，得到本发明的半导体发光二极管芯片。

所述准备层包含若干个分布密度为1e7～1e10cm-2的多面体坑体，如图5所示。每个多面体坑体在x-y平面的投影成“V”型，其夹角设为β；在y-z平面的投影为六边形，六边形的尺寸大小（对边距离）设为H，六边形之间的中心距设为D。同样，对于所有的多面体坑体来说，它们的β，H和D值可以不完全一致；因此，多面体坑体的侧面晶向可以是不完全相同的，在y-z平面的六边形投影相互间的关系也存在两种形态：（１）相互连接和（2）相互交叉。以每个“V”型夹角β值相等、每个多边形为正多边形，且尺寸大小H一致、位置均匀分布（中心距D相等）为优选。

所述准备层中的每一个多面体坑体对应形成一个发光有源层的中空多面体，如图6所示。

所述准备层的多面体坑体β角与发光有源层中对应的中空多面体α角相等。

所述多面体坑体的高度在50-2000nm之间，通过改变高度可调节H值的大小。

所述准备层中的每个H值与发光有源层对应的h值相关。

所述准备层中的每个D值与发光有源层中对应的d值相等。

该半导体发光二极管芯片中的发光有源层及P-N结被制备成非平面的三维结构，该设计具有以下优点：发光有源层的有效发光总面积可超过芯片面积，甚至可达数倍；因此，在发光有源层厚度不变的情况下，3D-LED具有更大的有源层体积。相同电流密度下，有源层中载流子浓度等于被稀释了几倍，这也就意味着要达到相同的载流子浓度，电流密度可以加大到几倍，与实现发光效率不变的单位面积芯片输出光功率最大化的目标完全相符。

本发明的半导体LED芯片具有抑制俄歇复合、降低载流子泄漏等优点，可大幅改善效率骤降现象。另外，芯片内部存在三维结构可减少全反射的形成，有利于提高光的提取效率。对于InGaAlN、ZnO等极性材料来说，由于3D-LED有源区侧壁是半极性面，具有更小的压电效应，能够有效降低量子阱中的压电场，有利于空穴注入，降低电子泄漏，从而进一步减轻效率骤降效应。

附图说明

图1为一种典型的同侧电极结构LED的剖面结构示意图，图中：1为衬底，2为缓冲层，3为N型半导体层，4为发光有源层，5为P型半导体层，6为P型欧姆电极，7为N型欧姆电极；

图2是具有图1结构的本发明提出的3D-LED的剖面结构示意图，8为有源区准备层；

图3是由多个中空多面体构成的发光有源层结构三维示意图，图中举例，每个中空多面体在x-y平面的投影为“V”型；在y-z平面的投影为正六边形，尺寸大小一致，位置分布均匀且相互独立；

图4是发光有源层三维结构的中空多面体在y-z平面不同情况投影的示意图，图中采用正六边形举例；

图5是具有图3中发光有源层结构的准备层结构三维示意图；

图6是图3和图5中的发光有源层生长在准备层上的三维示意图；

图7是实施例一中的外延片结构示意图，图中：1为硅衬底，2为AlN缓冲层，3为N型GaN层，4为GaN准备层，5为7个周期的InGaN(阱)/GaN(垒)多量子阱结构作为发光有源层，6为P型AlGaN电子阻挡层，7为P型GaN，8为P型GaN欧姆接触层；

图8是实施例一中的芯片结构示意图，图中：9为反射/欧姆接触层，10为粘接金属层，11为低阻硅粘接衬底，12为腐蚀保护层及P电极，13为N型欧姆接触层。

具体实施方式

下面结合实施例并对照附图对本发明作进一步说明。

实施例1：

本实施例介绍了硅衬底GaN基垂直结构的3D-LED芯片的制作过程。

参考图7，图8。将一个Si(111)衬底1清洗干净。放入MOCVD中生长氮化铝过渡层2。在氮化铝过渡层上生长厚度为2.4μm，位错密度为1E9cm-3的N型氮化镓3。在820℃温度下，含20%氢气的氢气氮气混合气的氛围中，以0.1nm/s的生长速率生长500nm厚的氮化镓4作为准备层，在此过程中，GaN层在位错处会形成一种形成六方多面锥坑体；随着准备层厚度增加，该坑状缺陷逐渐长大并完全覆盖整个半导体薄膜的表面。然后在六方多面锥坑体的侧面生长7个周期的铟镓氮(阱)/氮化镓(垒)多量子阱结构5作为发光有源层。在量子阱之上先后生长电子阻挡层6。然后升高温度至950℃，氢气作为氛围气体的条件下，以0.01nm/s的生长速率生长500nm厚的氮化镓7，氮化镓中掺镁浓度为3E19cm-3。最后生长掺Mg浓度2E20cm-3为的氮化镓8作为欧姆接触层。半导体叠层生长完成后，在760℃氮气氛围中对该外延片进行热退火20分钟。然后在外延片表面沉积一层反射/欧姆接触层9。再在反射/欧姆接触层上沉积一层粘接金属层10。同时在一块低阻硅粘接衬底11正面沉积一粘接金属层10，背面沉积一腐蚀保护层及P电极12。然后把外延片和粘接衬底通过加压加温粘接起来。把粘接好的基片放入硅腐蚀液，把硅生长衬底腐蚀去除。然后通过湿法腐蚀的办法，获得表面粗化的氮化镓层。在粗化的氮化镓层表面沉积N型欧姆接触层13。再经过切割，就得到本发明的3D-LED芯片。

Claims (10)

1.一种具有三维P-N结的半导体发光二极管芯片，包含：一个支撑基板；层叠于所述支撑基板上的半导体叠层，该半导体叠层至少包含一层N型半导体层、一层P型半导体层和一层夹于N、P层之间的发光有源层；两个欧姆电极，其特征在于：半导体叠层中的发光有源层及P-N结具有非平面的三维结构。

2.根据权利要求1所述的半导体发光二极管芯片，其特征在于：所述发光有源层的非平面三维结构包含若干个分布密度为1e7～1e10cm-2的中空多面体。

3.根据权利要求2所述的半导体LED芯片，其特征在于：有源区的中空多面体为锥型，中空多面体的纵向剖面成“V”型，在N或P型半导体生长平面的投影为六边形，所有中空多面体的投影占据半导体芯片面积的100%。

4.根据权利要求3所述的半导体LED芯片，其特征在于：N或P型半导体生长平面为极性面，而有源区的“V”型生长面为半极性面。

5.根据权利要求1所述的半导体发光二极管芯片，其特征在于：所述半导体叠层的材料是指用于发光的半导体材料，包括：氮化镓、磷化镓、碳化硅、氧化锌、硫化锌、硒化锌；优选铟镓铝氮材料为：InxGayAl1-x-yN，0≤x≤1，0≤y≤1；和铟镓铝磷材料：InxGayAl1-x-yP，0≤x≤1，0≤y≤1。

6.根据权利要求1所述的半导体发光二极管芯片，其特征在于：制作支撑基板的材料为半导体材料、金属材料、或者是半导体和金属构成的复合材料，包括：蓝宝石、硅、碳化硅、氮化镓、砷化镓、磷化镓、铜、铬、铝；优选硅。

7.一种具有三维P-N结的半导体发光二极管芯片的制备方法，其特征在于：包含以下步骤：

A、在生长衬底上生长过渡层；

B、在过渡层上生长N型半导体层；

C、在N型半导体层上生长一层密布着多面体坑体的准备层；

D、在准备层上生长发光有源层：由于准备层的表面大部分为多面体坑体所覆盖，故发光有源层实际上生长在多面体坑体的侧面上，且具有与多面体坑体的侧面相同的晶面取向，因而，形成了具有三维结构的发光有源层；

E、在发光有源层上生长P型半导体层：通过控制生长温度、气压、气氛、生长速率、薄膜厚度，在发光有源层上生长一层半导体薄膜，形成P型半导体层，P型半导体层将表面的多面体坑体填平；因而形成了具有三维结构的P-N结；

F、在由N型半导体层、P型半导体层和发光有源层构成的半导体叠层材料上形成N型欧姆电极和P型欧姆电极，得到本发明的半导体发光二极管芯片。

8.根据权利要求7所述的半导体发光二极管芯片，其特征在于：所述准备层包含若干个分布密度为1e7～1e10cm-2的多面体坑体，所述准备层中的每一个多面体坑体对应形成一个发光有源层的中空多面体。

9.根据权利要求8所述的半导体发光二极管芯片，其特征在于：所述准备层的多面体坑体β角与发光有源层中对应的中空多面体α角相等。

10.根据权利要求8所述的半导体发光二极管芯片，其特征在于：所述准备层中的每个H值与发光有源层对应的h值相关，所述准备层中的每个D值与发光有源层中对应的d值相等。