CN208127202U - 一种带tvs防浪涌冲击的整流桥元器件 - Google Patents
一种带tvs防浪涌冲击的整流桥元器件 Download PDFInfo
- Publication number
- CN208127202U CN208127202U CN201820565206.2U CN201820565206U CN208127202U CN 208127202 U CN208127202 U CN 208127202U CN 201820565206 U CN201820565206 U CN 201820565206U CN 208127202 U CN208127202 U CN 208127202U
- Authority
- CN
- China
- Prior art keywords
- diode chip
- pin
- support
- backlight unit
- tvs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Rectifiers (AREA)
Abstract
本实用新型提供了一种带TVS防浪涌冲击的整流桥元器件，属于半导体元器件领域，包括四个二极管芯片、一个双向TVS芯片、第一支架、第二支架、第三支架、第四支架、跳片、锡膏和塑封体，其特征在于，第一二极管芯片和第二二极管芯片的P极朝上并分别设置在第一支架和第二支架上，且上表面与第三支架相连，第三二极管芯片和第四二极管芯片的N极朝上并设置在第四支架的下表面，且下表面分别与第一支架和第二支架相连；第一支架上设置双向TVS芯片，并通过跳片与跳片焊接位相连；集整流桥与TVS同体封装的同时能够避免焊线坍塌造成的产品良率低的现象。
Description
技术领域
本实用新型涉及半导体元器件领域，具体涉及一种带TVS防浪涌冲击的整流桥元器件。
背景技术
随着社会的发展，电子产品也是越来越精密，电子产品对电源的要求也越来越高。现有的交流电网在受到雷击和电力设备启停等因素时，会在电网中产生瞬间干扰，这干扰会对电子设备及电路进行损坏。在电子产品中会用到了许多使用直流电的电子元器件，所以在接入电网前需要添加交流变直流并且带有整流稳压结构的电子元器件，对其这些电子元器件进行保护。现有的瞬态抑制二极管具有极快的响应时间（纳秒级）和相当高的浪涌吸收能力，能保护后面的电路元件不受瞬态高压尖峰脉冲的冲击。一般瞬态抑制二极管安装在电源输入或输出模块，负责保护整个电路中的所有元器件，但单独焊接TVS管，不仅成本高，还要占据不小的空间，不利于电子产品微型化。
针对此问题，申请号为201621042098.8的实用新型专利公布了一种滤除瞬态高压脉冲的超薄整流桥，包括塑封体、四个同一技术指标的二极管芯片、一个双向TVS管芯片、四个引线的框架；双向TVS管芯片固定设于第一引线框架上，通过导线连接第三引线框架；其中两个二极管芯片固定设于第二引线框架上，顶面均为P型，分别通过导线连接第一、第三引线框架；另外两个二极管芯片固定设于第四引线框架上，顶面均为N型，分别通过导线连接第一、第三引线框架；第一、第三引线框架作交流引脚，第二、第四引线框架分别作正、负极引脚。该结构采用四条引线搭接的形式进行焊线布置，整流桥布局紧凑，有利于PCB板小型化发展。
上述结构虽然解决了整流桥焊接TVS二极管占用空间大的问题，但是还存在如下问题：焊线工艺本身具有局限性，生产效率相对较低，对生产条件也较苛刻，而且采用的引线在塑封过程中很容易出现焊线坍塌的现象，造成产品良率偏低，同时影响到产品的品质；所采用的引线为铜线，而为了满足封装的要求，所用铜线细度要求极高，势必造成产品成本的提高，且搭线操作比较麻烦，搭线速度慢，影响生产效率。
发明内容
为了解决上述问题，本实用新型提供了一种结构更加稳定、生产效率更高、成本更低的带TVS防浪涌的整流桥元器件，集整流桥与TVS同体封装的同时能够避免焊线坍塌造成的产品良率低的现象。
本实用新型为解决其技术问题所采用的技术方案是：一种带TVS防浪涌冲击的整流桥元器件，包括第一二极管芯片、第二二极管芯片、第三二极管芯片、第四二极管芯片、双向TVS芯片、第一支架、第二支架、第三支架、第四支架、跳片、锡膏和塑封体，其特征在于，所述第一支架、第二支架、第三支架、第四支架端部分别设置有第一引脚、第二引脚、第三引脚、第四引脚，所述第一引脚和第二引脚设置为交流极输入端，第三引脚和第四引脚设置为直流输出端，所述第一二极管芯片、第二二极管芯片、第三二极管芯片、第四二极管芯片技术指标相同；
所述第一二极管芯片和第二二极管芯片的P极朝上，第一二极管芯片、第二二极管芯片分别设置在第一支架和第二支架的上表面，第三支架的下表面设置有两个凸点，第一二极管芯片和第二二极管芯片的上表面分别与第三支架上的两个凸点相连；
所述第三二极管芯片和第四二极管芯片的N极朝上，第三二极管芯片、第四二极管芯片均设置在第四支架的下表面，所述第一支架和第二支架的上表面均设置有凸点，第三二极管芯片的下表面与第一支架上的凸点相连，第四二极管芯片的下表面与第二支架上的凸点相连；
所述第一支架上靠近第一引脚设置有TVS基岛，所述第二支架上远离第二引脚的一端设置有跳片焊接位，所述双向TVS芯片设置在TVS基岛上，双向TVS芯片上表面设置有跳片，跳片一端与双向TVS芯片相连，跳片另一端与跳片焊接位相连。
进一步的，所述第一支架远离第一引脚的一端设置有凸点。
进一步的，所述第二支架靠近第二引脚的一端设置有凸点。
进一步的，所述第一引脚、第二引脚、第三引脚、第四引脚设置为共平面。
进一步的，所述第一引脚、第二引脚、第三引脚、第四引脚均采用铜材质。
进一步的，所述凸点设置为圆锥状、柱状、长方体或横截面呈V型中的一种。
本实用新型的有益效果是，采用两片式结构将TVS连接在整流桥的输入端使其与整流桥封装为一体，整体布局更加合理，更利于产品的微型化，较之现有的焊线工艺技术，生产工艺条件要求相对较低，操作相对简单，生产效率较高，生产成本较低，同时也避免了塑封过程中焊线坍塌造成的产品良率的问题，利于提高产品品质；四个支架均采用截面较大的铜，与同类焊线工艺相比，内部电阻更低，功率损耗更小，散热性能更佳。
附图说明
图1是本实用新型的内部芯片电路连接示意图；
图2是本实用新型的俯视结构示意图；
图3是本实用新型塑封体的内部立体结构示意图；
图4是本实用新型的右视结构示意图；
图5是本实用新型四个支架的结构示意图。
图中：1.第一二极管芯片，2.第二二极管芯片，3.第三二极管芯片，4.第四二极管芯片，5.双向TVS芯片，6.第一支架，7.第二支架，8.第三支架，9.第四支架，10.跳片，11.第一引脚，12.第二引脚，13.第三引脚，14.第四引脚，15.塑封体，16.凸点，17.TVS基岛，18.跳片焊接位。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
如图1-图5所示，本实用新型公开了一种带TVS防浪涌冲击的整流桥元器件，包括第一二极管芯片1、第二二极管芯片2、第三二极管芯片3、第四二极管芯片4、双向TVS芯片5、第一支架6、第二支架7、第三支架8、第四支架9、跳片10、锡膏和塑封体15，所述塑封体8设置为环氧树脂胶体，
所述第一支架6、第二支架7、第三支架8、第四支架9端部分别设置有第一引脚11、第二引脚12、第三引脚13、第四引脚14，所述第一引脚11和第二引脚12设置为交流极输入端，第三引脚13和第四引脚14设置为直流输出端，所述第一二极管芯片1、第二二极管芯片2、第三二极管芯片3、第四二极管芯片4技术指标相同；如图所示，第一支架6、第二支架7共平面并列设置在塑封体15下部，第三支架8、第四支架9共平面并列设置在塑封体15上部。
所述第一二极管芯片1和第二二极管芯片2的P极朝上，第一二极管芯片1、第二二极管芯片2分别设置在第一支架6和第二支架7的上表面，第三支架8的下表面设置有两个凸点16，第一二极管芯片1和第二二极管芯片2的上表面分别与第三支架8上的两个凸点16相连；
所述第三二极管芯片3和第四二极管芯片4的N极朝上，第三二极管芯片3、第四二极管芯片4均设置在第四支架9的下表面，所述第一支架6和第二支架7的上表面均设置有凸点16，且第一支架6在远离第一引脚11的一端设置有凸点16，第二支架7在靠近第二引脚12的一端设置有凸点16，第三二极管芯片3的下表面与第一支架6上的凸点16相连，第四二极管芯片4的下表面与第二支架7上的凸点16相连；
所述第一支架6上靠近第一引脚11设置有TVS基岛17，所述第二支架7上远离第二引脚12的一端设置有跳片焊接位18，所述双向TVS芯片5设置在TVS基岛17上，双向TVS芯片5上表面设置有跳片10，跳片10一端与双向TVS芯片5相连，跳片10另一端与跳片焊接位18相连。
本实用新型中芯片和支架之间均采用锡膏焊接固定。
本实用新型所述的第一引脚11、第二引脚12、第三引脚13、第四引脚14设置为共平面，四个引脚分别与与之相连的支架呈阶梯式结构，形成四个折弯部，四个引脚裸露在塑封体15外形成平脚结构。
本实用新型所述的第一引脚11、第二引脚12、第三引脚13、第四引脚14均采用铜材质。
本实施例中所述的凸点16设置为柱状，另外凸点16也可以设置为圆锥状或长方体或横截面呈V型。
本实用新型采用两片式结构将TVS连接在整流桥的输入端使其与整流桥封装为一体，整体布局更加合理，更利于产品的微型化，较之现有的焊线工艺技术，生产工艺条件要求相对较低，操作相对简单，生产效率较高，生产成本较低，同时也避免了塑封过程中焊线坍塌造成的产品良率的问题，利于提高产品品质；四个支架均采用截面较大的铜，与同类焊线工艺相比，内部电阻更低，功率损耗更小，散热性能更佳。
Claims (6)
1.一种带TVS防浪涌冲击的整流桥元器件，包括第一二极管芯片（1）、第二二极管芯片（2）、第三二极管芯片（3）、第四二极管芯片（4）、双向TVS芯片（5）、第一支架（6）、第二支架（7）、第三支架（8）、第四支架（9）、跳片（10）、锡膏和塑封体（15），其特征在于，所述第一支架（6）、第二支架（7）、第三支架（8）、第四支架（9）端部分别设置有第一引脚（11）、第二引脚（12）、第三引脚（13）、第四引脚（14），所述第一引脚（11）和第二引脚（12）设置为交流极输入端，第三引脚（13）和第四引脚（14）设置为直流输出端，所述第一二极管芯片（1）、第二二极管芯片（2）、第三二极管芯片（3）、第四二极管芯片（4）技术指标相同；
所述第一二极管芯片（1）和第二二极管芯片（2）的P极朝上，第一二极管芯片（1）、第二二极管芯片（2）分别设置在第一支架（6）和第二支架（7）的上表面，第三支架（8）的下表面设置有两个凸点（16），第一二极管芯片（1）和第二二极管芯片（2）的上表面分别与第三支架（8）上的凸点（16）相连；
所述第三二极管芯片（3）和第四二极管芯片（4）的N极朝上，第三二极管芯片（3）、第四二极管芯片（4）均设置在第四支架（9）的下表面，所述第一支架（6）和第二支架（7）的上表面均设置有凸点（16），第三二极管芯片（3）的下表面与第一支架（6）上的凸点（16）相连，第四二极管芯片（4）的下表面与第二支架（7）上的凸点（16）相连；
所述第一支架（6）上靠近第一引脚（11）设置有TVS基岛（17），所述第二支架（7）上远离第二引脚（12）的一端设置有跳片焊接位（18），所述双向TVS芯片（5）设置在TVS基岛（17）上，双向TVS芯片（5）上表面设置有跳片（10），跳片（10）一端与双向TVS芯片（5）相连，跳片（10）另一端与跳片焊接位（18）相连。
2.根据权利要求1所述的带TVS防浪涌冲击的整流桥元器件，其特征在于，所述第一支架（6）远离第一引脚（11）的一端设置有凸点（16）。
3.根据权利要求1所述的带TVS防浪涌冲击的整流桥元器件，其特征在于，所述第二支架（7）靠近第二引脚（12）的一端设置有凸点（16）。
4.根据权利要求1所述的带TVS防浪涌冲击的整流桥元器件，其特征在于，所述第一引脚（11）、第二引脚（12）、第三引脚（13）、第四引脚（14）设置为共平面。
5.根据权利要求1所述的带TVS防浪涌冲击的整流桥元器件，其特征在于，所述第一引脚（11）、第二引脚（12）、第三引脚（13）、第四引脚（14）均采用铜材质。
6.根据权利要求1-5中任一项所述的带TVS防浪涌冲击的整流桥元器件，其特征在于，所述凸点（16）设置为圆锥状、柱状、长方体或横截面呈V型中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820565206.2U CN208127202U (zh) | 2018-04-20 | 2018-04-20 | 一种带tvs防浪涌冲击的整流桥元器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820565206.2U CN208127202U (zh) | 2018-04-20 | 2018-04-20 | 一种带tvs防浪涌冲击的整流桥元器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208127202U true CN208127202U (zh) | 2018-11-20 |
Family
ID=64190807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820565206.2U Active CN208127202U (zh) | 2018-04-20 | 2018-04-20 | 一种带tvs防浪涌冲击的整流桥元器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208127202U (zh) |
-
2018
- 2018-04-20 CN CN201820565206.2U patent/CN208127202U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205984975U (zh) | 一种滤除瞬态高压脉冲的超薄整流桥 | |
| CN102931174B (zh) | 一种微型表面贴装单相全波桥式整流器及其制造方法 | |
| CN102263094A (zh) | 非互联型多芯片封装二极管 | |
| CN106206528B (zh) | 基于双向tvs高压脉冲抑制的整流桥及其制作工艺 | |
| CN108598073B (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN208127202U (zh) | 一种带tvs防浪涌冲击的整流桥元器件 | |
| CN208142169U (zh) | 一种输出端带tvs浪涌保护的整流桥元器件 | |
| CN208173579U (zh) | 一种带输入保护的新型电源功率模块结构 | |
| CN208173578U (zh) | 一种带输出保护的新型电源功率模块结构 | |
| CN208316589U (zh) | 一种带输出保护的直插式整流桥器件 | |
| CN208077970U (zh) | 一种三相整流桥元器件封装结构 | |
| CN208507670U (zh) | 一种带输入保护的直插式整流桥器件 | |
| CN108807306B (zh) | 一种带输入保护的电源功率模块结构 | |
| CN211700247U (zh) | 一种双向贴片瞬态电压抑制二极管 | |
| CN205122576U (zh) | 用于无引脚封装结构的引线框架及封装结构 | |
| CN108807305B (zh) | 一种带输出保护的电源功率模块结构 | |
| CN108736743B (zh) | 一种带输出保护的直插式整流桥器件 | |
| CN206180863U (zh) | 带双向tvs输入滤波的全波整流桥 | |
| CN215896390U (zh) | 一种mosfet、igbt封装集成结构 | |
| CN211629087U (zh) | 多引脚大功率防浪涌器件 | |
| CN202183370U (zh) | 非互联型多芯片封装二极管 | |
| CN217468411U (zh) | 一种二极管封装结构 | |
| CN202796930U (zh) | 用于mosfet芯片的封装体 | |
| CN214043647U (zh) | 表面贴装封装和表面贴装芯片封装的引线框架结构装置 | |
| CN211957632U (zh) | 整流桥堆器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |