CN204102862U - 一种基于腔体技术多芯片叠加封装装置 - Google Patents
一种基于腔体技术多芯片叠加封装装置 Download PDFInfo
- Publication number
- CN204102862U CN204102862U CN201420433174.2U CN201420433174U CN204102862U CN 204102862 U CN204102862 U CN 204102862U CN 201420433174 U CN201420433174 U CN 201420433174U CN 204102862 U CN204102862 U CN 204102862U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- packaging system
- superposition
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000003860 storage Methods 0.000 claims description 35
- 230000003447 ipsilateral effect Effects 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 abstract description 14
- 239000005022 packaging material Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 241000218202 Coptis Species 0.000 description 33
- 235000002991 Coptis groenlandica Nutrition 0.000 description 33
- 238000000034 method Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Dram (AREA)
Abstract
本实用新型公开了一种基于腔体技术多芯片叠加封装装置，包括基板、第一芯片及多个第二芯片，基板上表面形成有上端敞口的腔体，第一芯片设置于所述腔体内并与基板电连接，多个第二芯片堆叠到基板的上表面上，各第二芯片设有焊盘，与基板邻接的第二芯片一端伸入所述第一芯片正上方区域。该结构节约了封装内部的空间，有效降低了封装内部芯片叠加之后的厚度，降低了封装装置的整体厚度，同时在同一种封装装置条件下最大可能增加叠加芯片数量，增加封装装置的集成度，同时优化了因第一芯片放置在最上层第二芯片上方带来的不稳定工艺制程，避免塑封料外部露出第一芯片及第一芯片上的导电构件，提高封装良率，降低封装成本。
Description
技术领域
本实用新型涉及半导体封装体，特别是一种基于腔体技术多芯片叠加封装装置。
背景技术
随着科技的发展，电子类产品如手机，平板，智能手表等都日趋多功能化、小型化、薄型化，这就要求这些产品内部芯片的封装做的更小、更薄，且可存储更大的数据量。由于芯片制造工艺限制以及芯片尺寸趋向小型化的要求，单颗芯片的容量仍有限，一般从4GB至16GB。如果存储装置需求64GB的容量，则需要至少4颗存储芯片，因此，半导体封装结构已多芯片封装为趋势，将两个或两个以上的半导体芯片组合在单一封装结构中，减少整体电路体积，并提高存储容量。
传统的多芯片封装结构采用并排式多芯片封装结构，即将两个或两个以上的芯片并排安装在同一基板上，由于所述基板会随着芯片数目的增加而加大，其存在封装体积较大的缺点。
为解决上述问题，现已发展出使用多个芯片堆叠的方式来达到三度空间的封装，现有技术中主要有以下四种多芯片堆叠封装结构。
图1是一种多芯片阶梯式叠加封装装置，其包括一基板10’、多个存储芯片11’及一控制芯片12’，各存储芯片11’、控制芯片12’、基板10’均设有焊盘，所述相邻存储芯片11’之间、所述各存储芯片11’与基板10’之间连接有金线13’，所述多个存储芯片11’呈阶梯状堆叠在基板10’上，并露出各存储芯片11’的焊盘，各存储芯片11’朝同一方向键合金线13’，控制芯片12’设置在最上层存储芯片11’上，且位于存储芯片11’键合金线13’方向的另一侧。该结构芯片叠加后的高度高，按成熟工艺、高良率、及低成本设计，采用存储芯片11’为0.1mm厚度，控制芯片12’ 为0.1mm厚度，五颗芯片叠加后的总厚度（包括芯片之间的粘接胶层）约为0.625mm，控制芯片12’上方设有金线13’，该金线13’高出控制芯片12’约为0.1mm，总厚度约0.725mm，多数塑封料空间的高度0.8mm以内，由此封装完之后的封装装置常出现金线13’露出塑封料，甚至控制芯片12’露出塑封料，同时控制芯片12’的金线13’容易被冲弯导致与旁边金线13’短路；由于各存储芯片11’沿同一方向阶梯式叠加，芯片叠加后占用的面积大；阶梯方向长度多出约0.8~1.5mm。控制芯片12’放置于最上层存储芯片11’上方，由于各存储芯片11’叠加之后的高度约0.5mm，控制芯片12’的焊盘离基板10’上的焊盘一般间距为0.5mm以上，控制芯片12’应该放置在最上层存储芯片11’的边缘，在模流冲入时容易将存储芯片11’突出部分冲翘起，造成芯片的裂开，同时控制芯片12’放置在最上层存储芯片11’突出部分，在粘接控制芯片12’时容易对最上层存储芯片11’造成裂开伤害。
图2是一种多芯片交错式叠加封装装置，其包括基板10’、控制芯片12’及多个存储芯片11’，各存储芯片11’、控制芯片12’、基板10’均设有焊盘，所述各存储芯片11’与基板10’之间连接有金线13’，所述多个存储芯片11’交错堆叠在基板10’上，并露出各存储芯片11’的焊盘，相邻两个存储芯片11’朝相反方向键合金线13’，控制芯片12’设置在最上层存储芯片11’上，并位于最上层存储芯片11’的一侧。该结构芯片叠加后的高度高，控制芯片12’的金线13’高度高，容易造成控制芯片12’及其金线13’露出塑封料，同时控制芯片12’的金线13’容易被冲弯导致与旁边金线13’短路。
图3是另一种多芯片阶梯式叠加封装装置，其与图1所示结构不同之处在于，控制芯片12’设置在基板10’上，且位于存储芯片11’键合金线13’方向的另一侧。该结构芯片叠加后占用面积大，阶梯方向长度多出约0.8~1.5mm，且控制芯片12’与各存储芯片11’之间的塑封料部分通常会残留空隙，容易造成封装装置的可靠性低，存储芯片11’突出部分容易在模流进入时被冲翘，造成芯片的裂开。
图4是另一种多芯片交错式叠加封装装置，其与图1所示结构不同之处在于，控制芯片12’设置在基板10’上，且位于最下层存储芯片11’的一侧。该结构基板10’占用面积大，至少多出一个控制芯片12’的面积，不符合产品小型化的要求。
实用新型内容
为了克服现有技术的不足，本实用新型提供一种基于腔体技术多芯片叠加封装装置，其可降低封装体积，降低封装工艺难度，并提高封装良率。
本实用新型解决其技术问题所采用的技术方案是：
一种基于腔体技术多芯片叠加封装装置，包括：
基板，其上表面形成有上端敞口的腔体；
第一芯片，设置于所述腔体内，其与所述基板电连接；及
多个第二芯片，堆叠到所述基板的上表面上，各该第二芯片设有焊盘，与基板邻接的第二芯片一端伸入所述第一芯片正上方区域。
作为上述技术方案的改进，所述多个第二芯片呈阶梯状依次堆叠在所述基板上，并显露出各该第二芯片的焊盘。
进一步，所述各第二芯片和基板之间通过第一导电构件电连接。
进一步，所述相邻第二芯片之间通过第二导电构件电连接。
进一步，所述多个第二芯片交错地堆叠在所述基板上，且各该第二芯片的焊盘突出于其邻接的第二芯片。
进一步，所述各第二芯片与基板之间通过第一导电构件电连接。
进一步，所述第一芯片设有焊盘，第一芯片与基板之间通过第三导电构件电连接，第三导电构件位于所述腔体内。
进一步，所述第一芯片的焊盘离与其邻接的第二芯片的同侧边缘的距离为0.05~1mm。
进一步，所述第一芯片的边侧与腔体内壁之间填充有封装胶。
进一步，所述第一芯片为控制芯片，所述第二芯片为存储芯片。
本实用新型的有益效果是：本实用新型通过将第一芯片设置在基板上的腔体内，并将与基板邻接的第二芯片一端伸入所述第一芯片正上方区域，节约了封装内部的空间，有效降低了封装内部芯片叠加之后的厚度，降低了封装装置的整体厚度，同时在同一种封装装置条件下最大可能增加叠加芯片数量，增加封装装置的集成度，在同一封装装置条件下也可以通过增加第二芯片的厚度来降低第二芯片被模流冲裂的风险；同时优化了因第一芯片放置在最上层第二芯片上方带来的不稳定工艺制程，避免塑封料外部露出第一芯片及第一芯片上用于与基板电连接的导电构件，以及避免因第一芯片放置在基板上造成第一芯片与各第二芯片之间的塑封料残留空隙，提高封装良率，降低封装成本。
附图说明
下面结合附图和实施例对本实用新型进一步说明。
图1是现有技术中的一种多芯片阶梯式叠加封装装置的结构示意图；
图2是现有技术中的一种多芯片交错式叠加封装装置的结构示意图；
图3是现有技术中的另一种多芯片阶梯式叠加封装装置的结构示意图；
图4是现有技术中的另一种多芯片交错式叠加封装装置的结构示意图；
图5是本实用新型实施例1的结构示意图；
图6是本实用新型实施例2的结构示意图。
具体实施方式
参照图5和图6，本实用新型的一种基于腔体技术多芯片叠加封装装置，包括基板1、第一芯片2及多个第二芯片3，优选地，所述第一芯片2为控制芯片，所述第二芯片3为存储芯片。所述基板1内部包含电路分布线路，所述多个第二芯片3堆叠到所述基板1的上表面上，各该第二芯片3设有焊盘。所述多个第二芯片3的堆叠方式可以采用阶梯式叠加或交错式叠加。在此，所述第二芯片3与基板1之间的电连接方式可以为所述各第二芯片3和基板1之间通过第一导电构件41电连接，也可以为所述相邻第二芯片3之间通过第二导电构件42电连接，且与基板1邻接的第二芯片3与基板1之间通过导电构件电连接，还可以为所述各第二芯片3和基板1之间通过第一导电构件41电连接，且所述相邻第二芯片3之间通过第二导电构件42电连接。上述三种电连接方式客户可以根据具体情况而选取。所述第一导电构件41、第二导电构件42、导电构件优先采用金线。
所述基板1上表面形成有上端敞口的腔体11，所述第一芯片2设置于该腔体11内，并与所述基板1电连接，与基板1邻接的第二芯片3一端伸入所述第一芯片2正上方区域。为了方便第一芯片2与基板1电连接，所述第一芯片2设有焊盘，第一芯片2与基板1之间通过第三导电构件43电连接，第三导电构件43位于所述腔体11内。第三导电构件43优先采用金线，为了使与第一芯片2邻接的第二芯片3不会挡到第一芯片2的焊盘正上方的区域，以供第一芯片2的焊盘经由第三导电构件43电连接到基板1上，所述第一芯片2的焊盘离与其邻接的第二芯片3的同侧边缘的距离为0.05~1mm。考虑到焊盘等具体一定的面积，本说明书中若无其他特别指明，所指的距离均指两者之间的最短距离。为了避免第三导电构件43被第一芯片2上方的第二芯片3阻挡，所述第三导电构件43的最高点低于与第一芯片2邻接的第二芯片3的上端面。为了更加完全地固定第一芯片2，提高封装装置的可靠性，所述第一芯片2的边侧与腔体11内壁之间填充有封装胶5，所述封装胶5优选为固化胶。
本实用新型通过将第一芯片2设置在基板1上的腔体11内，并将与基板1邻接的第二芯片3一端伸入所述第一芯片2正上方区域，节约了封装内部的空间，有效降低了封装内部芯片叠加之后的厚度，降低了封装装置的整体厚度，同时在同一种封装装置条件下最大可能增加叠加芯片数量，增加封装装置的集成度，在同一封装装置条件下也可以通过增加第二芯片3的厚度来降低第二芯片3被模流冲裂的风险；同时优化了因第一芯片2放置在最上层第二芯片3上方带来的不稳定工艺制程，避免塑封料外部露出第一芯片2及第一芯片2上用于与基板1电连接的的导电构件，以及避免因第一芯片2放置在基板1上造成第一芯片2与各第二芯片3之间的塑封料残留空隙，提高封装良率，降低封装成本。
实施例1
参照图5，本实用新型的一种基于腔体技术多芯片叠加封装装置，包括基板1、第一芯片2及多个第二芯片3，所述第一芯片2为控制芯片，所述第二芯片3为存储芯片。基板1的上表面设有上端敞口的腔体11，第一芯片2放置在该腔体11内，多个第二芯片3呈阶梯状依次堆叠在所述基板1上，并显露出各第二芯片3的焊盘，从而形成阶梯式叠加封装结构，相邻第二芯片3之间、各第二芯片3与基板1之间设有金线，各第二芯片3朝同一方向键合金线，所述第一芯片2位于第二芯片3键合金线方向的另一侧，各第二芯片3之间包含粘接胶层（图未示），厚度约为0.02mm。
所述第一芯片2粘接在所述腔体11内，第一芯片2设有焊盘且该焊盘经由金线电连接到基板1上，该第一芯片2的金线键合在腔体11内，第一芯片2的金线键合方向与第二芯片3的金线键合方向相反，所述第一芯片2的金线的最高点低于与第一芯片2邻接的第二芯片3的上端面。所述腔体11的深度为第一芯片2与第一芯片2的粘接胶层的厚度和，所述腔体11的尺寸以每边多出第一芯片2长度来计算，对应第一芯片2设有第三导电构件43即键合有金线的一边方向上，腔体11多出的长度为0.2mm以上，对应第一芯片2的其余三个边方向，腔体11则每边多出的长度为0.1mm以上。在所述第一芯片2粘接在腔体11内并完成键合金线后，采用固化胶将第一芯片2边侧与腔体11内壁之间的空隙填满，使固化胶的上端面与第一芯片2的上端面平齐，以更加完全的固定第一芯片2及填充腔体11与第一芯片2之间的空隙。为了避免下方芯片的焊盘的正上方的区域被上方芯片遮挡，以方便键合金线，所述第一芯片2的焊盘离与其邻接的第二芯片3的同侧边缘的距离为0.05~1mm，所述相邻两个第二芯片3中下层第二芯片3的焊盘离上层第二芯片3的同侧边缘的距离为0.06~0.5mm。
实施例2
参照图6，本实用新型的一种基于腔体技术多芯片叠加封装装置，其与实施例5的不同之处在于，多个第二芯片3交错地堆叠在所述基板1上，且各该第二芯片3的焊盘突出于其邻接的第二芯片3，从而形成交错式叠加封装结构，各第二芯片3与基板1之间设有金线，第一芯片2与基板1之间设有金线，相邻第二芯片3朝相反方向键合金线，第一芯片2位于与其邻接的第二芯片3键合金线方向的另一侧，且第一芯片2键合金线的方向与该邻接的第二芯片3键合金线的方向相反。所述相邻两个第二芯片3中下层第二芯片3的焊盘离上层第二芯片3的同侧边缘的距离为0.05~0.5mm。
本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了相互排斥的特征和/ 或步骤以外，均可以以任何方式组合，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换，即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个实施例而已。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种基于腔体技术多芯片叠加封装装置，其特征在于，包括：
基板（1），其上表面形成有上端敞口的腔体（11）；
第一芯片（2），设置于所述腔体（11）内，其与所述基板（1）电连接；及
多个第二芯片（3），堆叠到所述基板（1）的上表面上，各该第二芯片（3）设有焊盘，与基板（1）邻接的第二芯片（3）一端伸入所述第一芯片（2）正上方区域。
2.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述多个第二芯片（3）呈阶梯状依次堆叠在所述基板（1）上，并显露出各该第二芯片（3）的焊盘。
3.根据权利要求2所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述各第二芯片（3）和基板（1）之间通过第一导电构件（41）电连接。
4.根据权利要求2或3所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述相邻第二芯片（3）之间通过第二导电构件（42）电连接。
5.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述多个第二芯片（3）交错地堆叠在所述基板（1）上，且各该第二芯片（3）的焊盘突出于其邻接的第二芯片（3）。
6.根据权利要求5所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述各第二芯片（3）与基板（1）之间通过第一导电构件（41）电连接。
7.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）设有焊盘，第一芯片（2）与基板（1）之间通过第三导电构件（43）电连接，第三导电构件（43）位于所述腔体（11）内。
8.根据权利要求7所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）的焊盘离与其邻接的第二芯片（3）的同侧边缘的距离为0.05~1mm。
9.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）的边侧与腔体（11）内壁之间填充有封装胶（5）。
10.根据权利要求1所述的一种基于腔体技术多芯片叠加封装装置，其特征在于：所述第一芯片（2）为控制芯片，所述第二芯片（3）为存储芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420433174.2U CN204102862U (zh) | 2014-08-01 | 2014-08-01 | 一种基于腔体技术多芯片叠加封装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420433174.2U CN204102862U (zh) | 2014-08-01 | 2014-08-01 | 一种基于腔体技术多芯片叠加封装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204102862U true CN204102862U (zh) | 2015-01-14 |
Family
ID=52271268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420433174.2U Expired - Lifetime CN204102862U (zh) | 2014-08-01 | 2014-08-01 | 一种基于腔体技术多芯片叠加封装装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204102862U (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104948549A (zh) * | 2015-06-19 | 2015-09-30 | 大连理工大学 | 一种poct即时检测芯片产品快速柔性粘接封合机 |
| CN105762122A (zh) * | 2016-04-28 | 2016-07-13 | 珠海市杰理科技有限公司 | 芯片封装结构 |
| WO2018119782A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Techniques for windowed substrate integrated circuit packages |
| CN109755182A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 芯片堆叠封装结构及其形成方法 |
| CN111613585A (zh) * | 2020-05-28 | 2020-09-01 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
| CN112992873A (zh) * | 2021-02-04 | 2021-06-18 | 北京奥肯思创新科技有限公司 | 基于SiP技术的高可靠存储器 |
| CN113725093A (zh) * | 2021-08-27 | 2021-11-30 | 华天科技(南京)有限公司 | 一种基板设有凹槽的封装器件及其封装方法 |
| CN114512413A (zh) * | 2022-04-21 | 2022-05-17 | 威海三维曲板智能装备有限公司 | 一种结合紧密的管芯堆叠体及其制备方法 |
| WO2024007412A1 (zh) * | 2022-07-08 | 2024-01-11 | 长鑫存储技术有限公司 | 半导体封装组件及制备方法 |
-
2014
- 2014-08-01 CN CN201420433174.2U patent/CN204102862U/zh not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104948549A (zh) * | 2015-06-19 | 2015-09-30 | 大连理工大学 | 一种poct即时检测芯片产品快速柔性粘接封合机 |
| CN105762122A (zh) * | 2016-04-28 | 2016-07-13 | 珠海市杰理科技有限公司 | 芯片封装结构 |
| WO2018119782A1 (en) * | 2016-12-28 | 2018-07-05 | Intel Corporation | Techniques for windowed substrate integrated circuit packages |
| CN109755182A (zh) * | 2017-11-07 | 2019-05-14 | 中芯国际集成电路制造(上海)有限公司 | 芯片堆叠封装结构及其形成方法 |
| CN111613585A (zh) * | 2020-05-28 | 2020-09-01 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
| CN111613585B (zh) * | 2020-05-28 | 2022-07-26 | 华进半导体封装先导技术研发中心有限公司 | 芯片封装结构及方法 |
| CN112992873A (zh) * | 2021-02-04 | 2021-06-18 | 北京奥肯思创新科技有限公司 | 基于SiP技术的高可靠存储器 |
| CN112992873B (zh) * | 2021-02-04 | 2024-03-08 | 北京奥肯思创新科技有限公司 | 基于SiP技术的高可靠存储器 |
| CN113725093A (zh) * | 2021-08-27 | 2021-11-30 | 华天科技(南京)有限公司 | 一种基板设有凹槽的封装器件及其封装方法 |
| CN114512413A (zh) * | 2022-04-21 | 2022-05-17 | 威海三维曲板智能装备有限公司 | 一种结合紧密的管芯堆叠体及其制备方法 |
| CN114512413B (zh) * | 2022-04-21 | 2022-07-12 | 威海三维曲板智能装备有限公司 | 一种结合紧密的管芯堆叠体及其制备方法 |
| WO2024007412A1 (zh) * | 2022-07-08 | 2024-01-11 | 长鑫存储技术有限公司 | 半导体封装组件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN204102862U (zh) | 一种基于腔体技术多芯片叠加封装装置 | |
| US7843047B2 (en) | Encapsulant interposer system with integrated passive devices and manufacturing method therefor | |
| US8541872B2 (en) | Integrated circuit package system with package stacking and method of manufacture thereof | |
| TW200818456A (en) | Integrated circuit package-on-package stacking system | |
| CN102589753A (zh) | 压力传感器及其封装方法 | |
| CN203721707U (zh) | 芯片封装结构 | |
| US8415778B2 (en) | Non-leaded integrated circuit package system with multiple ground sites | |
| US10797020B2 (en) | Semiconductor device assemblies including multiple stacks of different semiconductor dies | |
| CN111554672A (zh) | 一种芯片叠装结构和芯片叠装方法 | |
| US20080006929A1 (en) | Integrated circuit package system with ground bonds | |
| KR20090060148A (ko) | 집적회로 패키지-인-패키지 시스템 | |
| US7759806B2 (en) | Integrated circuit package system with multiple device units | |
| CN107742625B (zh) | 一种元件垂直贴装封装结构及其工艺方法 | |
| CN102437134A (zh) | 一种超小型封装体及其制作方法 | |
| US20100006993A1 (en) | Integrated circuit package system with chip on lead | |
| CN209461442U (zh) | 一种集成被动元件的芯片封装结构 | |
| US20070267731A1 (en) | Integrated circuit package system with different mold locking features | |
| CN209929295U (zh) | 一种dfn-6l三基岛封装框架 | |
| CN211529931U (zh) | 一种堆叠式封装结构 | |
| CN208489186U (zh) | 一种适用于分立器件封装的超高密度sot23支架结构 | |
| CN203573978U (zh) | 芯片封装结构 | |
| CN102013419A (zh) | 一种微型射频模块封装用载带 | |
| CN108807299B (zh) | 引线框架结构、引线框架和封装器件 | |
| CN201829483U (zh) | 倒装薄的四边无引线封装的引线框及其封装结构 | |
| CN221427732U (zh) | 一种立体的半导体封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20150114 |