CN112992873B - 基于SiP技术的高可靠存储器 - Google Patents
基于SiP技术的高可靠存储器 Download PDFInfo
- Publication number
- CN112992873B CN112992873B CN202110158884.3A CN202110158884A CN112992873B CN 112992873 B CN112992873 B CN 112992873B CN 202110158884 A CN202110158884 A CN 202110158884A CN 112992873 B CN112992873 B CN 112992873B
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding
- cavity structure
- metal frame
- medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005516 engineering process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 7
- 238000003860 storage Methods 0.000 abstract description 6
- 238000007711 solidification Methods 0.000 abstract 1
- 230000008023 solidification Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000013341 scale-up Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009459 flexible packaging Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明属于集成存储设备技术领域，旨在解决现有技术中的存储器结构固化、扩容困难的问题，具体涉及一种基于SiP技术的高可靠存储器，包括封装基板、金属框架、封装盖板以及多组芯片组件，封装基板的内部具有腔体结构，多组芯片组件间隔设置于腔体结构，每组芯片组件通过键合线和封装基板连接；金属框架设置于腔体结构的顶部；封装盖板可启闭地盖合于金属框架，以形成隔离保护层；通过本发明公开网络共享键合指方案以及阶梯式封装基板的设计，可节省键合空间并提供了灵活的组装方案，可根据需求灵活进行版本扩展。
Description
技术领域
本发明属于集成存储设备技术领域，具体涉及一种基于SiP技术的高可靠存储器。
背景技术
集成电路IC(Integrated Circuit)裸芯片在应用时，首先需要进行封装；封装的功能主要有三点：①对芯片进行保护，因为硅芯片本身比较脆弱，细小的灰尘和水汽都会破坏它们的功能；②进行尺度放大，因为芯片本身都很小，通过封装后尺度放大，便于后续PCB板级系统应用；③进行电气连接，通过封装，芯片和外界进行信息交换。
随着芯片复杂程度的提高及封装技术水平的提高，封装规模越来越大，引脚数目快速增长，单芯片封装已经不能满足系统设计的要求，封装产品也逐渐地由小规模、单片芯片封装向大规模、多芯片封装的方向发展。现有的在封装内增加集成度主要采用芯片堆叠的方式，芯片堆叠包括金字塔型堆叠、悬臂型堆叠、并排堆叠以及TSV硅通孔堆叠。目前，通过封装体堆叠提升存储芯片的容量是一种常用的方法。封装体堆叠通常以塑封芯片为基片，采用引脚拉直、切割、灌胶、表面电镀等方式使得芯片上下层电气连接，因为其本质是塑封，因此无法做到气密性，在高可靠领域的应用会受限。此外，此类封装体堆叠产品体积大、重量大、热阻大、封装体表面存在互连导线等不利因素，因此，在航天等领域应用也有很大的局限性，需要采用新技术的产品来替代老的产品。
发明内容
为了解决上述问题，即为了解决现有封装体堆叠存储器存在的体积大、重量大、散热差、非气密性、表面存在导线等的问题，本发明提供了一种基于SiP技术的高可靠存储器，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，所述封装基板的内部具有腔体结构，多组所述芯片组件间隔设置于所述腔体结构，每组所述芯片组件通过键合线和所述封装基板连接；
所述金属框架设置于所述腔体结构的顶部；所述封装盖板可启闭地盖合于所述金属框架，以形成隔离保护层。
在一些优选实施例中，所述芯片组件包括第一芯片和第二芯片，所述第二芯片通过第一介质隔离设置于所述第一芯片的顶部；
所述腔体结构包括第一台阶和第二台阶，所述第一台阶与所述第二台阶呈上阶梯式设置；
所述第一芯片设置于所述腔体结构的底面，所述第一芯片通过第一组键合线键合连接于所述腔体结构的底面设置的一级键合指、所述第一台阶的二级键合指；
所述第二芯片通过第二组键合线键合连接于所述第一台阶的二级键合指、所述第二台阶的三级键合指。
在一些优选实施例中，所述第一芯片和所述第二芯片地址和地址总线网络相同设置；所述一级键合指为独立键合指；所述二级键合指为共享键合指；所述三级键合指为独立键合指。
在一些优选实施例中，所述第二芯片包括一层或多层裸芯片；
当所述裸芯片为多层时，相邻所述裸芯片之间通过第二介质隔离设置；多层所述裸芯片的中心同轴设置；
多层所述裸芯片通过对应的键合线键合于所述第一台阶的共享键合指；顶层的所述裸芯片通过两条键合线分别键合于所述第二台阶、所述第一台阶。
在一些优选实施例中，所述第一介质、所述第二介质的中心与所述芯片组件的中心同轴设置；
所述第一介质的面积小于所述第一芯片的面积；
所述第二介质的面积小于所述第二芯片的面积；
所述第一介质、所述第二介质的设置位置分别与所述第一芯片、所述第二芯片的键合点的位置互不干涉。
在一些优选实施例中，所述腔体结构内部充设有惰性气体，以与外界隔绝。
在一些优选实施例中，所述金属框架的顶部到所述腔体结构的底部的距离大于所述芯片组件的顶部到所述腔体结构的底部的距离。
在一些优选实施例中，所述金属框架的高度为h，h∈(1mm,3mm)。
在一些优选实施例中，所述金属框架和所述封装盖板的材质均为金属。
在一些优选实施例中，所述封装基板的底部四面设置有对外扇出的封装引脚；所述基于SiP技术的高可靠存储器采用CQFP进行封装。
本发明公开的基于SiP技术的高可靠存储器，通过具有阶梯腔室结构的基板设置，可根据实际需求灵活设置芯片的堆叠层数，不同层芯片与基板的键合位置设置于腔体结构的台阶上；现有技术中公开的芯片封装通常键合于基板的同一平面，无高低之分，键合线跨距较大，散热差，通过本发明公开的存储器，通过层叠式设置，集成化程度高，散热空间大，同时可有效减少键合线的跨距，实现不同层高需求的芯片封装。本发明是一种能广泛应用于航空航天、兵器、船舶、汽车电子等领域中的高可靠存储器；采用该发明中的方案，能够在最小的体积内封装更多的存储单元，通过巧妙的芯片堆叠和共享键合指设计，除了封装更多的芯片之外，还可以根据不同的使用需求对芯片堆叠层数进行灵活配置。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是本发明的一种具体实施例的左视示意图；
图2是本发明中的第一扩展版本的一种具体实施例的左视示意图；
图3是本发明中的第二扩展版本的一种具体实施例的左视示意图；
图4是本发明的一种具体实施例的局部仰视示意图；
图5是本发明的一种具体实施例的局部俯视示意图；
图6是本发明的一种具体实施例的仰视示意图；
图7是本发明的一种具体实施例的俯视示意图；
图8是本发明中的芯片键合连接一种具体实施例的局部示意图。
附图标记说明依次如下：
1、第一芯片；2、第一介质；2`、第二介质；3、第二芯片，3`、裸芯片；4、共享键合指；5、独立键合指；6、键合线；7、封装基板；8、封装引脚，8a、封装引脚焊盘；9、金属框架；10、封装盖板；11、陶瓷台阶。
具体实施方式
为使本发明的实施例、技术方案和优点更加明显，下面将结合附图对本发明的技术方案进行清楚、完整的描述，显然，所述的实施例是本发明的一部分实施例，而不是全部实施例。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本发明的技术原理，并非旨在限制本发明的保护范围。
本发明提供了一种基于SiP技术的高可靠存储器，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，封装基板的内部具有腔体结构，多组芯片组件沿着封装基板的纵向轴线间隔设置于腔体结构，每组芯片组件通过键合线和封装基板连接；金属框架设置于腔体结构的顶部；封装盖板可启闭地盖合于金属框架，以形成隔离保护层；通过金属框架与封闭盖板的设置，可在封闭基板中的最小体积内封装更多的存储芯片，可有效提高存储器模块的存储密度；多组芯片组件中相同层的多颗芯片可进行数据位宽扩展。
腔体结构包括第一台阶和第二台阶，第一台阶和第二台阶从下向上呈上阶梯式设置；当芯片组件为单层裸芯片时，裸芯片分别通过键合线键合于腔体结构的底面和第一台阶；当芯片组件为两层裸芯片时，两层裸芯片之间通过第一介质隔离设置，低层的裸芯片通过第一组键合线键合连接于腔体结构底面和的第一台阶，第二层的裸芯片通过第二键合线键合连接于腔体结构的第一台阶和第二台阶。腔体结构的底面与第二台阶用于设置独立键合指，第一台阶用于设置共享键合指；通过本发明提供的基于SiP技术的高可靠存储器，当需要进行封装芯片容量扩展时，无需更换封装基板，即可实现裸芯片的层数增加；同时，通过台阶式设置的腔体结构，不同层的裸芯片可键合于腔体结构的不同平面，不同裸芯片的键合位置有高低之分，可有效减少键合线的跨距。在本发明中，SiP技术，即System InPackage系统级封装，是将多种功能芯片，包括处理器、存储器等功能芯片集成在一个封装内，从而实现一个基本完整的功能，本发明公开的基于SiP技术的高可靠存储器可实现封装芯片的高集成化、高效率散热。
进一步地，芯片组件包括第一芯片和第二芯片，第二芯片通过第一介质隔离设置于第一芯片的顶部；第一芯片设置于腔体结构的底面，第一芯片通过第一组键合线键合连接于腔体结构的底面设置的一级键合指、第一台阶的二级键合指，第一组键合线包括两条分支键合线；第二芯片通过第二组键合线键合连接于第一台阶的二级键合指、第二台阶的三级键合指，第二组键合线包括两条分支键合线；即可在封装基板的上方安装第一层的多颗芯片，在第一层芯片上方插入一层介质，介质上方安装第二层芯片，依次类推，根据工艺许可，可堆叠多层芯片，现有技术中由于封装基板结构的设置，导致芯片与封装基板的键合线连接复杂，芯片堆叠高度超出封装基板结构容纳高度，无法实现最小体积内封装更多的存储芯片，无法实现存储器模块存储密度的提高。
以下参照附图结合具体实施例进一步说明本发明。
参照附图1至附图8，图1是本发明的一种具体实施例的左视示意图，图2是本发明中的第一扩展版本的一种具体实施例的左视示意图，图3是本发明中的第二扩展版本的一种具体实施例的左视示意图，图4是本发明的一种具体实施例的局部仰视示意图，图5是本发明的一种具体实施例的局部俯视示意图，图6是本发明的一种具体实施例的仰视示意图，图7是本发明的一种具体实施例的俯视示意图，图8是本发明中的芯片键合连接一种具体实施例的局部示意图；本发明提供了一种基于SiP的高可靠存储器，该存储器包括封装基板7、金属框架9、封装盖板10、多组芯片组件以及设置于封装基板下方的陶瓷台阶11，封装基板的内部具有腔体结构，多组芯片组件沿着封装盖板的纵向轴线依次间隔设置于腔体结构，每组芯片组件均通过键合线和封装基板连接；金属框架设置于腔体结构的顶部；封装盖板可启闭地盖合于金属框架，以形成隔离保护层；腔体结构包括第一台阶和第二台阶，第一台阶与第二台阶呈上阶梯式设置，芯片组件通过键合线6键合于封装基板的不同台阶；通过金属框架的设置，可灵活进行芯片组件的设置，采用同一套陶瓷管壳，通过组装芯片层数的不同可以扩展出多种版本，即根据应用需求及工艺许可可灵活选择堆叠层数。
在第一扩展版本的具体实施例中，芯片组件为第一芯片1(即单层存储器裸芯片)，单层裸芯片满足存储容量，单层裸芯片设置于封装基板的内底部，用胶固定并进行热固化，然后进行键合。
进一步地，当芯片组件包括不少于一组芯片时，芯片组件包括第一芯片和第二芯片，第二芯片通过第一介质2隔离设置于第一芯片的顶部；第一芯片设置于腔体结构的底面，第一芯片通过第一组键合线键合连接于腔体结构的底面设置的一级键合指、第一台阶的二级键合指；第二芯片通过第二组键合线键合连接于第一台阶的二级键合指、第二台阶的三级键合指。
在本实施例中，存储容量在单层芯片组件的基础上进行扩展，第一芯片1、第二芯片3均为单层存储器裸芯片，第一芯片1和第二芯片3地址、地址总线网络相同设置；一级键合指为独立键合指5；二级键合指为共享键合指4；三级键合指为独立键合指5。
进一步地，如果存储容量在双层的基础上继续需要扩展，第二芯片包括多层裸芯片3`；当裸芯片为多层时，相邻裸芯片之间通过第二介质2`隔离设置；多层裸芯片3`的中心同轴设置；多层裸芯片通过对应的键合线键合于第一台阶的共享键合指；顶层的裸芯片通过两条键合线分别键合于第二台阶、第一台阶。
优选地，当腔体结构的内部设置有三层裸芯片时，该基于SiP技术的高可靠存储器的总高为h，h∈(3mm，5mm)。
优选地，第一介质、第二介质的中心与芯片组件的中心同轴设置；第一介质的面积小于第一芯片的面积；第二介质的面积小于第二芯片的面积；第一介质、第二介质的设置位置分别与第一芯片、第二芯片的键合点的位置互不干涉。
优选地，两两芯片组件之间的间距相同设置。
优选地，金属框架和封装盖板均为金属结构。
优选地，金属框架的长度小于封装基板的长度，金属框架的宽度小于封装基板的宽度。
优选地，腔体结构内部充设有惰性气体，以与外界隔绝，有效提高器件在严苛环境中的适应能力。
优选地，金属框架的顶部到腔体结构的底部的距离大于芯片组件的顶部到腔体结构的底部的距离。
优选地，金属框架的高度为h，h∈(0.3mm,3mm)。
进一步地，封装基板的底部四面设置有对外扇出的封装引脚8；基于SiP的高可靠存储器采用CQFP进行封装，金属引线焊接在基板下方的封装引脚焊板8a上。
本发明提出的基于SiP技术的高可靠存储器，可按照使用要求进行版本扩展，对于存储容量要求较低的场合，可只安装第一层三颗芯片，无需进行芯片堆叠；对于存储容量要求高的场合，可在第二层芯片上方再安装介质和第三层芯片，版本扩展时无需重新设计基板，只需要组装不同层芯片，并调整金属框的高矮，同时多层堆叠时要考虑生产工艺的许可和加工难度。
在本发明中，芯片通过键合线和封装基板连接，上下层芯片通过数据、地址总线共享键合指的方式，最大程度节省布线空间，并根据使用需求对芯片堆叠层数灵活配置，然后通过基板上的布线和引脚与外部网络相连，可实现芯片的灵活封装，根据需求灵活设置。
SiP是指将不同种类的元件，通过不同技术，混载于同一封装之内，由此构成系统集成封装形式。SiP设计综合了键合工艺、倒装芯片工艺、堆叠芯片工艺、嵌入元件工艺、MEMS和堆叠封装等封装工艺，使得SiP设计实现系统功能变得更加容易。SiP的优势不仅在于尺寸方面，而且能在更小的占用空间里集成更多的功能，并降低开发成本和缩短设计周期。随着SiP技术的突破，架构上将芯片平面放置改为堆叠式封装的精、密度增加，使得SiP设计能较好地满足市场对系统小型化的要求。
需要说明的是，在本发明的描述中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示方向或位置关系的术语是基于附图所示的方向或位置关系，这仅仅是为了便于描述，而不是指示或暗示所述装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，还需要说明的是，在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可根据具体情况理解上述术语在本发明中的具体含义。
术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、物品或者设备/装置所固有的要素。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
Claims (9)
1.一种基于SiP技术的高可靠存储器，其特征在于，该存储器包括封装基板、金属框架、封装盖板以及多组芯片组件，所述封装基板的内部具有腔体结构，多组所述芯片组件间隔设置于所述腔体结构，每组所述芯片组件通过键合线和所述封装基板连接；
所述金属框架设置于所述腔体结构的顶部；所述封装盖板可启闭地盖合于所述金属框架，以形成隔离保护层；
所述芯片组件包括第一芯片和第二芯片，所述第二芯片通过第一介质隔离设置于所述第一芯片的顶部；
所述腔体结构包括第一台阶和第二台阶，所述第一台阶与所述第二台阶呈上阶梯式设置；
所述第一芯片设置于所述腔体结构的底面，所述第一芯片通过第一组键合线键合连接于所述腔体结构的底面设置的一级键合指、所述第一台阶的二级键合指；
所述第二芯片通过第二组键合线键合连接于所述第一台阶的二级键合指、所述第二台阶的三级键合指。
2.根据权利要求1所述的基于SiP技术的高可靠存储器，其特征在于，所述第一芯片和所述第二芯片地址和地址总线网络相同设置；
所述一级键合指为独立键合指；
所述二级键合指为共享键合指；
所述三级键合指为独立键合指。
3.根据权利要求2所述的基于SiP技术的高可靠存储器，其特征在于，所述第二芯片包括一层或多层裸芯片；
当所述裸芯片为多层时，相邻所述裸芯片之间通过第二介质隔离设置；多层所述裸芯片的中心同轴设置；
多层所述裸芯片通过对应的键合线键合于所述第一台阶的共享键合指；顶层的所述裸芯片通过两条键合线分别键合于所述第二台阶、所述第一台阶。
4.根据权利要求3所述的基于SiP技术的高可靠存储器，其特征在于，所述第一介质、所述第二介质的中心与所述芯片组件的中心同轴设置；
所述第一介质的面积小于所述第一芯片的面积；
所述第二介质的面积小于所述第二芯片的面积；
所述第一介质、所述第二介质的设置位置分别与所述第一芯片、所述第二芯片的键合点的位置互不干涉。
5.根据权利要求1所述的基于SiP技术的高可靠存储器，其特征在于，所述腔体结构内部充设有惰性气体，以与外界隔绝。
6.根据权利要求1所述的基于SiP技术的高可靠存储器，其特征在于，所述金属框架的顶部到所述腔体结构的底部的距离大于所述芯片组件的顶部到所述腔体结构的底部的距离。
7.根据权利要求6所述的基于SiP技术的高可靠存储器，其特征在于，所述金属框架的高度为h，h∈(0.3mm,3mm)。
8.根据权利要求1所述的基于SiP技术的高可靠存储器，其特征在于，所述金属框架和所述封装盖板的材质均为金属。
9.根据权利要求1-8中任一项所述的基于SiP技术的高可靠存储器，其特征在于，所述封装基板的底部四面设置有对外扇出的封装引脚；所述基于SiP技术的高可靠存储器采用CQFP进行封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110158884.3A CN112992873B (zh) | 2021-02-04 | 2021-02-04 | 基于SiP技术的高可靠存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110158884.3A CN112992873B (zh) | 2021-02-04 | 2021-02-04 | 基于SiP技术的高可靠存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992873A CN112992873A (zh) | 2021-06-18 |
| CN112992873B true CN112992873B (zh) | 2024-03-08 |
Family
ID=76347348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110158884.3A Active CN112992873B (zh) | 2021-02-04 | 2021-02-04 | 基于SiP技术的高可靠存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992873B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015677A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体装置 |
| JP2007250916A (ja) * | 2006-03-17 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN101872749A (zh) * | 2009-04-24 | 2010-10-27 | 南茂科技股份有限公司 | 凹穴芯片封装结构及使用其的层叠封装结构 |
| CN204102862U (zh) * | 2014-08-01 | 2015-01-14 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于腔体技术多芯片叠加封装装置 |
| CN108417556A (zh) * | 2018-05-23 | 2018-08-17 | 奥肯思（北京）科技有限公司 | 多芯片堆叠封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559526B2 (en) * | 2001-04-26 | 2003-05-06 | Macronix International Co., Ltd. | Multiple-step inner lead of leadframe |
-
2021
- 2021-02-04 CN CN202110158884.3A patent/CN112992873B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001015677A (ja) * | 1999-06-25 | 2001-01-19 | Toshiba Corp | 半導体装置 |
| JP2007250916A (ja) * | 2006-03-17 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN101872749A (zh) * | 2009-04-24 | 2010-10-27 | 南茂科技股份有限公司 | 凹穴芯片封装结构及使用其的层叠封装结构 |
| CN204102862U (zh) * | 2014-08-01 | 2015-01-14 | 深圳市兴森快捷电路科技股份有限公司 | 一种基于腔体技术多芯片叠加封装装置 |
| CN108417556A (zh) * | 2018-05-23 | 2018-08-17 | 奥肯思（北京）科技有限公司 | 多芯片堆叠封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992873A (zh) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600541A (en) | Vertical IC chip stack with discrete chip carriers formed from dielectric tape | |
| TW400630B (en) | Workpiece for connecting a thin layer to a monolithic electronic module's surface | |
| JP5912616B2 (ja) | 半導体装置及びその製造方法 | |
| US20050012196A1 (en) | Multiple die stack apparatus employing T-shaped interposer elements | |
| KR100813625B1 (ko) | 반도체 소자 패키지 | |
| CN110914984B (zh) | 具有封装级可配置性的半导体装置 | |
| CN103890942A (zh) | 堆叠式封装体结构 | |
| CN100550377C (zh) | 包含多个集成电路器件的单个封装件 | |
| CN101681903B (zh) | 电子封装及其制作方法 | |
| EP3104410B1 (en) | Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method | |
| CN104054172A (zh) | 用于堆叠的半导体装置的中介层 | |
| CN102790042A (zh) | 半导体芯片堆叠构造 | |
| CN110692132B (zh) | 具有环形中介件的半导体装置组合件 | |
| CN102157394A (zh) | 高密度系统级封装方法 | |
| US20220271007A1 (en) | Overlapping die stacks for nand package architecture | |
| CN111900155A (zh) | 模块化封装结构及方法 | |
| US7521785B2 (en) | Packaged systems with MRAM | |
| CN112992873B (zh) | 基于SiP技术的高可靠存储器 | |
| CN102176450A (zh) | 高密度系统级封装结构 | |
| WO1981002367A1 (en) | Over/under dual in-line chip package | |
| CN208767302U (zh) | 半导体装置 | |
| CN102176419A (zh) | 高集成度系统级封装方法 | |
| US20190311987A1 (en) | Through-Core Via | |
| CN102176448B (zh) | 扇出系统级封装结构 | |
| US20040238924A1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |