CN101681903B - 电子封装及其制作方法 - Google Patents

电子封装及其制作方法 Download PDF

Info

Publication number
CN101681903B
CN101681903B CN2009800000263A CN200980000026A CN101681903B CN 101681903 B CN101681903 B CN 101681903B CN 2009800000263 A CN2009800000263 A CN 2009800000263A CN 200980000026 A CN200980000026 A CN 200980000026A CN 101681903 B CN101681903 B CN 101681903B
Authority
CN
China
Prior art keywords
module
wafer
layer
electronic packaging
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009800000263A
Other languages
English (en)
Other versions
CN101681903A (zh
Inventor
梁志权
孙鹏
史训清
仲镇华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN101681903A publication Critical patent/CN101681903A/zh
Application granted granted Critical
Publication of CN101681903B publication Critical patent/CN101681903B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种电子封装，包括至少第一模块和设置在第一模块顶部的第二模块，这些模块组合在一起形成一个模块堆叠，其中第一和第二模块是被粘附在一起，每个模块包括一个具有至少一个金属层的基板层、至少一个晶片和一个塑料封装模压化合物层在所述晶片上，在每个模块里晶片通过金属层被键合到所述基板层上，多个通常垂直形成的通道充当通孔以连接金属层，并在至少一个模块里被设置靠近晶片，一些或所有通道的内表面被涂敷导电材料层或填满导电材料以便进行电连接，由此晶片被电连接到一起，以及充当一个媒介的装置，用来提供电、机械和热连接，进行外部通信并被连接到通道。

Description

电子封装及其制作方法
技术领域
本发明涉及电子封装、电子封装组件及其制作方法。
背景技术
包括多个芯片的电子封装不是新鲜事物。电子封装可以被分成不同种类。例如，现有技术里的一些电子封装被分为(包括但不限于)(i)引线键合(WB)晶片堆叠，(ii)封装堆叠(PoP)，和(iii)硅通孔(TSV)。尽管这些不同种类的电子封装在某些方面具备优势，但经常在其它方面存在缺陷。例如，尽管WB晶片堆叠被认为结构上概念相对简单，而且是一种成熟技术，但是其信号性能(由于需要使用大量的外部引线连接)、尺寸大小和可测试性通常不能令人满意。而且，WB晶片堆叠经常产生大封装，这在小型电子设备环境里是不允许的。PoP可能具有更好的可测试性，但其电性能和尺寸大小同样无法令人满意。基于现有技术里TSV的晶片叠层封装具有较好的电性能和尺寸大小，但由于制造复杂它们具有较差的可测试性和较高的制造成本。
本发明提供一种三维电子封装，其能够克服上述一些问题，或至少能够提供一种可选方案给公众。
发明内容
依照本发明的第一方面，提供一种电子封装，包括至少第一模块和设置在第一模块顶部上的第二模块，这些模块组合在一起形成一个模块堆叠，其中第一和第二模块被粘附在一起，至少一个模块包括一个具有至少一个金属层的基板层、至少一个晶片和一个模压在晶片上方的塑料封装模压化合物层，在至少一个模块里晶片通过金属层被键合到基板层上，多个通常垂直形成的通道充当通孔以连接金属层，并被设置靠近在至少一个模块里或模块堆叠里的晶片组，一些或所有通道的内表面被涂敷一导电材料层或被填满一种导电材料以便进行电连接，由此，晶片被电连接在一起，以及一个充当媒介的装置，以便提供电、机械和热连接，进行外部通信联系并被连接到通道。尽管第一和第二模块被粘附在一起，这通常意味着它们也是被机械和电连接在一起。所述的电子封装相对简单，但可以产生更可靠的性能。
优选地，提供的第二模块有一个下表面，其被连接到第一模块的上表面，下表面大致平坦且无凹陷。无凹陷使得制造起来相对比较容易，成本低廉且可以预测。
在一些实施例里，尽管一个模块里的晶片和其上方或其下方的另一个模块里的晶片可以在尺寸和形状方面有一个类似的物理特征，但它们不一定要有相同的特征，更具体地，不同类型、功能和大小的晶片可以被叠层在一起。例如，在一些模块里的逻辑芯片可以被设置在其下的另一个模块上的存储器芯片上方。
在一些实施例里，一个或多个通道可以延伸穿过模块堆叠的高度。
一个或多个通道可以是一个圆柱形、三棱柱或矩形棱柱的形状以适合具体的需要。
优选地，通道可以通过机械钻孔或激光钻孔形成。
在一个优选实施例里，其中当一些或所有通道的内表面被涂敷所述导电材料层是，导电材料层通过一个单一电镀步骤被涂敷在通道的内表面上。或者，一些或所有通道可以被完全填满一种导电材料。又或者，在一些或所有通道被填充导电材料层的步骤之后，再被填充一种非导电材料。
媒介可以是一种键合焊盘。媒介可以被设置在电子封装的底表面上。
依照本发明的第二方面，提供一种电子封装组件，包括多个电子封装，至少一个电子封装是如上所述的电子封装。
依照本发明的第三方面，提供一种制作电子封装组件或电子封装的方法，步骤包括(a)在支撑装置上提供支撑的一个基板层，(b)键合多个晶片在基板层上，晶片被间隔一个预定距离放置在基板层上的预定位置，(c)模压一塑料封装模压化合物层在晶片上方，从而形成第一模块，(d)通过重复步骤(a)到(c)形成第二模块，但不需要利用支撑装置或利用支撑装置后再去除该支撑装置，(e)以一个预定构造叠层第二模块在第一模块上，并键合第一模块和第二模块在一起，形成一个模块堆叠，(f)设置一薄膜在模块堆叠上以便进行图案化，并图案化模块堆叠，(g)在某些位置形成垂直通道穿过模块堆叠，由此晶片所在的金属层被连接起来，和(h)涂敷一导电材料层在一些或所有通道的内表面或将一种导电材料填满一些或所有的通道。
优选地，支撑第一模块的支撑装置充当一个托架。
适当地，在金属层上晶片通过内键合焊盘可被键合到基板。
优选地，可以通过机械钻孔或激光钻孔形成通道。
在形成模块堆叠之后，第一模块的支撑装置被去除，露出了充当一个媒介的装置，其被连接到通道以便提供电、机械和热连接并进行外部通信。媒介可以是以外键合焊盘的形式被设置在第一模块的底表面上。
优选地，可以在图案化之后提供一个去除膜的步骤。
在一些实施例里，尽管在第二模块上的至少一些晶片通常与第一模块上的晶片垂直对齐，但它们不一定非要如此。
在形成电子封装组件之后，组件可被分割，并形成单个电子封装。
在一些实施例里，在步骤(h)，当一些或所有通道的内表面被涂敷时，内表面可以通过单一电镀步骤被涂敷。具体地，在内表面涂敷导电材料层之后，通道可以被填满一种非导电材料。或者，在步骤(h)，一些或所有通道可以仅被填满一种导电材料，而不作任何涂敷。
在一些实施例里，在每个模块里的晶片或不同模块的晶片没有相同的特征。
附图说明
现参照附图并通过范例，将描述本发明的一些实施例，其中：
图1是显示本发明一个实施例的三维电子封装组件的示意图；
图2是显示本发明图1所示电子封装组件的一个电子封装实施例的示意图；
图3a到3g是显示制作图1所示电子封装组件的一系列示意图；
图4是显示本发明另一个实施例的三维电子封装组件的示意图；和
图5是显示图4所示电子封装组件的一个电子封装实施例的示意图。
具体实施方式
现有技术已经披露了许多不同类型的电子封装系统。例如，美国专利5,128,831披露了一种由隔片交错堆叠的模块封装。美国专利7,279,786披露了一种层叠封装系统，其中上基板在其底表面有一个凹陷，用来容纳一个或多个半导体晶片。美国专利7,317,256披露了一种包括晶片的电子设备封装，每个晶片有硅通孔，两个封装层由焊点连接。美国专利文献2007/0216004披露了一种芯片嵌入在塑料材料里的半导体设备。美国专利文献2008/0169546披露了一种晶圆模封叠层在另一个顶部的半导体芯片封装堆层。本发明提出一种不同的电子封装，其至少在一些方面具有优于现有装置的优势。为便于清晰地描述，请注意描述过程中电子封装和电子封装组件通常具有相同的含义。也请注意，为便于叙述简洁，至少以上现有文献里的内容将不会被重复，相反，在此通过引用被结合到本文。
图1描述一个三维结构电子封装组件1的第一实施例。在此实施例里，封装组件包括三个模块2、4、6，它们通常是三层形式。具体地，模块包括在底部的第一层2a、在中间的第二层4a和在顶部的第三层6a。在每个模块里，通常都有一个基板8(其通常是平面的，充当一个互连层)，和一个设置在基板预定位置上的预设金属层8。也提供一个预定数量行的晶片，其被间隔一个预定距离设置在基板8上，每行有三个晶片(如第一层上的12、14、16)。晶片通过内键合焊盘30被键合到金属层10。
模块以这样的构造来设置，一个模块上的晶片设置在下一个模块的晶片上方，使得晶片被对齐(当单独考虑时)，建立起多个晶片列。通过“晶片列”，通常是指至少两个晶片，一个模块里的一个晶片设置在下一个模块里的另一个晶片的上方。请注意，尽管图1显示每个列都有相同三个晶片，但实践中不需要是这样的。在其它实施例里，一些列可能会比另一些列具有更多晶片，这是有可能的。某些模块比其他模块具有更多晶片也是可能的。也请注意，在每个列里的晶片不一定都有相同的物理格式或构造。图1显示第二模块里晶片18、20、22的宽度比第一和第三模块2、6的更小。实际上，本发明电子封装组件1的设计在晶片尺寸方面提供了很大的自由度，模块组装成本仍然相对较低。
每个模块层包括一模压在晶片上的材料32，从而晶片被密封在模压材料32和基板8之间。此实施例里的模压材料是有机塑料(organic plastic)。
有多个垂直设置的通道34、36、38、40、42、44穿过封装组件。请注意，通道的特定位置使得通道穿过每个模块，并连接每个模块里的金属层10。更具体地，在每个晶片列(如24、18、12)的相对侧上有一对通道(如34、36)。通道可以被看作模通孔(TMV)，由于其圆柱形外形以及穿过相当高度的叠层模块，通孔相对比较容易形成。请注意，尽管图1仅显示晶片12、18、24的相对侧上的两个通道34、36，实际上可能有许多这样的通道围住晶片12、18、24。但是，为简洁而清晰地进行描述，仅显示通道34、36。
第一模块2在基板的底表面上还有一个键合焊盘46，此键合焊盘是一个外键合焊盘。通道34、36、38、40、42、44的下端实际上连接到外键合焊盘46以便提供电、机械和热连接。通道内表面被涂敷一层高导电属性的铜。因此，热可以通过通道和外键合焊盘从晶片散发到外部环境。当然，电信号沿着通道传输到外键合焊盘或从键合焊盘传入。
图2显示本发明另一个实施例的从图1电子封装组件分割的一个电子封装。
请注意，结构复杂的电子封装或组件经常存在可靠性问题。以上所述的电子封装和电子封装组件实际上比较简单，研究显示会发生最小的可靠性问题。这可能是由于在顶部和底部层之间使用的垂直互连、每层的平坦底表面和没有使用诸如焊接球用于连接。研究也显示依照本发明制作的电子封装有均衡的良好特性(如功能/可测试性，外观尺寸，电性能，晶圆面积使用，制造成本和产量)。与通过PoP和TSV制作的传统封装相比较，以下表格综合了这些特性。
Figure GDA0000042934830000061
表格1：不同类型的电子封装的特性比较
从以上表格，很明显依照本发明制作的电子封装有均衡的良好特性。
图3a到3g是本发明的另一个实施例。在此实施例里，描述了一种制作如上所述的电子封装组件1的方法。首先参照图3a，提供一个晶圆支架50。在制作封装时，使用晶圆支架50能够可靠地控制封装。接着，晶圆支架50上被施加一种粘胶52，然后一个预制作的互连层54被连接到晶圆支架50上。
图3b描述了多个晶片56、58、60被键合到互连层54的预定位置上，晶片之间被间隔一个预定距离。可以发现，晶片是通过一个键合焊盘或内键合焊盘62被键合到互连层54上。图3b还描述了通过模塑成型在晶片上施加一模塑成型材料64，从而将晶片密封在晶圆支架上。模塑成型材料64可以通过使用一个模具来确定密封晶圆的期望形状。此密封晶片形成了第一层或第一模块66。
接着，类似地，制作第二模块68和第三模块70，在它们形成之后，晶圆支架被去除。或者，根本不需要晶圆支架，它们也可以形成，详情请见图3c。
当制成每个模块时，首先执行一个测试过程以确保其满足预设的测试参数。单独测试单个模块相对比较容易。同样请注意，单个模块的制作是一个统一步骤，从而使大规模制造变得简单且有成本效益。
一旦第一模块66的晶片已经被模塑成型，施加粘胶到第一模块的顶部上。
图3c描述了第二模块68被放置在第一模块的顶部，并被键合到第一模块。去除第二模块68的晶圆支架后，再被键合到第一模块上。请注意，设置第一和第二模块堆叠66、68里的晶片，使得具有多个晶片列，第二模块里的每个晶片在第一模块里的一个相应晶片上方并垂直对齐。而且，“晶片列”，通常是指至少两个晶片，其中一个模块里的一个晶片在其下模块里的另一个晶片上方并对齐。但是，这种对齐不是必需的。在其它实施例里，一个模块的晶片可能并不对齐其上方或下方的模块的晶片。在这个例子里，将不会看到清晰的晶片列。
图3c还描述了第三模块70同样被设置在第二模块68的顶部，并被键合到第二模块68。类似地，设置模块堆叠66、68、70里的晶片，使得有多个晶片列，第三模块里的每个晶片，在第一和第二模块里的相应晶片上方并垂直对齐。但是，请注意，尽管在此实施例里每个晶片列有相同数目的晶片，但在其它实施例里不一定需要这样。例如，在一个晶片列里可能有三个晶片，而在另一个晶片列里可能仅有一个晶片。此外，在每个晶片列里的晶片可能有不同的功能。不管在模块堆叠里的晶片设置、晶片功能或在模块堆叠里的晶片列数目，最终形成的电子封装有一个相对优选的外观尺寸。
图3d描述了一旦形成具有三个晶片列的模块堆叠，晶圆支架被解除键合并被去除。
图3e描述了一层薄膜74被设3置在第三模块的顶部，然后光照薄膜以便进行图案化。
图3f描述了然后在第三模块上的预定位置钻孔76、78、80、82、84、86穿过模块堆叠。孔几乎是垂直和圆柱形形状，并穿过每个模块上的金属层。图中显示，每个晶片列被夹在一对圆柱形孔(如76、78)之间。但是，请注意，在其它实施例里，孔的数目可能不同，可能有许多孔围住晶片列。
接着，孔的内表面被电镀铜，以后充当一导电涂层，如图3g所示。可以理解，通信连接是建立在模块和模块堆叠以及外部环境之间。这种简单连接可以获得更好的电性能。或者，孔可以填满一种导电材料。又或者，孔可以涂敷一层导电材料，并填满一种非导电材料。
尽管在第一实施例里的电子封装组件有三层模块和三列晶片，但本发明显然不受限于此具体构造。例如，如图4所示，一个具有五层模块的电子封装组件同样是可能的。从大规模生产的角度来看，电子封装组件可以被尽可能制成较大尺寸和较多列，因为一个组件能够产生多个单独的三维电子封装。
在依照以上所述方法制作电子封装组件之后，通过在预定位置分割组装，由组件可以形成多个电子封装。图5显示这样一个电子封装。

Claims (11)

1.一种制作电子封装组件或电子封装的方法，步骤包括：
(a)在一个支撑装置上提供一个基板层；
(b)将多个晶片键合在基板层上，晶片之间间隔一个预定距离并分布在基板层的预定位置上；
(c)在晶片上方模压一层塑料封装模塑化合物层，形成第一模块；
(d)通过重复步骤(a)到(c)形成第二模块，但不需要利用支撑装置或其后去除支撑装置；
(e)以一个预定构造叠加第二模块在第一模块上，并将第一模块和第二模块键合在一起，形成一个模块堆叠；
(f)设置一层薄膜在模块堆叠上用来进行图案化，并图案化模块堆叠；
(g)在某些位置，形成垂直通道穿过模块堆叠，由此穿过每个模块中的塑料封装模塑化合物层和金属层以与晶片所在的金属层连接起来；和
(h)涂敷一层导电材料层在一些或所有通道的内表面或将一种导电材料填满所述一些或所有的通道。
2.根据权利要求1所述的方法，其中支撑装置支撑所述第一模块，并充当一个支架。
3.根据权利要求1所述的方法，其中晶片通过内键合焊盘键合到基板的金属层上。
4.根据权利要求1所述的方法，其中通道是通过机械钻孔或激光钻孔形成。
5.根据权利要求1所述的方法，其中在已经形成模块堆叠之后，去除第一模块的支撑装置，由此露出充当媒介的装置，该媒介被连接到通道用来提供电、机械和热连接并进行外部通信。
6.根据权利要求5所述的方法，其中媒介是设置在第一模块底表面上的外键合焊盘。
7.根据权利要求1所述的方法，其中在图案化之后薄膜被去除。
8.根据权利要求1所述的方法，其中在步骤(e)第二模块上的至少一些晶片通常与第一模块上的晶片垂直对齐。
9.根据权利要求1所述的方法，其中在步骤(h)当通道的内表面被涂敷时，内表面是通过单一电镀步骤被涂敷。
10.根据权利要求1所述的方法，其中在步骤(h)当通道的内表面被涂敷时，还包括一个步骤：将一种非导电材料填满一些或所有通道。
11.根据权利要求1所述的方法，其中在每个模块里的晶片或不同模块的晶片有相同的特征或没有相同的特征。
CN2009800000263A 2009-03-30 2009-03-30 电子封装及其制作方法 Expired - Fee Related CN101681903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2009/071083 WO2010111825A1 (en) 2009-03-30 2009-03-30 Electronic package and method of fabrication thereof

Publications (2)

Publication Number Publication Date
CN101681903A CN101681903A (zh) 2010-03-24
CN101681903B true CN101681903B (zh) 2012-02-29

Family

ID=42029928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009800000263A Expired - Fee Related CN101681903B (zh) 2009-03-30 2009-03-30 电子封装及其制作方法

Country Status (2)

Country Link
CN (1) CN101681903B (zh)
WO (1) WO2010111825A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
CN103400830B (zh) * 2013-08-02 2015-12-09 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法
WO2015042886A1 (en) * 2013-09-27 2015-04-02 Intel Corporation Method for interconnecting stacked semiconductor devices
CN107579011A (zh) * 2013-09-27 2018-01-12 英特尔公司 用于互连堆叠的半导体器件的方法
CN105280615B (zh) * 2014-06-11 2019-07-19 旺宏电子股份有限公司 一种多芯片封装结构以及制备此多芯片封装的方法
CN105047657A (zh) * 2015-08-13 2015-11-11 陈明涵 Aio封装结构及封装方法
CN108807361B (zh) * 2017-07-25 2022-03-04 长鑫存储技术有限公司 一种芯片堆栈立体封装结构
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
CN111130493B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314776A (zh) * 2000-03-17 2001-09-26 株式会社村田制作所 单片陶瓷电子元件及其制造方法和电子器件
CN1832169A (zh) * 2005-03-08 2006-09-13 株式会社半导体能源研究所 无线芯片以及具有该无线芯片的电子设备
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN101213638A (zh) * 2005-06-30 2008-07-02 L.皮尔·德罗什蒙 电子元件及制造方法
CN101304022A (zh) * 2007-05-08 2008-11-12 意法半导体股份有限公司 多芯片电子系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500995B2 (ja) * 1998-12-18 2004-02-23 株式会社デンソー 積層型回路モジュールの製造方法
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP2003163324A (ja) * 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
KR101336569B1 (ko) * 2007-05-22 2013-12-03 삼성전자주식회사 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
KR100914977B1 (ko) * 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314776A (zh) * 2000-03-17 2001-09-26 株式会社村田制作所 单片陶瓷电子元件及其制造方法和电子器件
CN101180737A (zh) * 2003-12-30 2008-05-14 飞兆半导体公司 功率半导体器件及制造方法
CN1832169A (zh) * 2005-03-08 2006-09-13 株式会社半导体能源研究所 无线芯片以及具有该无线芯片的电子设备
CN101213638A (zh) * 2005-06-30 2008-07-02 L.皮尔·德罗什蒙 电子元件及制造方法
CN101304022A (zh) * 2007-05-08 2008-11-12 意法半导体股份有限公司 多芯片电子系统

Also Published As

Publication number Publication date
WO2010111825A1 (en) 2010-10-07
CN101681903A (zh) 2010-03-24

Similar Documents

Publication Publication Date Title
CN101681903B (zh) 电子封装及其制作方法
US8194411B2 (en) Electronic package with stacked modules with channels passing through metal layers of the modules
CN100463167C (zh) 半导体封装及形成半导体封装的方法
US8367465B2 (en) Integrated circuit package on package system
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US7215018B2 (en) Stacked die BGA or LGA component assembly
US7245021B2 (en) Micropede stacked die component assembly
JP5432604B2 (ja) 積層チップパッケージの製造方法
CN104051354A (zh) 半导体封装件及其制法
CN101236910B (zh) 将半导体部件导电连接至衬底的方法和半导体结构
TW201027692A (en) Semiconductor package structure and method for manufacturing the same
CN202384323U (zh) 半导体封装构造
US8476751B2 (en) Stacked semiconductor package and method for manufacturing the same
JP2010016375A (ja) 積層チップパッケージおよびその製造方法
TWI404190B (zh) 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組
CN105097760A (zh) 半导体封装件及其制法与承载结构
TW201034538A (en) Computer modules with small thicknesses and associated methods of manufacturing
JP2012209449A (ja) 半導体装置の製造方法
TWI518857B (zh) 用於半導體元件之線尾連接器
CN103579171A (zh) 半导体封装件及其制造方法
CN103227164A (zh) 半导体封装构造及其制造方法
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
CN102543968B (zh) 三维立体堆叠芯片封装结构
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
CN115332187A (zh) 一种基于中介层的封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

CF01 Termination of patent right due to non-payment of annual fee