TWI404190B - 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組 - Google Patents

具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組 Download PDF

Info

Publication number
TWI404190B
TWI404190B TW095112891A TW95112891A TWI404190B TW I404190 B TWI404190 B TW I404190B TW 095112891 A TW095112891 A TW 095112891A TW 95112891 A TW95112891 A TW 95112891A TW I404190 B TWI404190 B TW I404190B
Authority
TW
Taiwan
Prior art keywords
package
die
substrate
solder ball
region
Prior art date
Application number
TW095112891A
Other languages
English (en)
Other versions
TW200644216A (en
Inventor
Hyeog Chan Kwon
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW200644216A publication Critical patent/TW200644216A/zh
Application granted granted Critical
Publication of TWI404190B publication Critical patent/TWI404190B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Packaging Frangible Articles (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

其有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組
本發明關於半導體晶片封裝，且更明確地說係關於堆疊封裝模組。
一種欲提升於半導體晶片封裝中半導體功能性密度之方法，係於一封裝基板上將晶粒相互堆疊起來。該堆疊晶粒之電性互連可為藉由，例如線路接合的晶粒對晶粒及/或晶粒對基板。技術上係十分困難，同時因此欲於該堆疊晶粒封裝之組裝前測試晶粒十分耗費成本，且於供應中可預期某數量之「不良」晶粒。於一堆疊晶粒封裝中一不良晶粒可令整體封裝變得不良，且據此無可避免地在堆疊晶粒封裝之製造中，便會產生顯著材料與製造時間的浪費，尤其是在該等封裝中堆疊著較大量的晶粒時。所使用之堆疊晶粒封裝具有多達四、五或六個晶粒。堆疊晶粒封裝可予以製造成極薄，即便是於鄰接晶粒間需要若干間隔物。
另一種欲提升於半導體晶片封裝中半導體功能性密度之方法，係將封裝相互堆疊起來以產生一堆疊封裝模組。於該模組中每一封裝包括至少一晶粒，其係固定至一基板，並與該基板電性互連。於該堆疊中，該等封裝係藉由例如於各封裝基板上之接合位置的線路接合而電性互連。此具有該等封裝可在其於該堆疊中進行組裝前充分地加以測試之優點；「不良」封裝係予以摒除，且僅測試為「優良」的封裝係用於該模組中。
許多元件構成一典型堆疊封裝模組之厚度。在最小的情況，該厚度係由各基板與晶粒，以及晶粒附著黏合劑構成。此外，在每一封裝中晶粒進行模製(或進行封裝)處，該模製罩所具厚度一般比該晶粒所具厚度大，且在該晶粒進行線路接合至該基板處，該模製罩必須足夠厚以完全覆蓋該等線，外加對於線路迴路高度變更的容限。且一般而言該封裝堆疊亦可與一模組模製進行模製或封裝而增加額外的厚度。
在對封裝覆蓋區與封裝厚度有所限制的產品，例如行動裝置，如蜂巢式電話、PDA、數位相機以及各種消費者電子裝置等的情況中，非常需要使封裝(或模組)在無提升該覆蓋而使其超出該等限制的情況下儘可能地薄。
就一大體觀點而言，本發明特徵在於半導體晶片封裝具有非對稱配置晶粒。具有互補配置之二該等封裝可進行其中一者係與另一者反相的堆疊，使得該二晶粒係於該二基板間之空間中並置。於部分具體實施例中，該晶粒係運用黏合劑固定至其各自基板，且藉由線路接合而電性互連至該基板；以及部分具體實施例中，該晶粒係藉由覆晶互連而安裝於各基板上。該晶粒可進行模製。
就另一大體觀點而言，本發明特徵在於包括堆疊封裝之多重封裝模組，其各具有非對稱配置晶粒。該封裝具有互補非對稱配置，且於該堆疊中其中一封裝係與另一者反相，使得該二晶粒係於該二基板間之空間中並置。介於鄰接封裝之間的z互連係來自焊球，且該焊球高度係足以提供該晶粒空間。由於晶粒係並置，該模組厚度係減小。
就另一大體觀點而言，本發明特徵在於製造該等封裝以及製造該等堆疊封裝模組之方法。
本發明之可堆疊互補封裝可運用現有可利用的製造設備與材料以及傳統表面安裝技術而加以製造。組裝程序可較具有相互堆疊起來之封裝的模組所具複雜性低，且所產生厚度輪廓亦較小。根據本發明，由於該二晶粒於該二相接互補封裝上共享介於該等基板間的空間以及一額外的晶粒與晶粒附著，且亦避免模製罩厚度之事實，於模組組裝中堆疊厚度係減小。本發明製造成本可藉由針對該整體組裝只執行一單一焊球回焊，接著以堆疊互補封裝之對準而減少。該等個別封裝係可充分地測試。
現在將藉由參考圖式進一步詳細地說明本發明，該等圖式闡明本發明之替代性具體實施例。該等圖式係概略圖，其呈現本發明之特徵以及其與其它特徵及結構的關係，而且並未按比例繪製。為清楚說明起見，於闡明本發明具體實施例之圖式中，與其他圖式元件相同的元件將不會皆特別重新編號，儘管它們於所有圖式中皆儼然可清楚辨識。此外亦為清楚說明起見，假使該等圖式之某些特徵係非瞭解本發明所需，則該等特徵係不予以顯示。例如，於基板表面之圖案化金屬層係未顯示，且該晶粒對該基板之互連(線路或塊)係未顯示。
根據本發明之一項觀點，封裝具有於該基板上非對稱配置的晶粒。此即，該晶粒係附著(可以是進行固定與線路接合，或是以覆晶方式進行安裝)於朝該基板之一邊緣的晶粒附著區域上，同時於靠近該基板之對立邊緣留下一未佔用的區域。於第一組態中，互連焊球係予以安裝於該基板之晶粒安裝側上；以及於互補第二組態中，焊球係予以安裝於該基板對立該晶粒安裝側之側上。封裝之互補配對係以互為反相方式加以堆疊，且各封裝基板係藉由該等焊球而電性互連在具有焊球於其基板之晶粒安裝側的封裝上。焊球高度係足夠大，以於該等基板間提供一凸出物以容納該晶粒(以及晶粒附著)之厚度，以及該等封裝係經定向，使得該晶粒於該第一封裝上，係在介於該第二封裝基板未佔用區域上之封裝基板間的空間中予以安置。
現在轉而參見圖1A、1B以及1C，所示係一晶粒14，其係予以非對稱安裝於根據本發明之基板12之晶粒安裝表面13的晶粒附著區域15上。該晶粒附著區域15係位於朝該基板之一邊緣，同時於該晶粒安裝表面13朝該基板之對立邊緣的位置留下一未佔用區域16。該封裝基板12較佳地係一具有至少二圖案化金屬層以及介電層介於其中之積層基板，此即，其包括於該晶粒安裝表面13之至少一第一「上」上圖案化金屬層，以及於對立該晶粒安裝側之表面(「接地」)側)11的一第二「下」圖案化金屬層。許多金屬層係加以圖案化以提供合適的軌跡電路，而穿透該等介電層之通道則可供介於該等層間的連接。覆蓋上與下圖案化金屬層之鈍化層係予以圖案化而具有開口，同時於該等軌跡上曝露位置以供晶粒之電性互連，且同時曝露若干焊球墊(以17予以標明，依列或陣列方式排列於該晶粒安裝表面)以供安裝焊球。該晶粒可運用晶粒附著黏合劑(例如，晶粒附著環氧或薄膜)，以該晶粒之作用側背對該基板，而固定至該晶粒附著區域，且藉由線路接合而於該基板上(未顯示)電性互連於晶粒墊(於圖式中未顯示)與焊墊之間。或者，該晶粒可藉由覆晶附著(未顯示)，以該晶粒之作用側面對該基板，而安裝於該基板上，且運用導電塊或球而與接合位置電性互連於該基板上。
該晶粒隨後可進行模製，如同圖2A、2B以及2C中所示。於該晶粒係藉由線路接合而互連之處，便需要模製以避免在隨後步驟期間破壞該等線。該模製24會覆蓋晶粒以及線路接合(於使用線接合互連處)，且係形成以具有一實質上平面之「上」表面25。於晶粒係藉由覆晶互連予以安裝，則便無須模製，儘管可能十分需要未填滿以填充介於晶粒與基板間的凸出塊空間，並使該互連得以處於機械穩定的狀態。
然後，如同圖3A、3B以及3C中所示，z互連焊球37係安裝於該基板12之晶粒安裝表面13之焊球墊上。除了該等圖式所闡明者外仍可使用其他焊球墊以及焊球配置；只要不會阻礙到該基板之晶粒安裝表面13之未佔用區域16，其可依任何可能的情況而進行配置。且其係經配置而使其提供該互補封裝得以維持反相並安裝於第一封裝上的穩定支持。當該等互補封裝係相接且該等焊球回焊時，該等焊球之尺寸規格係焊球高度可於該等鄰接基板間提供容納該晶粒(以及該模製，若有的話)的空隙。安裝該等焊球便完成第一封裝30，且於其中該等焊球係安裝於該基板之晶粒安裝側上。如同可瞭解的，當該等焊球於使該二互補封裝相接之回焊期間崩解時，該模製24之上表面25可接觸互補封裝基板的未佔用區域，並進一步限制該等焊球之崩解。
根據本發明之一項具體實施例該等焊球係安裝於該基板之接地側上的互補封裝60，可如同圖4A至6C中所示一般予以製造。
現在轉而參見圖4A、4B以及4C，所示係一晶粒44，其係予以非對稱安裝於根據本發明之基板42之晶粒安裝表面43的晶粒附著區域45上。該晶粒附著區域45係位於朝該基板之一邊緣，同時於該晶粒安裝表面43朝該基板之對立邊緣的位置留下一未佔用區域46。該封裝基板42較佳地係一具有至少二圖案化金屬層以及介電層介於其中之積層基板，此即，其包括於該晶粒安裝表面43之至少一第一「上」圖案化金屬層，以及於對立該晶粒安裝側之表面(「接地」)側)41的一第二「下」圖案化金屬層。許多金屬層係加以圖案化以提供合適的軌跡電路，而穿透該等介電層之通道則可供介於該等層間的連接。覆蓋上與下圖案化金屬層之鈍化層係予以圖案化而具有開口，同時於該等軌跡上曝露位置以供晶粒之電性互連，且曝露焊球墊(以47予以標明，依列或陣列方式排列於該晶粒安裝表面)以供安裝焊球。該晶粒可運用晶粒附著黏合劑(例如，晶粒附著環氧或薄膜)，而固定至該晶粒附著區域，且藉由線路接合而於該基板上(未顯示)電性互連於晶粒墊(於圖式中未顯示)與焊墊之間。或者，該晶粒可藉由覆晶附著而安裝於該基板上，並與該基板進行電性互連。
該晶粒隨後可進行模製，如同圖5A、5B以及5C中所示。於該晶粒係藉由線路接合而互連之處，便需要模製以避免在隨後步驟期間破壞該等線。該模製54會覆蓋晶粒以及線路接合(於使用線路接合互連處)，且係形成以具有一實質上平面之「上」表面55。於晶粒係藉由覆晶互連予以安裝，則便無須模製，儘管可能十分需要未填滿以填充介於晶粒與基板間的凸出塊空間，並使該互連得以處於機械穩定的狀態。
然後，如同圖6A、6B以及6C中所示，z互連焊球67係安裝於該基板42之接地表面41之焊球墊上。除了該等圖式所闡明者外仍可使用其他焊球墊以及焊球配置；其可依任何可能的情況而進行配置，並使其如下文中所說明一般，可針對安裝該組裝於一母板或一另外的組裝或是另一支持上提供一穩定支持。安裝該等焊球便完成第二封裝60，且於其中該等焊球係安裝於該基板之接地側上。
根據本發明將互補封裝變成多重封裝模組之組裝過程係以圖7A至9B以及圖10A至12B為範例加以說明。
相接互補封裝30以及60之一個單元的形成係以圖7A至8B中之視圖為範例加以說明。於圖7A(側視圖)以及7B(正視圖)中，所示第一封裝30係與第二封裝60成反相關係，並加以對準而使得該第一封裝基板12之晶粒安裝側之焊球37係對準該第二封裝基板42之晶粒安裝側之焊球(於本圖中未顯示)，使得於該第一封裝30上之模製罩表面25係對準該第二基板42之晶粒安裝側之未佔用區域46，且該第二封裝60之模製罩之表面55係對準該第一封裝30之晶粒安裝側之未佔用區域16。關於該等封裝之操作可在運用傳統封裝組裝設備之下進行。例如，該第二封裝60可置放於一支撐物上，且運用一拾取－置放工具可使該第一封裝經操作而就適當位置。一旦經對準，如同圖式中由虛線箭頭所標明，該等互補封裝便會彼此靠近，直到該第一封裝30上之焊球接觸該第二封裝基板46上之焊墊。至此該互補封裝配對單元便完成。可加熱該單元以重新熔化該等焊球37，且使該封裝配對電性互連。於圖8A以及8B之單元組裝80中，所示之該等焊球係經重新熔化而後崩解。然後該組裝便可如同於圖9A以及9B以95所標明一般進行封裝，以環繞晶粒25與55以及該等焊球37而填充介於基板12與42間之空間。此完成具有二互補封裝之模組90。該模組具有一「上」表面91，以及於該第二封裝上之焊球(圖9A以及9B中編號為97)供該模組90與其中將該模組採用為例如於行動電腦或通訊產品中之母板的裝置進行電性互連。
互補封裝配對單元(例如圖8A以及8B中之單元80)可加以堆疊以形成具有四個或四個以上之封裝的模組。圖10A至12B闡明由交互堆疊二互補封裝配對單元80、80'而成之模組120的構造以為範例。於圖10A以及10B中，所示之參考例如圖7A至8B所說明而建構的互補封裝配對單元80、80'，係加以對準而使得於封裝單元80'上之互連焊球67'係對準封裝單元80中封裝30之基板12之接地側11上的焊球(於本圖中未顯示)。該等單元如同圖式中由虛線箭頭所標明而會彼此靠近，直到該等焊球67'接觸該等焊墊。此形成一四封裝之組裝。該組裝係經加熱以回焊該等焊球67'，同時使該二單元80、80'間進行電性互連。圖11A以及11B中，所示之焊球於該四封裝之組裝110中經重新熔化而後崩解。隨後該組裝可如同圖12A以及12B中以125所標明的一般而進行封裝，以環繞該晶粒與該等焊球填充介於該等基板間的空間。此便完成具有二互補封裝之模組120。該模組具有一「上」表面121，以及於最低位置封裝上之焊球(圖11A以及11B中編號為127)供該模組120與其中將該模組採用為例如於行動電腦或通訊產品中之母板的裝置進行電性互連。該焊料重新熔化可對所有焊球互連以單一重新熔化步驟加以執行。
其他具體實施例也在本發明之範疇內。例如，儘管於該等互補封裝上之各晶粒係於該等圖式中闡明為具有相等尺寸規格，然而於其他具體實施例中各晶粒仍可具有相異厚度或覆蓋區，尤其在該晶粒具有不同功能性之時。且例如，儘管於該等互補封裝中各基板係於該等圖式中闡明為具有相等長度與寬度，然而各基板於其他具體實施例中仍可具有相異覆蓋區。任何情況下，每一基板之晶粒安裝側之未佔用區域必須足夠大，且必須加以組態設定，以容納該互補封裝中晶粒表面或晶粒上之模製表面之長度與寬度。
該等多重封裝模組係常用於任何不同種之電子裝置中，且其尤常用於高裝置密度係十分需要，以及其中空間係受限以容納該等裝置組裝之尺寸規格(覆蓋區、厚度)的產品中。該等產品包括，例如可攜式通訊裝置，如蜂巢式電話，以及個人數位助理、膝上型電腦、數位相機，以及電子娛樂產品。
11．．．接地側
12．．．第一封裝基板
13．．．晶粒安裝表面
14．．．晶粒
15．．．晶粒附著區域
16．．．未佔用區域
17．．．焊球墊
24．．．模製
25．．．上表面
30．．．第一封裝
37．．．z互連焊球
41．．．接地側
42．．．第二封裝基板
43．．．晶粒安裝表面
44．．．晶粒
45．．．晶粒附著區域
46．．．未佔用區域
47．．．焊球墊
54．．．模製
55．．．上表面/模製罩表面
60．．．第二封裝
67．．．z互連焊球
67'．．．z互連焊球
80．．．互補封裝配對單元
80'．．．互補封裝配對單元
90．．．模組
91．．．上表面
95．．．封裝
97．．．焊球
110．．．四封裝之組裝
120．．．模組
121．．．上表面
125．．．封裝
127．．．焊球
圖1A係一平面圖，其呈現根據本發明之第一具體實施例於一基板上之非對稱安裝晶粒；圖1B以及1C係側面圖以及正面圖，其呈現如同圖1A於該基板上之非對稱安裝晶粒；圖2A係一如同圖1A之平面圖，於其中該非對稱置放晶粒係根據本發明之一項具體實施例而予以模製；圖2B以及2C係側面圖以及正面圖，其呈現如同圖2A於該基板上之模製非對稱安裝晶粒；圖3A係如同圖2A之平面圖，於其中z互連焊球係予以安裝於該基板之互連焊墊上，以完成根據本發明之第一具體實施例的可堆疊封裝；圖3B以及3C係側面圖以及正面圖，其呈現如同圖3A之完成的可堆疊封裝；圖4A係一平面圖，其呈現根據本發明之第二具體實施例於一基板上之非對稱安裝晶粒；圖4B以及4C係側面圖以及正面圖，其呈現如同圖4A於該基板上之非對稱安裝晶粒；圖5A係一如同圖4A之平面圖，於其中該非對稱置放晶粒係根據本發明之第二具體實施例而予以模製；圖5B以及5C係側面圖以及正面圖，其呈現如同圖2A於該基板上之模製非對稱安裝晶粒；圖6A係如同圖5A之平面圖，於其中z互連焊球係予以安裝於該基板之互連焊墊上，以完成一根據本發明之第二具體實施例的可堆疊封裝；圖6B以及6C係側面圖以及正面圖，其呈現如同圖6A之完成的可堆疊封裝；圖7A至9B係側面圖以及正面圖，其呈現根據本發明之一項具體實施例具有二堆疊封裝之堆疊多重封裝模組的建構步驟；圖8A至12B係側面圖以及正面圖，其呈現根據本發明之一項具體實施例具有四堆疊封裝之堆疊多重封裝模組的建構步驟。
11．．．接地側
12．．．第一封裝基板
16．．．未佔用區域
24．．．模製
25．．．上表面
30．．．第一封裝
37．．．z互連焊球
41．．．接地側
42．．．第二封裝基板
46．．．未佔用區域
54．．．模製
55．．．上表面/模製罩表面
60．．．第二封裝
67．．．z互連焊球

Claims (27)

  1. 一種半導體晶片封裝，其包括：一基板，其具有一晶粒安裝側以及一接地側；該晶粒安裝側，其包括一晶粒附著區域以及一未佔用區域，該未佔用區域係非對稱配置於該基板之該晶粒安裝側上；以及一晶粒，其附著於該基板之晶粒安裝側之晶粒附著區域。
  2. 如請求項1之封裝，其中該晶粒係以該晶粒之一作用側背離該基板而定向，且藉運用一黏合劑而固定至該晶粒附著區域，以及藉由於該晶粒之作用側中之晶粒墊與該基板中之焊墊間的線路進行電性連接。
  3. 如請求項2之封裝，其中一模製於該晶粒之作用側中包圍該等線路以及至少該等晶粒墊。
  4. 如請求項1之封裝，其中該晶粒係以該晶粒之一作用側面向該基板而固定，以及係藉由於該晶粒之作用側中之晶粒墊與該基板中之互連位置間的覆晶互連而電性連接至該晶粒附著區域。
  5. 如請求項4之封裝，其進一步包括介於該晶粒之作用側與該基板之晶粒附著區域間之一未填滿。
  6. 如請求項1之封裝，其進一步包括z互連焊球，其安裝於該基板之晶粒安裝側之焊球墊上。
  7. 如請求項1之封裝，其進一步包括z互連焊球，其安裝於該基板之接地側之焊球墊上。
  8. 一種互補封裝配對單元，其包括：一第一半導體晶片封裝，其包含： 一第一基板，其具有一晶粒安裝側以及一接地側，該晶粒安裝側包括一晶粒附著區域以及一未佔用區域；一第一封裝晶粒，其附著於該第一基板之晶粒安裝側之晶粒附著區域中；以及第一z互連焊球，其安裝於該第一基板之晶粒安裝側之焊球墊上；以及一第二半導體晶片封裝，其包括：一第二基板，其具有一晶粒安裝側以及一接地側，該晶粒安裝側包括一晶粒附著區域以及一未佔用區域；一第二封裝晶粒，其附著於該第一基板之晶粒安裝側之晶粒附著區域中；其中該第一封裝係堆疊於該第二封裝上，該第一封裝之晶粒安裝側面對該第二封裝之晶粒安裝側；其中該第一封裝之晶粒附著區域係對準該第二封裝之未佔用區域；以及其中該第一z互連焊球於該第二基板之晶粒安裝側之第一封裝接觸焊球墊上。
  9. 如請求項8之互補封裝配對單元，其中該等z互連焊球係加以回焊，以於該第一基板之晶粒安裝側上之焊球墊與該第二基板之晶粒安裝側上之接觸焊球墊間形成z位準互連。
  10. 如請求項9之互補封裝配對單元，其進一步包括第二z互連焊球，其安裝於該第二基板之接地側之焊球墊上。
  11. 一種多重封裝模組，其包括如請求項9之互補封裝配對單元，以及就體積而言介於該第一封裝與該第二封裝之 間的一模組封裝。
  12. 一種多重封裝模組，其包括：一第一互補封裝配對單元，其係如請求項10；以及一第二互補封裝配對單元，其包括：一第三半導體晶片封裝，其包含：一第三基板，其具有一晶粒安裝側以及一接地側，該晶粒安裝側包括一晶粒附著區域以及一未佔用區域；一第三封裝晶粒，其附著於該第一基板之晶粒安裝側之晶粒附著區域中；以及第三z互連焊球，其安裝於該第一基板之晶粒安裝側之焊球墊上；以及一第四半導體晶片封裝，其包含：一第四基板，其具有一晶粒安裝側以及一接地側，該晶粒安裝側包括一晶粒附著區域以及一未佔用區域；一第四封裝晶粒，其附著於該第一基板之晶粒安裝側之晶粒附著區域中；其中該第三封裝係堆疊於該第四封裝上，該第三封裝之晶粒安裝側面對該第四封裝之晶粒安裝側；其中該第三封裝之晶粒附著區域係對準該第四封裝之未佔用區域；以及其中該第三z互連焊球於該第四基板之晶粒安裝側之第三封裝接觸焊球墊上；其中該第一互補封裝配對單元係堆疊於該第二互補封 裝配對單元上；以及其中該第二z互連焊球於該第三封裝基板之接地側之第二封裝接觸焊球墊上。
  13. 如請求項12之多重封裝模組，其進一步包括就體積而言介於該第一封裝與該第二封裝之間的一模組封裝。
  14. 如請求項13之多重封裝模組，其進一步包括就體積而言介於該第三封裝與該第四封裝之間的一模組封裝。
  15. 如請求項14之多重封裝模組，其進一步包括就體積而言介於該第二封裝與該第三封裝之間的一模組封裝。
  16. 一種用以製造一半導體晶片封裝之方法，其包含：提供一封裝基板，其具有第一與第二側，且具有於該第一側之一第一圖案化金屬層以及於該第二側之一第二圖案化金屬層，該第一側包括一晶粒附著區域以及一未佔用區域，該未佔用區域係非對稱配置於該基板之該晶粒安裝側上；提供一半導體晶粒，其具有晶粒墊於其之一作用側上；以及於該基板之第一側之晶粒附著區域上安裝該晶粒，以及電性互連該晶粒至該第一圖案化金屬層之焊墊。
  17. 如請求項16之方法，其中安裝該晶粒包括以該晶粒之一作用側背離該基板而使該晶粒固定於該晶粒附著區域上，以及其中電性連接該晶粒包括形成該等晶粒墊與該等焊墊之線路接合互連。
  18. 如請求項16之方法，其中安裝以及電性互連該晶粒包括以該作用側面向該基板而安置該晶粒於該晶粒附著區域 上，以及形成該等晶粒墊與該等焊墊之覆晶互連。
  19. 如請求項17之方法，其進一步包括封裝該晶粒以及線路接合。
  20. 如請求項18之方法，其進一步包括於該晶粒與該基板間形成一未填滿。
  21. 一種製造一多重封裝模組的方法，其包括：製造第一與第二半導體晶片封裝，每一半導體晶片封裝根據如請求項1之方法；安裝第一z互連焊球於該第一封裝基板之第一側之焊球上；根據使得每一封裝基板之第一側面向其他封裝基板之第一側，以及使得每一封裝基板之晶粒附著區域係對準其他封裝基板之未佔用區域而彼此相互之關係安置該第一與第二封裝；接觸該等第一z互連焊球與焊球墊於該第二封裝基板之第一側之焊球上；以及回焊該等第一z互連焊球，以於該第二封裝基板之第一側上進行與焊球墊的電性連接。
  22. 如請求項21之方法，其進一步包括於該等封裝之間形成一模組封裝。
  23. 如請求項21之方法，其進一步包括安裝第二z互連焊球於該第二封裝基板之第二側上。
  24. 一種用以製造一多重封裝模組之方法，其包括提供第一以及第二封裝，每一封裝如請求項1； 安裝第一z互連焊球於該第一封裝基板之第一側之焊球上；以該等封裝之晶粒安裝側彼此相面對，並且以每一封裝之晶粒附著區域對準其他封裝基板之未佔用區域，而堆疊該第一封裝於該第二封裝上；以及回焊該等第一z互連焊球，以於該第二封裝基板之第一側上進行與焊球墊的電性連接。
  25. 如請求項24之方法，其進一步包括於該等封裝之間形成一模組封裝。
  26. 如請求項24之方法，其進一步包括安裝第二z互連焊球於該第二封裝基板之第二側上。
  27. 一種電子裝置，其包括如請求項12之一多重封裝模組，其於該裝置中電性連接至底部電路。
TW095112891A 2005-04-11 2006-04-11 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組 TWI404190B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US67044305P 2005-04-11 2005-04-11
US11/394,363 US7545031B2 (en) 2005-04-11 2006-03-30 Multipackage module having stacked packages with asymmetrically arranged die and molding

Publications (2)

Publication Number Publication Date
TW200644216A TW200644216A (en) 2006-12-16
TWI404190B true TWI404190B (zh) 2013-08-01

Family

ID=37082414

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095112891A TWI404190B (zh) 2005-04-11 2006-04-11 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組

Country Status (4)

Country Link
US (2) US7545031B2 (zh)
JP (1) JP5394603B2 (zh)
KR (3) KR101227792B1 (zh)
TW (1) TWI404190B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
WO2009055069A2 (en) * 2007-10-25 2009-04-30 Chipstack Inc. Multiple package module using a rigid flex printed circuit board
TWI385779B (zh) * 2009-10-28 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 多層系統晶片模組結構
WO2013001171A1 (en) * 2011-06-30 2013-01-03 Murata Electronics Oy A method of making a system-in-package device, and a system-in-package device
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US11171108B2 (en) 2018-10-04 2021-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI244713B (en) * 2003-09-24 2005-12-01 Sanyo Electric Co Electric circuit device
US20070120243A1 (en) * 2000-06-07 2007-05-31 Sony Corporation Assembly jig and manufacturing method of multilayer semiconductor device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US6414391B1 (en) * 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
EP1085572A3 (en) * 1999-09-16 2006-04-19 Texas Instruments Incorporated Low pass filter integral with semiconductor package
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
KR100673378B1 (ko) * 1999-12-17 2007-01-23 삼성전자주식회사 칩 스케일 적층 칩 패키지와 그 제조 방법
US6369448B1 (en) * 2000-01-21 2002-04-09 Lsi Logic Corporation Vertically integrated flip chip semiconductor package
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
JP2003197849A (ja) * 2001-10-18 2003-07-11 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
TWI255532B (en) * 2002-02-05 2006-05-21 Siliconware Precision Industries Co Ltd Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US7479407B2 (en) * 2002-11-22 2009-01-20 Freescale Semiconductor, Inc. Digital and RF system and method therefor
TWI290757B (en) * 2002-12-30 2007-12-01 Advanced Semiconductor Eng Thermal enhance MCM package and the manufacturing method thereof
TW576549U (en) * 2003-04-04 2004-02-11 Advanced Semiconductor Eng Multi-chip package combining wire-bonding and flip-chip configuration
JP3842759B2 (ja) * 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
JP4204989B2 (ja) * 2004-01-30 2009-01-07 新光電気工業株式会社 半導体装置及びその製造方法
KR100627006B1 (ko) * 2004-04-01 2006-09-25 삼성전자주식회사 인덴트 칩과, 그를 이용한 반도체 패키지와 멀티 칩 패키지
TWI237882B (en) * 2004-05-11 2005-08-11 Via Tech Inc Stacked multi-chip package
JP2006114604A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 半導体装置及びその組立方法
KR100622609B1 (ko) 2005-02-16 2006-09-19 주식회사 하이닉스반도체 박막 형성 방법
JP4557757B2 (ja) * 2005-03-14 2010-10-06 株式会社東芝 半導体装置
US7545031B2 (en) * 2005-04-11 2009-06-09 Stats Chippac Ltd. Multipackage module having stacked packages with asymmetrically arranged die and molding
US20070108583A1 (en) * 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
JP4388926B2 (ja) * 2005-11-21 2009-12-24 株式会社Ｇｅｎｕｓｉｏｎ 半導体装置のパッケージ構造
US20070210433A1 (en) * 2006-03-08 2007-09-13 Rajesh Subraya Integrated device having a plurality of chip arrangements and method for producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120243A1 (en) * 2000-06-07 2007-05-31 Sony Corporation Assembly jig and manufacturing method of multilayer semiconductor device
TWI244713B (en) * 2003-09-24 2005-12-01 Sanyo Electric Co Electric circuit device

Also Published As

Publication number Publication date
US20060226528A1 (en) 2006-10-12
KR101227792B1 (ko) 2013-01-29
US20090218675A1 (en) 2009-09-03
US7545031B2 (en) 2009-06-09
JP2006295183A (ja) 2006-10-26
KR20120009413A (ko) 2012-01-31
JP5394603B2 (ja) 2014-01-22
US7932593B2 (en) 2011-04-26
KR101245454B1 (ko) 2013-03-19
KR20060107938A (ko) 2006-10-16
KR101299852B1 (ko) 2013-08-23
KR20120090875A (ko) 2012-08-17
TW200644216A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
TWI404190B (zh) 具有非對稱配置晶粒與模製之堆疊封裝之多重封裝模組
TWI447880B (zh) 堆疊型半導體封裝、其形成方法以及包含該封裝的電子系統
KR101019793B1 (ko) 반도체 장치 및 그 제조 방법
US7619313B2 (en) Multi-chip module and methods
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
KR101076598B1 (ko) 속이 빈 기판을 포함하는 적층 반도체 패키지 어셈블리
TWI442520B (zh) 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7459778B2 (en) Chip on board leadframe for semiconductor components having area array
TWI407533B (zh) 在基底封裝件上具有晶粒之積體電路封裝系統
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP2009508324A6 (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
KR20090033605A (ko) 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
JP2009508324A (ja) マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法
KR20120029169A (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
TWI538118B (zh) 重組式晶圓級封裝動態隨機存取記憶體
TW201526198A (zh) 具有堆疊元件的封裝模組
KR20050120929A (ko) 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지