KR20050120929A - 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법 - Google Patents

플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법 Download PDF

Info

Publication number
KR20050120929A
KR20050120929A KR1020040046047A KR20040046047A KR20050120929A KR 20050120929 A KR20050120929 A KR 20050120929A KR 1020040046047 A KR1020040046047 A KR 1020040046047A KR 20040046047 A KR20040046047 A KR 20040046047A KR 20050120929 A KR20050120929 A KR 20050120929A
Authority
KR
South Korea
Prior art keywords
mounting
mold body
mounting region
solder ball
folding
Prior art date
Application number
KR1020040046047A
Other languages
English (en)
Inventor
홍재영
김경만
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040046047A priority Critical patent/KR20050120929A/ko
Publication of KR20050120929A publication Critical patent/KR20050120929A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

2개 또는 3개의 반도체 칩 패키지가 하나의 긴 플렉시블 인쇄회로기판에 수직으로 적층되어 있는 멀티 스택 패키지 및 그 제조방법에 대하여 개시한다. 본 발명의 일 실시예에 따른 멀티 스택 패키지는 플렉시블 기판, 제1 몰드 바디, 제2 반도체 패키지 및 다수의 솔더 볼을 포함한다. 플렉시블 기판은 제1 간격을 가지는 제1 폴딩 영역에 의하여 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하고, 제1 폴딩 영역이 접혀서 제1 실장 영역 및 제2 실장 영역이 대향하고 있고, 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있다. 그리고, 제1 몰드 바디는 제1 실장 영역 상에 탑재되어 있다. 그리고, 제2 반도체 칩 패키지는 상기 제1 몰드 바디의 상면에 접착되어 있으며, 제2 솔더 볼을 통하여 상기 제2 실장 영역 상에 플립 칩 방식으로 실장되어 있는 제2 몰드 바디를 포함한다. 그리고, 다수의 솔더 볼은 다수의 외부 연결 패드 상에 형성되어 있다.

Description

플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그 제조방법{Multi-stacked package using a flexible printed circuit board and method of manufacturing the same}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 구체적으로는 다수의 반도체 칩이 적층된 스택 패키지 및 그 제조방법에 대한 것이다.
현재, 휴대 정보 단말기(PDA)나 휴대 전화 등 반도체 메모리 칩이 내장된 휴대용 전자 기기의 기능 및 성능이 빠른 속도로 발전하고 있다. 또한, 이러한 휴대용 전자 기기는 크기는 작아지면서 그 무게도 점점 가벼워지고 있다. 이에 따라서, 반도체 메모리 칩의 패키지에 있어서도, 실장 면적은 작은 대신에 더 큰 용량의 메모리 칩을 실장하기 위한 노력이 다방면에서 전개되고 있다.
이러한 노력이 하나로 제시되어 현재 휴대용 전자 기기의 제조에 채용되고 있는 방식이 멀티 스택 패키지(Multi-Stacked Package, MSP)이다. 멀티 스택 패키지는 개별적으로 조립되어 테스트가 완료된 반도체 패키지를 수직으로 적층한 구조를 말한다.
도 1a 및 도 1b에는 종래 기술에 따른 멀티 스택 패키지에 대한 단면도가 개략적으로 도시되어 있다.
도 1a를 참조하면, 모듈 패키지용 기판(40)의 상면 중앙에는 제1 몰드 바디(mold body, 10)가 형성되어 있다. 여기서, 제1 몰드 바디(10)는 봉지용 수지로 밀봉되어 있는 제1 반도체 칩을 포함한다. 그리고, 외부 연결 패드(미도시)는 모듈 패키지용 기판(40)의 양면 상에 형성되어 있다. 이 중에서, 상면에는 외부 연결 패드가 제1 몰드 바디(10)의 바깥쪽에 형성되어 있으며, 밑면에는 외부 연결 패드가 전면에 어레이되어 있을 수 있다. 제1 몰드 바디(10)가 탑재되어 있는 모듈용 패키지 기판(40) 상에는 제2 패키지(20, 30 및 50)가 그 상부에 적층되어 있다. 제2 패키지(20, 30 및 50)는 칩용 패키지 기판(30), 제2 몰드 바디(20) 및 제2 솔더 볼(50)을 포함한다. 제2 몰드 바디(20)도 봉지용 수지로 밀봉되어 있는 제2 반도체 칩을 포함한다. 모듈용 기판(40)의 상면에 형성되어 있는 외부 연결 패드에는 제2 솔더 볼(50)이 접합된다. 그리고, 밑면에 형성되어 있는 외부 연결 패드에는 멀티 스택 패키지 모듈의 솔더 볼(60)이 접합되어 있다.
도 1b를 참조하면, 모듈용 패키지 기판(40)의 상면에는 제1 몰드 바디(10)가 형성되어 있다. 그리고, 외부 연결 패드(미도시)는 모듈용 패키지 기판(40)의 밑면 상에만 형성되어 있다. 외부 연결 패드 중에서 일부는 스택 패키지의 외부와의 전기적 연결을 위한 단자이고, 나머지 일부는 제2 패키지와의 전기적 연결을 위한 단자이다. 후자의 단자를 통하여 모듈용 패키지 기판(40)의 밑면 중앙에는 플립-칩 방식으로 제2 반도체 패키지(10, 30 및 50)가 접합되어 있다. 모듈용 패키지 기판(40)의 밑면 가장자리에 형성되어 있는 외부 연결 패드에는 제1 솔더 볼(60)이 접합되어 있다.
그런데, 종래 기술에 따른 멀티 스택 패키지는 모듈용 패키지 기판(40)의 중앙부에 하부 패키지의 몰드 바디(10)가 형성되어 있는 구조이다. 하부 패키지의 몰드 바디(10)는 모듈용 패키지 기판(40)의 상면에 형성되어 있거나(도 1a 참조), 모듈용 패키지 기판(40)의 밑면에 접합되어 있을 수도 있다(도 1b 참조). 그런데, 이러한 구조는 하부 패키지의 몰드 바디(10)가 솔더 볼(50 또는 60) 사이에 들어가야 하기 때문에 모듈용 패키지 기판(40)의 넓이가 증가하여 패키지의 크기가 증가하는 문제점이 있다. 또한, 종래 기술에 의한 멀티 스택 패키지는 2개의 반도체 패키지만을 적층할 수 있는 한계가 있기 때문에 고용량의 패키지를 제조하는데 한계가 있다. 그리고, 포함되는 패키지의 크기도 서로 달라야 하기 때문에 동일한 유형의 반도체 패키지를 포함하는 멀티 스택 패키지를 제조할 수가 없는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 패키지의 크기를 감소시킬 수 있는 멀티 스택 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 3개의 반도체 패키지도 적층할 수 있는 멀티 스택 패키지 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 몰드 바디에 크기에 상관없이 다양한 반도체 패키지를 적층할 수 있는 멀티 스택 패키지 및 그 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 멀티 스택 패키지는 플렉시블 인쇄회로기판, 제1 몰드 바디, 제2 반도체 칩 패키지 및 다수의 솔더 볼을 포함한다. 상기 플렉시블 인쇄회로기판은 제1 간격을 가지는 제1 폴딩 영역에 의하여 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하는 플렉시블 인쇄회로기판으로서, 상기 플렉시블 인쇄회로기판은 상기 제1 폴딩 영역이 접혀서 상기 제1 실장 영역 및 상기 제2 실장 영역이 대향하고 있고, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있다. 그리고, 제1 몰드 바디는 제1 실장 영역 상에 탑재되어 있다. 그리고, 제2 반도체 칩 패키지는 제1 몰드 바디의 상면에 접착되어 있으며, 제2 솔더 볼을 통하여 상기 제2 실장 영역 상에 플립 칩 방식으로 실장되어 있다. 그리고, 상기 다수의 솔더 볼은 상기 다수의 외부 연결 패드 상에 형성되어 있다.
상기 실시예의 일 측면에 의하면, 상기 플렉시블 인쇄회로기판은 상기 제2 실장 영역의 반대쪽으로 제2 간격을 가지는 제2 폴딩 영역에 의하여 상기 제1 실장 영역과 이격되어 있는 제3 실장 영역을 더 포함하며, 상기 플렉시블 인쇄 회로 기판은 상기 제2 폴딩 영역이 접혀서 상기 제3 실장 영역이 상기 제1 실장 영역에 대향하고 있으며, 상기 제2 실장 영역의 반대쪽 상기 플렉시블 인쇄회로기판 상에 접착되어 있으며, 제3 솔더 볼을 통하여 상기 제3 실장 영역 상에 플립 칩 방식으로 실장되어 있는 제3 몰드 바디를 포함하는 제3 반도체 칩 패키지를 더 포함할 수 있다.
상기 실시예의 다른 측면에 의하면, 상기 제1 몰드 바디의 면적이 제일 큰 것이 바람직하다. 그리고, 상기 제2 솔더 볼 및/또는 상기 제3 솔더 볼의 주위에는 언더 필이 채워져 있을 수 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 멀티 스택 패키지의 제조방법은 제1 간격을 가지는 제1 폴딩 영역에 의하여 서로 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하며, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있는 플렉시블 인쇄회로기판을 준비한다, 그리고, 상기 제1 실장 영역 상에 제1 몰드 바디를 형성한다. 그리고, 제2 솔더 볼이 위를 향하도록 상기 제1 몰드 바디의 상면에 제2 몰드 바디를 포함하는 제2 반도체 칩 패키지를 접착하고, 상기 제1 폴딩 영역 부분을 접어서 상기 제2 실장 영역과 상기 제2 솔더 볼을 접합시킨다.
상기한 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 멀티 스택 패키지의 제조방법은 제1 간격을 가지는 제1 폴딩 영역에 의하여 서로 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하고, 상기 제2 실장 영역의 반대쪽으로 제2 간격을 가지는 제2 폴딩 영역에 의하여 상기 제1 실장 영역과 이격되어 있는 제3 실장 영역을 더 포함하며, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있는 플렉시블 인쇄회로기판을 준비한다. 그리고, 상기 제1 실장 영역 상에 제1 몰드 바디를 형성한다. 그리고, 제2 솔더 볼이 위를 향하도록 상기 제1 몰드 바디의 상면에 제2 몰드 바디를 포함하는 제2 반도체 칩 패키지를 접착한다. 그리고, 상기 제1 폴딩 영역 부분을 접어서 상기 제2 실장 영역과 상기 제2 솔더 볼을 접합시킨다. 그리고, 상기 제2 실장 영역의 반대쪽 상기 플렉시블 인쇄회로기판 상에 제3 솔더 볼이 위를 향하도록 상기 제3 몰드 바디를 포함하는 제3 반도체 칩 패키지를 접착하고, 상기 제2 폴딩 영역 부분을 접어서 상기 제3 실장 영역과 상기 제3 솔더 볼을 접합시킨다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려 여기서 소개되는 실시예들은 본 발명의 기술적 사상이 철저하고 완전하게 개시될 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 예시적으로 제공되어지는 것들이다. 도면에 있어서, 층의 두께 및/또는 영역들의 크기 등은 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조 번호는 동일한 구성요소를 나타낸다.
도 2에는 본 발명의 바람직한 실시예에 따른 멀티 스택 패키지의 제조에 사용되는 플렉시블 인쇄회로기판(110)에 대한 개략적인 평면도가 도시되어 있다. 도 2에 도시된 플렉시블 기판(110)은 3개의 반도체 패키지에 대한 멀티 스택 패키지의 제조에 사용되는 것이다.
도 2를 참조하면, 플렉시블 기판(110)의 상면에는 서로 이격되어 있는 제1 실장 영역(111), 제2 실장 영역(112) 및 제3 실장 영역(114)이 한정되어 있다. 제1 실장 영역(111)과 제2 실장 영역(112)은 제1 폴딩 영역(116)에 의하여 제1 거리(d1)만큼 이격되어 있으며, 제1 실장 영역(111)과 제3 실장 영역(114)은 제2 폴딩 영역(118)에 의하여 제2 거리(d2)만큼 이격되어 있다. 제1, 제2 및 제3 실장 영역(111, 112 및 114)에는 각각 외부 연결 패드가 어레이되어 있다. 이 중에서, 제1 실장 영역(111)에 도시되어 있는 어레이는 예시적인 것으로서, 다른 유형 또는 패턴의 외부 연결 패드가 형성되어 있을 수 있다. 그리고, 도시하지는 않았지만 제1 실장 영역(111)의 반대쪽인 플렉시블 기판(110)의 밑면에도 외부 연결 패드가 어레이되어 있다. 플렉시블 기판(110)의 몸체는 폴리이미드와 같은 유연한 재질의 물질로 형성할 수 있다. 당업자에게 명확한 바와 같이, 플렉시블 기판(110)의 내부 및/또는 표면에는 상기 외부 연결 단자들을 전기적으로 연결하기 위한 회로들이 구성되어 있다. 이하에서는, 도 3a 내지 도 3e를 참조하여, 도 2에 도시된 플렉시블 기판(110)을 사용하여 멀티 스택 패키지를 제조하는 방법에 대하여 설명한다.
도 3a를 참조하면, 제1 실장 영역(111) 상에 제1 몰드 바디(120)를 형성한다. 제1 몰드 바디(120)는 적어도 제1 반도체 칩 및 제1 몰드용 수지를 포함하는 것으로서, 제1 몰드 바디(120)를 형성하는 방법은 이 분야의 통상적인 반도체 패키지 형성 방법(다이 접착 공정에서부터 몰딩 공정까지)을 사용하여 수행할 수 있다.
도 3b를 참조하면, 접착 수단(122)을 사용하여 제1 몰드 바디(120)의 상면에 제2 반도체 칩 패키지(130)를 부착한다. 제2 반도체 칩 패키지(130)는 BGA 타입의 패키지일 수 있다. 예컨대, 제2 반도체 칩 패키지(130)는 칩 패키지용 기판(134), 기판(134)에 실장되어 있는 제2 반도체 칩(132) 및 기판(134)의 일 면에 형성되어 접합되어 있는 다수의 제2 솔더 볼(136)을 포함한다. 제2 반도체 칩 패키지(130)는 다수의 제2 솔더 볼(136)이 상부에 위치하도록 플립 칩 방식으로 제1 몰드 바디(120) 상면에 부착시킨다.
도 3c를 참조하면, 플렉시블 기판(110)의 제1 폴딩 영역(116)을 양 가장자리를 직각으로 접어서 제2 실장 영역(112)의 외부 연결 패드가 제2 몰드 바디(130)의 제2 솔더 볼(136)과 접합되도록 한다. 이를 위하여, 제1 폴딩 영역(116)의 폭(d1)은 제1 몰드 바디(120)의 두께 및 제2 몰드 바디(130) 두께의 합과 같은 것이 바람직하다.
도 3d를 참조하면, 제2 실장 영역(112)의 반대쪽 플렉시블 기판(110) 상에 접착 수단(142)을 사용하여 제3 반도체 칩 패키지(150)를 부착한다. 제3 반도체 칩 패키지(150)도 BGA 타입의 패키지일 수 있다. 예컨대, 제3 반도체 칩 패키지(150)는 칩 패키지용 기판(154), 기판(154)에 실장되어 있는 제3 반도체 칩(152) 및 기판(154)의 일 면에 형성되어 접합되어 있는 다수의 제3 솔더 볼(156)을 포함한다. 제2 반도체 칩 패키지(150)는 다수의 제3 솔더 볼(136)이 상부에 위치하도록 플립 칩 방식으로 플렉시블 기판)110)의 상면에 부착시킨다.
도 3e를 참조하면, 플렉시블 기판(110)의 제2 폴딩 영역(118)을 양 가장자리를 직각으로 접어서 제3 실장 영역(114)의 외부 연결 패드가 제3 몰드 바디(150)의 제3 솔더 볼(156)과 접합되도록 한다. 이를 위하여, 제2 폴딩 영역(118)의 폭(d2)은 제1 몰드 바디(120)의 두께, 제2 몰드 바디(130)의 두께 및 제3 몰드 바디(150)의 두께의 합과 같은 것이 바람직하다. 그리고, 제1 실장 영역(111)에 상응하는 플렉시블 기판(110)의 밑면에 형성되어 있는 외부 연결 패드 상에 다수의 모듈 패키지용 솔더 볼(170)을 형성한다.
상기한 방법을 이용하면, 3개의 반도체 칩 패키지를 적층할 수 있을 뿐만이 아니라 종래 보다 실장 면적이 작은 멀티 스택 패키지를 제조할 수가 있다.
도 4에는 본 발명의 다른 실시예에 따른 멀티 스택 패키지에 대한 개략적인 단면도가 도시되어 있다.
도 4를 참조하면, 도시된 멀티 스택 패키지는 2개의 반도체 칩 패키지(120 및 130)를 포함한다. 이를 위하여, 본 실시예에서는 제1 실장 영역(111), 제1 폴딩 영역(116) 및 제2 실장 영역(112)만이 한정되어 있는 플렉시블 기판(110)을 사용한다. 본 실시예에 따른 멀티 스택 패키지의 구조 및 제조방법은 전술한 실시예에 따른 멀티 스택 패키지의 구조 및 제조방법을 참조하면 당업자에게 명확하기 때문에, 여기서 자세한 설명은 생략한다.
본 발명에 의하면, 보다 적은 평면 면적을 차지하는 멀티 스택 패키지를 제조할 수가 있기 때문에, 상기 멀티 스택 패키지를 포함하는 휴대용 전자 기기의 크기를 작게 만드는데 유용하게 이용할 수가 있다.
아울러, 본 발명에 의하면, 2개 뿐만이 아니라 3개의 반도체 칩 패키지를 적층할 수가 있으며, 크기가 서로 동일한 반도체 칩 패키지를 적층할 수가 있기 때문에 고용량의 패키지를 제조하는데 유용하다.
도 1a는 종래 기술에 따른 멀티 스택 패키지의 일 예를 개략적으로 도시한 단면도이다.
도 1b는 종래 기술에 따른 멀티 스택 패키지의 다른 예를 개략적으로 도시한 단면도이다.
도 2는 본 발명에 따른 멀티 스팩 패키지에 사용되는 플렉시블 인쇄회로기판에 대한 개략적인 평면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 멀티 스택 패키지를 제조하는 방법을 공정 순서에 따라 개략적으로 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따라 제조된 멀티 스택 패키지에 대한 개략적인 단면도이다.

Claims (8)

  1. 제1 간격을 가지는 제1 폴딩 영역에 의하여 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하는 플렉시블 인쇄회로기판으로서, 상기 플렉시블 인쇄회로기판은 상기 제1 폴딩 영역이 접혀서 상기 제1 실장 영역 및 상기 제2 실장 영역이 대향하고 있고, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있는 플렉시블 인쇄회로기판;
    상기 제1 실장 영역 상에 탑재되어 있는 제1 몰드 바디;
    상기 제1 몰드 바디의 상면에 접착되어 있으며, 제2 솔더 볼을 통하여 상기 제2 실장 영역 상에 플립 칩 방식으로 실장되어 있는 제2 몰드 바디를 포함하는 제2 반도체 칩 패키지; 및
    상기 다수의 외부 연결 패드 상에 형성되어 있는 다수의 솔더 볼을 포함하는 멀티 스택 패키지.
  2. 제1항에 있어서,
    상기 플렉시블 인쇄회로기판은 상기 제2 실장 영역의 반대쪽으로 제2 간격을 가지는 제2 폴딩 영역에 의하여 상기 제1 실장 영역과 이격되어 있는 제3 실장 영역을 더 포함하며,
    상기 플렉시블 인쇄 회로 기판은 상기 제2 폴딩 영역이 접혀서 상기 제3 실장 영역이 상기 제1 실장 영역에 대향하고 있으며,
    상기 제2 실장 영역의 반대쪽 상기 플렉시블 인쇄회로기판 상에 접착되어 있으며, 제3 솔더 볼을 통하여 상기 제3 실장 영역 상에 플립 칩 방식으로 실장되어 있는 제3 몰드 바디를 포함하는 제3 반도체 칩 패키지를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 제1 몰드 바디의 면적이 제일 큰 것을 특징으로 하는 멀티 스택 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 제2 솔더 볼 및/또는 상기 제3 솔더 볼의 주위에는 언더 필이 채워져 있는 것을 특징으로 하는 멀티 스택 패키지.
  5. 제1 간격을 가지는 제1 폴딩 영역에 의하여 서로 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하며, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있는 플렉시블 인쇄회로기판을 준비하는 단계;
    상기 제1 실장 영역 상에 제1 몰드 바디를 형성하는 단계;
    제2 솔더 볼이 위를 향하도록 상기 제1 몰드 바디의 상면에 제2 몰드 바디를 포함하는 제2 반도체 칩 패키지를 접착하는 단계; 및
    상기 제1 폴딩 영역 부분을 접어서 상기 제2 실장 영역과 상기 제2 솔더 볼을 접합시키는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조방법.
  6. 제5항에 있어서,
    상기 제2 실장 영역과 상기 제2 솔더 볼을 접합시킨 다음에, 상기 제2 솔더 볼의 주위에 언더 필을 채우는 단계를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조방법.
  7. 제1 간격을 가지는 제1 폴딩 영역에 의하여 서로 이격되어 있는 제1 실장 영역 및 제2 실장 영역을 포함하고, 상기 제2 실장 영역의 반대쪽으로 제2 간격을 가지는 제2 폴딩 영역에 의하여 상기 제1 실장 영역과 이격되어 있는 제3 실장 영역을 더 포함하며, 상기 제1 실장 영역의 반대쪽 면에는 다수의 외부 연결 패드가 어레이되어 있는 플렉시블 인쇄회로기판을 준비하는 단계;
    상기 제1 실장 영역 상에 제1 몰드 바디를 형성하는 단계;
    제2 솔더 볼이 위를 향하도록 상기 제1 몰드 바디의 상면에 제2 몰드 바디를 포함하는 제2 반도체 칩 패키지를 접착하는 단계;
    상기 제1 폴딩 영역 부분을 접어서 상기 제2 실장 영역과 상기 제2 솔더 볼을 접합시키는 단계;
    상기 제2 실장 영역의 반대쪽 상기 플렉시블 인쇄회로기판 상에 제3 솔더 볼이 위를 향하도록 상기 제3 몰드 바디를 포함하는 제3 반도체 칩 패키지를 접착하는 단계; 및
    상기 제2 폴딩 영역 부분을 접어서 상기 제3 실장 영역과 상기 제3 솔더 볼을 접합시키는 단계를 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조방법.
  8. 제7항에 있어서,
    상기 제3 실장 영역과 상기 제3 솔더 볼을 접합시킨 다음에, 상기 제2 솔더 볼 및 상기 제3 솔더 볼의 주위에 언더 필을 채우는 단계를 더 포함하는 것을 특징으로 하는 멀티 스택 패키지의 제조방법.
KR1020040046047A 2004-06-21 2004-06-21 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법 KR20050120929A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046047A KR20050120929A (ko) 2004-06-21 2004-06-21 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046047A KR20050120929A (ko) 2004-06-21 2004-06-21 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR20050120929A true KR20050120929A (ko) 2005-12-26

Family

ID=37293215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046047A KR20050120929A (ko) 2004-06-21 2004-06-21 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR20050120929A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713930B1 (ko) * 2006-03-03 2007-05-07 주식회사 하이닉스반도체 칩 스택 패키지
KR101133137B1 (ko) * 2007-05-28 2012-04-06 삼성테크윈 주식회사 폴딩되는 반도체 패키지용 기판
US8698300B2 (en) 2011-07-04 2014-04-15 Samsung Electronics Co., Ltd. Chip-stacked semiconductor package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713930B1 (ko) * 2006-03-03 2007-05-07 주식회사 하이닉스반도체 칩 스택 패키지
KR101133137B1 (ko) * 2007-05-28 2012-04-06 삼성테크윈 주식회사 폴딩되는 반도체 패키지용 기판
US8698300B2 (en) 2011-07-04 2014-04-15 Samsung Electronics Co., Ltd. Chip-stacked semiconductor package

Similar Documents

Publication Publication Date Title
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
CN103620778B (zh) 倒装芯片、正面和背面中心键合存储线键合组件
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
US9875955B2 (en) Low cost hybrid high density package
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
US9190401B2 (en) Stacked semiconductor packages
JP2008535273A (ja) 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
KR20070088258A (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
JP2003124433A (ja) マルチチップパッケージ
JP2003133518A (ja) 半導体モジュール
JP2001077294A (ja) 半導体装置
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR20050120929A (ko) 플렉시블 인쇄회로기판을 이용한 멀티 스택 패키지 및 그제조방법
US8022515B2 (en) Semiconductor device
KR20080016124A (ko) 반도체 패키지 및 그 제조방법
US20080012112A1 (en) Semiconductor package having advantage for stacking and stack-type semiconductor package
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법
JP2002033440A (ja) 半導体パッケージ
KR20060133802A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination