CN1314776A - 单片陶瓷电子元件及其制造方法和电子器件 - Google Patents

单片陶瓷电子元件及其制造方法和电子器件 Download PDF

Info

Publication number
CN1314776A
CN1314776A CN01111898A CN01111898A CN1314776A CN 1314776 A CN1314776 A CN 1314776A CN 01111898 A CN01111898 A CN 01111898A CN 01111898 A CN01111898 A CN 01111898A CN 1314776 A CN1314776 A CN 1314776A
Authority
CN
China
Prior art keywords
face
terminal
conductor
complex
perforation conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01111898A
Other languages
English (en)
Other versions
CN1236658C (zh
Inventor
酒井范夫
加藤功
伊势坊和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1314776A publication Critical patent/CN1314776A/zh
Application granted granted Critical
Publication of CN1236658C publication Critical patent/CN1236658C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

一种单片陶瓷电子元件,包括具有多个叠合陶瓷层的复合体。陶瓷层包括设置在每个陶瓷层中的互连导体,包括在复合体的叠合方向上安排在第一端面上的以限定与互连基板连接的第一端子,和安排在与复合体第一端面相对的第二端面上的以限定与安装元件连接的第二端子。第一端子由设置在第一端面上的导体层限定而第二端子由从复合体内部延伸到第二端面的端子穿孔导体的露出端面限定。端子穿孔导体的露出端面是平的并在与第二端面基本相同的平面上。

Description

单片陶瓷电子元件及其制造方法和电子器件
本发明一般涉及单片陶瓷电子元件、制造其的方法以及含有单片陶瓷电子元件的电子器件。更具体地，本发明涉及单片陶瓷电子元件端子结构的改进。
涉及本发明的常见类型的单片陶瓷电子元件被称为“单片陶瓷基板”。单片陶瓷电子元件包括具有包含多个陶瓷层的多层结构的复合体。
在所述复合体内，通过利用诸如电容器和电感器的无源元件，提供互连导体，以构成所需电路。在复合体外面，安装有诸如导体IC芯片的有源元件和所需的部分无源元件。
将组合的单片陶瓷电子元件安装到所需的互连基板上构成所要的电子器件。
采用单片陶瓷电子元件作为移动通信终端装置中使用的LCR复合高频元件、作为将诸如半导体集成电路芯片的有源元件与诸如电容器、电感器和电阻器的无源元件相组合的复合元件、或者简单地作为计算机中使用的半导体集成电路封装。
更具体地说，单片陶瓷电子元件被广泛地用于构成各种类型的电子元件，如模块基板、射频二极管开关、滤波器、芯片天线、各种封装元件、复合器件等。
图9是说明传统单片陶瓷电子元件的截面图。正如图9所示的单片陶瓷电子元件1包括包括多个叠合陶瓷层2的复合体3。复合体3设置有互连导体，每个互连导体的位置与特定陶瓷层2有关。
互连导体是在复合体3的叠合方向上安排在第一端面4上的几个第一端子5、安排在与复合体3第一端面4相对的第二端面6上的几个第二端子7、设置在陶瓷层2之间特定截面上的几个内部导体层8、和穿透特定陶瓷层2的几个穿孔导体9。
采用第一端子5来形成与互连基板(未示出)的连接。为了改善与互连基板的粘接强度，第一端子5包括由通过印刷施加的导电膏所限定的导体层。
采用第二端子7来形成与安装部件(未示出)的连接。为了改善与安装部件的粘接强度，第二端子7与第一端子5一样，包括由通过印刷施加的导电膏所限定的导体层。
图10A至10E按顺序示出制备图9所示单片陶瓷电子元件1的典型方法的一部分。正如图10A所示，在厚度为50μm至100μm的聚对苯二甲酸乙酯的载体薄膜10上形成陶瓷生片11，它将形成陶瓷层2。用这种方法，获得陶瓷生片11由衬垫载体薄膜10支承的复合片12。
在其后的步骤期间，在陶瓷生片11的叠合步骤之前，以复合片12的形式对陶瓷生片11进行处理。
用起下涂层作用的载体薄膜10处置陶瓷生片11的原因在于，陶瓷生片11显然地强度低、软、以及会开裂，难以通过其本身对陶瓷生片11进行处理。具有复合片12形式的陶瓷生片11易于进行处理并且在处理过程期间易于对准。此外，在对导电膏进行干燥的下一步骤期间可防止陶瓷生片11的不希望有的收缩和波动。
接着，正如图10B所示，在复合片12中形成几个贯通孔13，用于形成穿孔导体9。另外，贯通孔13可以这样形成，即不穿透载体薄膜10，以及可以仅仅在陶瓷生片11中形成。
接着，正如图10C所示，通过用导电膏填充贯通孔13，形成导电膏部分14，它将成为穿孔导体9。与此同时，通过在陶瓷生片11的外侧主表面上施加导电膏可形成导电膏层15，它将成为内部导体层8或第二端子7。接下来，使导电膏部分14和导电膏层15干燥。
接着，正如图10D所示，在载体薄膜10与陶瓷生片11分离后，将多个陶瓷生片11叠合起来，从而限定一个生复合体16，在焙烧前它是复合体3。
正如在以上描述中，可以在陶瓷生片11的叠合之前进行载体薄膜10的分离。安排可以是这样的，即以复合片12的形式叠合陶瓷生片11，让设置有载体薄膜10的表面面向上，每一次叠合一个陶瓷生片11就分离载体薄膜10。
接着，正如图10E所示，通过印刷在生复合体16的一个端面上施加导电膏而形成将成为第一端子的导电膏层17。
应当注意，可以采用在获得生复合体16后形成的导电膏层17作为第二端子7而不作为第一端子5。在这种情况中，第一端子5的导电膏层是通过由图10C中所示步骤形成的导电膏层15提供的。
接着，在叠合方向上给图10E所示状态中的生复合体16加压并焙烧。因此，获得图9所示的单片陶瓷电子元件1。
用镍电镀第一端子5和第二端子7，然后，根据需要，用金、锡或焊剂进一步电镀。
尽管图中未示出，但是单片陶瓷电子元件1安装在互连基板上，被安排成与第一端面4相对，从而通过构成第一端子5的导电层进行电连接。元件安装在第二端面6上并与构成第二端子7的导电层电连接，但是这在图中未示出。
根据图10所示的单片陶瓷电子元件1的制造方法，通过印刷施加导电膏的步骤和使其干燥的步骤必须接在获得生复合体16之后再次进行，以便形成图10E所示的导电膏层17。因此，由于这些额外印刷和干燥步骤，存在降低生产效率的问题。
也可以采用另一种处理过程，其中导电膏层17是通过印刷施加的、使之干燥并在以图10D所示状态对生复合体16焙烧后进行焙烧。还是在这种情况中，与上述情况一样，存在降低生产效率的问题。
由于丝网印刷技术通常是在施加导电膏层17中采用的，从精确性的观点看，丝网印刷的可靠性不是令人满意的。于是，存在导电膏层17不适当形成和位移、在其图案中有污迹以及厚度凹凸不平的问题。
当采用从其获得多个单片陶瓷电子元件1的有缺陷母复合体时，产生的所有单片陶瓷电子元件1可能是有缺陷的。
应当注意，在焙烧之后形成导电膏层17的过程期间，当出现上述问题时有可能去除导电膏层17以及再次进行印刷步骤。然而，在焙烧之前通过印刷施加导电膏层17的过程中是不可能修复这些缺陷的。
此外，在对生复合体16加压和焙烧的步骤期间，陶瓷生片11和陶瓷层2趋向于在其主表面的方向上畸变。于是，当进行印刷而在母复合体上形成导电膏层17时，导电膏层17会由于畸变而错位。
在对生复合体16加压的步骤之后，在生复合体16中或者在焙烧之后的复合体3中会发现偏转。因此，通过印刷施加导电膏层17的表面变为凹凸不平，导致印刷的精确度下降。
此外，安装在单片陶瓷电子元件1的第二端面6上的元件的尺寸减小。对于设置有片型端子电极的安装元件，如表面安装元件，每个端子电极的平面尺寸现在减小到0.6mm×0.3mm。对于设置有碰撞电极的安装元件，如半导体集成电路芯片，每个碰撞电极的尺寸减小到例如直径约70μm，其阵列节距减小到约150μm。于是，用作第二端子7的导电层必须在尺寸上缩小，但是丝网印刷技术不能形成具有如此高精确度的导电层。
此外，通过引线焊接实现电连接的电子元件，如半导体集成电路芯片，也被用作安装元件。在这种情况中，焊接引线的直径约为20μm，引线焊接所需的衬垫元件的宽度约为80μm。当通过丝网印刷形成的导电层用作衬垫元件时，如此形成的导电层的截面表明，由于导电膏的表面张力，在每个边缘上存在约20μm至30μm宽的倾斜部分。因此，在宽度80μm的衬垫元件的平坦部分变窄，导致焊接引线的连接失败。
为了克服上述问题，本发明的较佳实施例提供一种单片陶瓷电子元件、制造其的方法、以及含有单片陶瓷电子元件的电子器件，所有这些都摆脱了传统技术中存在的上述问题。
根据本发明第一较佳实施例的单片陶瓷电子元件包括具有多个叠合陶瓷层的复合体。所述陶瓷层包括设置在每个陶瓷层中的互连导体，包括在复合体的叠合方向上安排在第一端面上的从而限定与互连基板连接的第一端子，和安排在与复合体第一端面相对的第二端面上的从而限定与安装元件连接的第二端子。第一端子包括设置在第一端面上的导体层而第二端子包括从复合体内部延伸到第二端面的端子穿孔导体的露出端面。
如上所述，安排在复合体的第一端面上的用于提供至互连基板的连接的第一端子是通过设置在第一端面上的导体层限定的。安排在复合体的第二端面上从而限定至安装元件的连接的第二端子是通过从复合体内部延伸到第二端面的端子穿孔导体的露出端面限定的。
于是，当制造生复合体，该生复合体用于获得其中容放多层陶瓷电子元件的复合体时，在构成生复合体的陶瓷生片中产生贯通孔，让导电膏填充到贯通孔内，从而形成导电膏部分，它将起穿孔导体的作用。导电膏仅仅被施加在相应陶瓷生片的主表面之一上，从而形成导电膏层，它将起导电层的作用。
在上述步骤期间，陶瓷生片较佳地以带有支承载体薄膜进行处理直至叠合步骤开始为止。在具有支承陶瓷生片的载体薄膜时可以进行贯通孔的形成和用于形成导电膏部分和导电膏层的导电膏的施加。
结果，印刷的精确度，例如施加导电膏的精确度得到提高，单片陶瓷电子元件的尺寸能够被减小，以及互连密度能够增大。
此外，印刷步骤并不需要在制备或焙烧生复合体之后重复。因此，可靠地消除了在印刷步骤期间会发生的失败，导致极大地提高成品率并降低成本。
此外，由于连接至安装元件的第二端子是通过端子穿孔导体的露出端面构成的，易于减小第二端子的尺寸，因此，能够减小对准节距。这些因素对单片陶瓷电子元件的小型化以及互连密度的增大产生作用。
较佳地，端子穿孔导体的露出端面是平的并安排在与第二端面基本相同的平面上。
以这种方式，可防止通过表面安装技术要安装在第二端面上的电子元件产生不希望有的倾斜。产生的露出端面尤其适合于引线焊接和碰撞互连。
较佳地，互连导体进一步包括用于提供复合体内互连的互连穿孔导体，而所述端子穿孔导体具有不同于互连穿孔导体截面尺寸的截面尺寸。
在这种构造中，易于选择穿孔导体的合适截面尺寸。
更佳地，端子穿孔导体的截面尺寸大于互连穿孔导体的截面尺寸。
以这种方式，起第二端子作用的端子穿孔导体的露出端面的面积相对较大。因此，这一构造更适合于安装含有片型端子电极的电子元件以及适合于安装金属外壳。
较佳地，安装元件包括具有片型端子电极的电子元件。接合端子电极的表面与端子穿孔导体的端面相对，以固定电子元件。
较佳地，安装元件包括覆盖第二端面的金属外壳。接合金属外壳的侧面与端子穿孔导体的端面相对，以固定电子元件。
较佳地，端子穿孔导体的截面尺寸小于互连穿孔导体的截面尺寸。
当端子穿孔导体的截面尺寸小于互连穿孔导体的截面尺寸时，安装元件的密度得到极大提高，产生的结构更适合于安装包括碰撞电极的电子元件以及通过引线焊接进行电连接的电子元件。
较佳地，被安装元件包括具有碰撞电极的电子元件，被安装元件是通过碰撞电极被接合到端子穿孔导体的端面。
较佳地，被安装元件是通过引线焊接电连接的电子元件。被安装元件是通过焊接引线被电连接至端子穿孔导体的端面。
较佳地，单片陶瓷电子元件进一步包括沿第一端面具有一开口的腔体。
以这种方式，电子元件能够被容放在腔体中，从而实现多功能单片陶瓷电子元件的进一步小型化。
根据本发明另一较佳实施例的制造单片陶瓷电子元件的方法，包括以下步骤：制备包括陶瓷生片和支承载体薄膜的复合片；形成穿透复合片中至少陶瓷生片的贯通孔；通过用导电膏填充贯通孔而形成导电膏部分；通过在复合片的陶瓷生片的外侧主面上施加导电膏而形成导电膏层；分离载体薄膜与陶瓷生片；通过叠合多个陶瓷生片而形成一个生复合体；以及焙烧生复合体。导电膏层中至少一部分限定构成第一端子的导电层，而导电膏部分中至少一部分限定端子穿孔导体。
根据本发明又一较佳实施例的电子元件包括单片陶瓷电子元件；用于安装单片陶瓷电子元件的互连基板，该互连基板面向复合体的第一端面并通过构成第一端子的导体层而电连接；以及安装在复合体的第二端面上的元件，它通过端子穿孔导体的端面电连接。
由于单片陶瓷电子元件具有缩小的尺寸并允许增大互连密度，配备这种单片陶瓷电子元件的电子器件也能实现相同的优点和好处。本发明这一较佳实施例的电子器件是多功能的，其尺寸得到极大减小。
从参考附图对本发明较佳实施例的详细描述中，本发明的其它特征、要素、优点和特点将变得更加显然。
图1是说明根据本发明较佳实施例的单片陶瓷电子元件的截面图。
图2A至2E是按顺序说明制造图1所示单片陶瓷电子元件方法的一些步骤的截面图。
图3是一截面图，说明获得图2D所示的未经处理的复合体的第一堆叠过程。
图4是一截面图，说明获得图2D所示的未经处理的复合体的第二堆叠过程。
图5是一截面图，说明获得图2D所示的未经处理的复合体的第三堆叠过程。
图6是说明根据本发明另一较佳实施例的单片陶瓷电子元件的截面图。
图7是说明根据本发明又一较佳实施例的单片陶瓷电子元件的截面图。
图8是说明根据本发明再一较佳实施例的单片陶瓷电子元件的截面图。
图9是说明涉及本发明的传统单片陶瓷电子元件的截面图。
图10是按顺序说明制造图9所示单片陶瓷电子元件方法的一些步骤的截面图。
图1是说明根据本发明较佳实施例的单片陶瓷电子元件21的截面图。
单片陶瓷电子元件21较佳地包括具有多个堆叠陶瓷层22的复合体23。给复合体23提供各种互连导体，每个导体与特定陶瓷层相联系而形成。
对于上述互连导体，设置在复合体23堆叠方向上安排在第一端面24上的几个第一端子25、安排在与复合体23第一端面24相对的第二端面26上的几个第二端子27、沿陶瓷层22之间的特定界面设置的几个内部导体层28、以及安排成穿透一特定陶瓷层22的几个穿孔导体29和30。
上述第一端子25包括设置在第一端面24上的导体层并限定与图1中虚线所示的互连基板31的连接。更具体地说，当设置互连基板31与第一端面24相对时，单片陶瓷电子元件21被安装在互连基板31上并通过构成第一端子25的导体层与互连基板31电连接。
第二端子27由从复合体23内部部分延伸到第二端面26的端子穿孔导体30的露出端面构成。本较佳实施例的穿孔导体30的截面尺寸大于形成复合体23内互连的互连穿孔导体29的截面尺寸。第二端子27限定与安装在第二端面26上一个元件的连接。只有穿孔导体30暴露在第二端面26上。设置在同一陶瓷层22上的穿孔导体具有相同的直径尺寸。
这一较佳实施例包括作为上述安装元件的具有片型端子电极32的电子元件33，如表面安装元件。
市场上可以提供各种尺寸的电子元件作为电子元件33。当电子元件的平面尺寸为1.0mm×0.5mm时，端子电极32的平面尺寸约为0.25mm×0.5mm。因此，端子穿孔导体30的截面尺寸被选为与端子电极32的尺寸大致相同，即直径约为0.4mm。当电子元件33的平面尺寸为0.6mm×0.3mm时，端子电极32的平面尺寸约为0.15mm×0.3mm。因此，端子穿孔导体30的截面尺寸被选为直径约为0.3mm。
端子穿孔导体30的截面并不局限于圆形形状，也可以是矩形形状或其它合适的形状。
较佳地，端子穿孔导体30中包括细微孔。这些微孔控制着穿孔导体30在焙烧期间的收缩，因此能够产生具有所需高度的端子电极。
在第二端面26上，用于安装元件的所有端子是由穿孔导体30形成的。引导到表面电路的其它穿孔可以通过规则穿孔导体29形成。
电子元件33是这样安排的，端子电极32与起第二端子27作用的端子穿孔导体30的端面相对。然后通过用例如焊剂或导电粘合剂34把端子电极32粘接到端子穿孔导体30的露出端面而将电子元件33安装在单片陶瓷电子元件21上。
在电子元件33的上述粘接步骤期间，端子穿孔导体30的端面较佳地是平的并与第二端面26基本上在同一平面上，以防止电子元件33不希望有地倾斜，换句话说，以防止所谓“墓碑现象”。对于端子穿孔导体30，为了具有与第二端面26基本上处于同一平面上的平端面，将陶瓷层22的收缩和端子穿孔导体30的收缩调节为相同。
相反，把限定互连的穿孔导体29的截面尺寸选为直径约为50μm至150μm。把互连穿孔导体29的截面尺寸设定为这样缩小尺寸的理由有如下。
为了减小单片陶瓷电子元件21的尺寸和增大互连的密度，必需要把互连穿孔导体29的节距减小到约0.1mm至0.5mm。另一方面，在焙烧步骤期间，收缩率和焙烧收缩开始的温度对于陶瓷层22和互连穿孔导体29是不同的。因此，当在减小互连穿孔导体29的节距的同时增大互连穿孔导体29的截面尺寸时，陶瓷层22在互连穿孔导体29之间的部分上可能会开裂，导致严重缺陷。于是，互连穿孔导体29的截面尺寸较佳地不增大。
在这一较佳实施例中，金属外壳35也安装在复合体23的第二端面26上，作为安装元件。金属外壳35置于第二端面26之上，从而覆盖电子元件33。金属外壳35的侧面与起第二端子27作用的穿孔导体30的端面被安排成彼此相对并通过焊接或其它合适过程而连接。
应当注意，可能会形成一些端子穿孔导体30，它们与并不需要被电连接至复合体23互连导体内侧的金属外壳35连接，而没有与其它互连导体连接，如在图1右侧所示的端子穿孔导体30。
图2是截面图，按顺序说明制造图1所示单片陶瓷电子元件21的方法的典型步骤。
正如图2A所示，构成陶瓷层22的陶瓷生片37形成在载体薄膜36上。因此，获得由载体薄膜36支承陶瓷生片37的复合片38。载体薄膜36较佳地由聚对苯二甲酸乙酯制成，其厚度约为50μm至100μm。
以复合片38的形式对陶瓷生片37进行处理直至叠合步骤开始为止。正如参考图10所描述的传统技术的情况一样，这么做的原因是加强既软又易裂开具有极低的强度的陶瓷生片37，以方便每个步骤中处理和对准以及防止内部导体层28和穿孔导体29和30的导电膏在干燥期间收缩和产生凹凸不平。
接着，正如图2B所示，通过钻孔、冲孔、激光束处理、或其它合适处理在复合片38中形成贯通孔39。贯通孔39用于形成穿孔导体29和30，其尺寸选为分别与穿孔导体29和30的截面尺寸相匹配。
在图2B所示的步骤期间，可以仅在陶瓷生片37中形成贯通孔39。
接着，制备具有Ag、Ag/Pd、Ag/Pt、Cu、CuO、Ni或其它合适材料的导体膏，作为主要成份。正如图2C所示让导电膏填充贯通孔39并使之干燥。因此，导电膏部分40位于每个贯通孔39中。
正如图2C所示，通过以所需图案施加导电膏并使之干燥，在陶瓷生片37的主面上形成面向外的导电膏层41。导电膏层41起构成第一端子25的导体层作用或者起最终单片陶瓷电子元件21中内部导体层28的作用。
在形成上述导电膏部分40和导电膏层41中，较佳地采用诸如丝网印刷的印刷技术。导电膏部分40和导电膏层41中的任何一个可以在另一个之前形成，或者二者可以同时形成。
为了在经过焙烧的穿孔导体中形成微孔，导电膏部分40较佳地包括并不溶解到导电膏中并在焙烧时蒸发的树脂粉末(例如，聚丙烯树脂)
较佳地，从收缩特性控制和增强导电率的观点看，在导电膏部分40总体积中约占体积3％至40％(较佳地约占体积的15％至25％)的比率中含有树脂粉末。还是从同样的观点看，树脂粉末的平均颗粒直径较佳地约为0.1μm至75μm(更好地约为5μm至50μm)。
当形成导电膏部分40和导电膏层41的导电膏在施加后而干燥时，陶瓷生片37收缩。当单单对陶瓷生片37进行处理时，收缩率的偏差约为±0.15％。当陶瓷生片由载体薄膜36支承时，收缩率的偏差减小到约±0.02％或更小。
要注意，当期望后来对陶瓷生片37进行划分以获得多个复合体23时，这种陶瓷生片的尺寸通常约为100mm×100mm或更大。假设陶瓷生片37约为100mm×100mm。当载体薄膜36未作为下涂层被提供时以及当收缩率偏差约为±0.15％时，将存在约±150μm的偏差。当载体薄膜36作为下涂层提供时以及当收缩率偏差约为±0.2％或更小时，将存在约20μm或更小的偏差。这表明载体薄膜36能够产生多么显著的影响。在以下所描述的叠合陶瓷生片37的步骤期间，收缩偏差较佳地约为±30μm或者更小，以便精确地进行叠合。因此，±20μm的上述值满足这一要求。
接着，正如图2D所示，载体薄膜36与陶瓷生片37分离，将多个陶瓷生片37叠合起来，以未处理状态限定复合体23，即生复合体42。
为了形成生复合体42，可以采用图3、4和5中所示的叠合方法中的任何一种。
在图3所示的叠合方法中，首先分离载体薄膜36，而陶瓷生片37通过真空吸引维持，然后将陶瓷生片37叠合在具有预定形状的金属模43内。尽管陶瓷生片37是被简单地叠合在金属模43内，但是陶瓷生片37没有明显位移，因为金属模43与陶瓷生片37之间的空隙是小的，例如约为50μm。
在图4所示的叠合方法中，与上述叠合方法一样，首先分离载体薄膜36，而陶瓷生片37通过真空吸引维持。然后，将陶瓷生片37叠合在含有金属或树脂的底板44上。当陶瓷生片37正在被叠合时，每一次施加热和压力，叠合一个陶瓷生片37，以致于通过陶瓷生片37中所包含的粘合剂和增塑剂的粘合力使陶瓷生片37暂时压合到另一个上。
在图5所示的叠合方法中，陶瓷生片37被叠合在含有金属或树脂的底板45上。在这一叠合步骤期间，载体薄膜36面向上，通过载体薄膜36施加热和压力，以致于通过陶瓷生片37中所包含的粘合剂和增塑剂的粘合力暂时压合陶瓷生片37。然后，分离载体薄膜36，重复相同步骤，每一次叠合一层陶瓷生片37。
通过上述方法之一获得的生复合体42，正如图2D所示，具有形成第一端子25的导电膏层41，第一端子从叠合方向上设置在一个端面上。在相对的端面上，露出起第二端子27作用的导电膏部分40的端面。
接着，在叠合方向上对生复合体42进行加压。使陶瓷生片37彼此压合，导电膏部分40(它将成为第二端子27)的露出端面的平坦性有所改善。
接着，对生复合体42进行焙烧。在烧结后获得复合体23，正如图2E所示。这时，调节将成为第二端子27的导电膏部分40的收缩，从而使它尽可能地与陶瓷生片37的收缩相匹配。
如上所述，通过烧结获得复合体23后，根据需要，在复合体23的第二端面26上形成印刷电阻或绝缘层。根据需要，构成第一端子25的导体层和端子穿孔导体30的露出端面通过例如镍电镀形成，也可以通过金、锡或焊剂或其它合适材料进一步电镀产生。
图2E中的复合体23与图1中的复合体23相比是倒置示出的。
接着，正如图1所示，将电子元件33安装在复合体23的第二端面26上，再附着金属外壳35。另外，通过用树脂填充金属外壳35的内部可以密封电子元件33。
图6示出一截面图，说明根据本发明另一较佳实施例的单片陶瓷电子元件46。在图6中，采用相同参考号码表示与图1中所示相同的元件，以避免描述的重复。
图6中所示的单片陶瓷电子元件46中所包含的复合体47的特征在于端子穿孔导体48。端子穿孔导体48的截面尺寸较佳地小于连接穿孔导体29的截面尺寸。
在这个较佳实施例中，把具有碰撞电极49的电子元件50安装在复合体47的第二端面上。电子元件50通过碰撞电极49与起第二端子27作用的端子穿孔导体48的端面接合。
每个碰撞电极49由焊剂或金制成，其直径约为50μm至100μm。如上所述，碰撞电极49的直径小于互连穿孔导体29的直径，后者约为50μm至150μm。于是，当通过碰撞电极49进行接合时，端子穿孔导体48的截面尺寸小于互连穿孔导体29的截面尺寸，以便增大互连密度是较佳的。
本较佳实施例的端子穿孔导体48的部分并不局限于圆形形状，也可以是矩形形状或其它合适形状。
在这一较佳实施例中，用树脂51密封与碰撞电极49的接合部分。
图7示出说明根据本发明又一较佳实施例的单片陶瓷电子元件52的截面图。在图7中，采用相同参考号码表示与图1和6中所示的相似元件，以避免描述的重复。
与在图6所示的较佳实施例中一样，图7中所示的单片陶瓷电子元件52中所包含的复合体53的特征在于互连穿孔导体54，截面尺寸小于互连穿孔导体29的截面尺寸。
在这个较佳实施例中，通过引线焊接电连接的电子元件55被安装在复合体53的第二端面26上。电子元件55通过焊接引线56被电连接至互连穿孔导体54(它起第二端子27的作用)的端面。
焊接引线56较佳地由金、铝或铜、或其它合适材料形成，每个焊接引线56的直径约为20μm至30μm。因而，互连穿孔导体54的截面尺寸小于互连穿孔导体的直径是较佳的，后者约为50μm至150μm，以增大互连密度。
还是在这一较佳实施例中，互连穿孔导体54的截面并不局限于圆形形状，也可以是例如矩形形状或其它合适形状。
当象在图6所示的较佳实施例中那样连接是通过碰撞电极49实现时以及当象在图7所示的较佳实施例中那样连接是通过焊接引线56实现时，要求端子穿孔导体48和54的端面是平的且这些端面之间是共面的，第二端面26较佳地约为20μm或更小。为了获得这种平整度和共面性，端子穿孔导体48和54的截面尺寸较佳地是小的。从这个观点看，对于图6和7所示的较佳实施例而言，各个端子穿孔导体48和54的截面尺寸最好是小的。
图8示出说明根据本发明再一个较佳实施例的单片陶瓷电子元件57的截面图。在图8中，对应于图1中的这些元件采用相同参考号码表示，以避免描述的重复。
图8中所示的单片陶瓷电子元件57中所包含的复合体58具有一腔体60，其中沿第一端面24安排一开口59。在腔体60中，提供一个台阶部分61，在台阶部分61的表面(它面向开口59)上提供衬垫电极62。
诸如半导体集成电路芯片或其他合适元件的电子元件63被放在腔体60内。电子元件63通过焊接引线64与衬垫电极62电连接。
可以用树脂65填充腔体60的内部，从而密封电子元件63。另外，电子元件63可以被壳体覆盖，尽管在图中未示出。
具有端子电极66的电子元件67被安装在复合体58的第二端面26上。电子元件67的每个端子电极66通过焊剂68与端子穿孔导体30(起第二端子27的作用)的端面接合。
上述电子元件67可以被由图8中虚线表示的外壳69所覆盖，或者用树脂密封，尽管图中未示出。
根据图8所示的较佳实施例，可以灵活且互换地使用设置在复合体58上并提供安装元件的电连接的端子。例如，当进行焊接引线64的接合时，通过印刷形成的衬垫电极62比端子穿孔导体30的端面更合适。在这种情况中，采用衬垫电极62进行引线焊接。相反，当进行焊剂的接合时，端子穿孔导体30比衬垫电极62更合适，在这种情况中，采用端子穿孔导体30的端面进行焊剂接合。

Claims (21)

1．一种单片陶瓷电子元件，其特征在于包括：
具有多个叠合陶瓷层的复合体，所述多个陶瓷层包括：
设置在每个陶瓷层中的互连导体，包括在所述复合体的叠合方向上安排在第一端面上的以限定与互连基板连接的第一端子，和安排在与复合体第一端面相对的第二端面上的以限定与安装元件连接的第二端子；
其中，第一端子包括设置在第一端面上的导体层而第二端子包括从复合体内部延伸到第二端面的端子穿孔导体的露出端面。
2．如权利要求1所述的单片陶瓷电子元件，其特征在于，端子穿孔导体的露出端面是平的并安排在与第二端面基本相同的平面上。
3．如权利要求1所述的单片陶瓷电子元件，其特征在于，所述互连导体包括用于限定复合体内互连的互连穿孔导体，而所述端子穿孔导体具有不同于互连穿孔导体截面尺寸的截面尺寸。
4．如权利要求3所述的单片陶瓷电子元件，其特征在于，所述端子穿孔导体的截面尺寸大于所述互连穿孔导体的截面尺寸。
5．如权利要求4所述的单片陶瓷电子元件，其特征在于，所述被安装元件是具有片型端子电极的电子元件，所述端子穿孔导体的端面被接合到相应端子电极的表面上，以固定所述被安装元件。
6．如权利要求5所述的单片陶瓷电子元件，其特征在于，所述被安装元件是覆盖第二端面的金属外壳，所述金属外壳的侧面被接合到所述端子穿孔导体的端面，以固定所述被安装元件。
7．如权利要求3所述的单片陶瓷电子元件，其特征在于，所述端子穿孔导体的截面尺寸小于所述互连穿孔导体的截面尺寸。
8．如权利要求7所述的单片陶瓷电子元件，其特征在于，所述被安装元件是具有碰撞电极的电子元件并通过所述碰撞电极被接合到所述端子穿孔导体的端面。
9．如权利要求8所述的单片陶瓷电子元件，其特征在于，所述被安装元件是通过引线焊接电连接的电子元件并通过焊接引线被电连接至所述端子穿孔导体的端面。
10．如权利要求1所述的单片陶瓷电子元件，其特征在于进一步包括沿第一端面具有一开口的腔体。
11．如权利要求1所述的单片陶瓷电子元件，其特征在于，所述端子穿孔导体中有微孔。
12．一种制造单片陶瓷电子元件的方法，其特征在于所述方法包括以下步骤：
制备包括陶瓷生片和载体薄膜的复合片；
形成穿透所述复合片中至少陶瓷生片的贯通孔；
通过用导电膏填充所述贯通孔而形成导电膏部分；
通过在所述复合片的陶瓷生片的外侧主面上施加导电膏而形成导电膏层；
分离所述载体薄膜与所述陶瓷生片；
通过堆叠多个陶瓷生片而形成一个生复合体；以及
焙烧所述生复合体；
其中，所述导电膏层中至少一部分限定构成第一端子的导电层，而所述导电膏部分中至少一部分限定所述端子穿孔导体。
13．如权利要求12所述的方法，其特征在于，所述生复合体中包括设置在每个陶瓷层中的互连导体，包括在所述复合体的叠合方向上安排在第一端面上的以限定与互连基板连接的第一端子，和安排在与复合体第一端面相对的第二端面上的以限定与安装元件连接的第二端子，其中，第一端子包括设置在第一端面上的导体层而第二端子包括从复合体内部延伸到第二端面的端子穿孔导体的露出端面。
14．如权利要求13所述的方法，其特征在于，端子穿孔导体的露出端面是平的并安排在与第二端面基本相同的平面上。
15．如权利要求13所述的方法，其特征在于，所述互连导体包括用于限定复合体内互连的互连穿孔导体，而所述端子穿孔导体具有不同于互连穿孔导体截面尺寸的截面尺寸。
16．如权利要求15所述的方法，其特征在于，所述端子穿孔导体的截面尺寸大于所述互连穿孔导体的截面尺寸。
17．如权利要求16所述的方法，其特征在于，所述安装元件是具有片型端子电极的电子元件，所述端子穿孔导体的端面被接合到相应端子电极的表面上，以固定所述被安装元件。
18．如权利要求17所述的方法，其特征在于，所述安装元件是覆盖第二端面的金属外壳，所述金属外壳的侧面被接合到所述端子穿孔导体的端面，以固定所述被安装元件。
19．如权利要求13所述的方法，其特征在于进一步包括沿第一端面具有一开口的腔体。
20．如权利要求13所述的方法，其特征在于，所述端子穿孔导体中有微孔。
21．一种电子器件，包括：
根据权利要求1的单片陶瓷电子元件；
安装所述单片陶瓷电子元件的互连基板，所述互连基板面向所述复合体的第一端面并通过构成第一端子的导体层而电连接；以及
安装在所述复合体的第二端面上的通过所述端子穿孔导体的端面电连接的元件。
CNB011118989A 2000-03-17 2001-03-12 单片陶瓷电子元件及其制造方法和电子器件 Expired - Lifetime CN1236658C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000075487A JP3531573B2 (ja) 2000-03-17 2000-03-17 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP075487/00 2000-03-17
JP075487/2000 2000-03-17

Publications (2)

Publication Number Publication Date
CN1314776A true CN1314776A (zh) 2001-09-26
CN1236658C CN1236658C (zh) 2006-01-11

Family

ID=18593374

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011118989A Expired - Lifetime CN1236658C (zh) 2000-03-17 2001-03-12 单片陶瓷电子元件及其制造方法和电子器件

Country Status (4)

Country Link
US (2) US6509531B2 (zh)
JP (1) JP3531573B2 (zh)
CN (1) CN1236658C (zh)
DE (1) DE10111438A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306603C (zh) * 2002-09-04 2007-03-21 株式会社村田制作所 层叠型电子元器件
CN101309559B (zh) * 2008-06-16 2010-07-21 华为终端有限公司 多层印刷电路板及其设计方法和终端产品主板
CN101681903B (zh) * 2009-03-30 2012-02-29 香港应用科技研究院有限公司 电子封装及其制作方法
CN103078033A (zh) * 2011-08-22 2013-05-01 Lg伊诺特有限公司 发光器件封装件、光源模块以及包括它们的照明系统
CN104465607A (zh) * 2014-12-15 2015-03-25 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN106935522A (zh) * 2015-12-29 2017-07-07 意法半导体有限公司 用于制造具有导电屏蔽层的集成电路（ic）封装体的方法
CN107148161A (zh) * 2017-05-27 2017-09-08 中国运载火箭技术研究院 电子元器件管脚尺寸转换器及其制作方法
CN107851616A (zh) * 2015-07-28 2018-03-27 京瓷株式会社 布线基板以及电子装置
USRE48858E1 (en) 2011-08-22 2021-12-21 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package and light unit

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US7369090B1 (en) * 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
US6635958B2 (en) * 2001-12-03 2003-10-21 Dover Capital Formation Group Surface mount ceramic package
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6977436B2 (en) * 2002-02-14 2005-12-20 Macronix International Co. Ltd. Semiconductor packaging device
US6855222B2 (en) * 2002-06-19 2005-02-15 Murata Manufacturing Co., Ltd. Method for manufacturing laminated multilayer electronic components
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
KR100495211B1 (ko) * 2002-11-25 2005-06-14 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
US7161089B2 (en) * 2002-12-04 2007-01-09 Tdk Corporation Electronic component
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
JP4343082B2 (ja) * 2003-12-25 2009-10-14 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP2006032442A (ja) * 2004-07-13 2006-02-02 Murata Mfg Co Ltd 多層基板及びその製造方法
JP2006041241A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック配線基板
JP4299296B2 (ja) 2005-12-15 2009-07-22 Ｔｄｋ株式会社 外部電極形成方法
JP5173160B2 (ja) * 2006-07-14 2013-03-27 新光電気工業株式会社 多層配線基板及びその製造方法
TW200828555A (en) * 2006-12-18 2008-07-01 Advanced Connection Tech Inc Package module for radio frequency identification chip
US8502735B1 (en) 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法
US9277643B2 (en) 2014-07-03 2016-03-01 Ametek Aegis S-shaped ceramic feedthrough
JP6566625B2 (ja) * 2014-11-06 2019-08-28 キヤノン株式会社 電子部品、電子モジュール及びこれらの製造方法、電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPH0714105B2 (ja) * 1986-05-19 1995-02-15 日本電装株式会社 混成集積回路基板及びその製造方法
US5024883A (en) * 1986-10-30 1991-06-18 Olin Corporation Electronic packaging of components incorporating a ceramic-glass-metal composite
US5047283A (en) * 1989-09-20 1991-09-10 Ppg Industries, Inc. Electrically conductive article
JP2581436B2 (ja) * 1993-12-29 1997-02-12 日本電気株式会社 セラミック多層配線基板の製造方法
EP1083600B1 (en) * 1994-08-19 2007-02-14 Hitachi, Ltd. Multilayered circuit substrate
US6320140B1 (en) * 1996-06-14 2001-11-20 Ibiden Co., Ltd. One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
JP3704864B2 (ja) 1997-02-12 2005-10-12 株式会社デンソー 半導体素子の実装構造
JP3336913B2 (ja) 1997-06-30 2002-10-21 株式会社村田製作所 電子部品のパッケージ構造
JPH11317490A (ja) 1997-10-16 1999-11-16 Hitachi Ltd 半導体素子搭載基板
JP3500287B2 (ja) 1997-11-26 2004-02-23 京セラ株式会社 配線基板
WO1999054935A1 (fr) 1998-04-16 1999-10-28 Hitachi, Ltd. Dispositif portable de telecommunications
JP3545934B2 (ja) 1998-04-27 2004-07-21 京セラ株式会社 配線基板
US6108212A (en) * 1998-06-05 2000-08-22 Motorola, Inc. Surface-mount device package having an integral passive component
JP3098992B2 (ja) 1998-06-26 2000-10-16 日本特殊陶業株式会社 フリップチップ用セラミック多層配線基板
US6329065B1 (en) * 1998-08-31 2001-12-11 Kyocera Corporation Wire board and method of producing the same
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
JP3368870B2 (ja) * 1999-06-25 2003-01-20 日本電気株式会社 パッケージ基板及びこれを備えた半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306603C (zh) * 2002-09-04 2007-03-21 株式会社村田制作所 层叠型电子元器件
US7245505B2 (en) 2002-09-04 2007-07-17 Murata Manufacturing Co., Ltd. Laminated electronic component
CN101309559B (zh) * 2008-06-16 2010-07-21 华为终端有限公司 多层印刷电路板及其设计方法和终端产品主板
CN101681903B (zh) * 2009-03-30 2012-02-29 香港应用科技研究院有限公司 电子封装及其制作方法
CN103078033A (zh) * 2011-08-22 2013-05-01 Lg伊诺特有限公司 发光器件封装件、光源模块以及包括它们的照明系统
USRE48858E1 (en) 2011-08-22 2021-12-21 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package and light unit
CN104465607A (zh) * 2014-12-15 2015-03-25 贵州振华风光半导体有限公司 无引线平面表贴式微波薄膜混合集成电路及其集成方法
CN107851616A (zh) * 2015-07-28 2018-03-27 京瓷株式会社 布线基板以及电子装置
CN107851616B (zh) * 2015-07-28 2020-07-31 京瓷株式会社 布线基板以及电子装置
CN106935522A (zh) * 2015-12-29 2017-07-07 意法半导体有限公司 用于制造具有导电屏蔽层的集成电路（ic）封装体的方法
CN107148161A (zh) * 2017-05-27 2017-09-08 中国运载火箭技术研究院 电子元器件管脚尺寸转换器及其制作方法

Also Published As

Publication number Publication date
US6860006B2 (en) 2005-03-01
US20030006065A1 (en) 2003-01-09
US20010033474A1 (en) 2001-10-25
CN1236658C (zh) 2006-01-11
JP2001267453A (ja) 2001-09-28
JP3531573B2 (ja) 2004-05-31
DE10111438A1 (de) 2001-09-27
US6509531B2 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
CN1236658C (zh) 单片陶瓷电子元件及其制造方法和电子器件
CN1577813A (zh) 电路模块及其制造方法
CN1237854C (zh) 使用含氟聚合物复合衬底来制造微波多功能模块的方法
CN1242661C (zh) 制造多层陶瓷基板的方法
CN1189068C (zh) 多层印刷电路板及其制造方法
JP4337950B2 (ja) 回路基板の製造方法
CN101065842A (zh) 电子元器件及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
JP4597585B2 (ja) 積層電子部品及びその製造方法
CN1835654A (zh) 配线基板及其制造方法
CN1906758A (zh) 复合陶瓷基板
CN1306603C (zh) 层叠型电子元器件
CN1714413A (zh) 导电聚合物器件以及制造该器件的方法
US20130050957A1 (en) Electronic component incorporating board and composite module
CN1388538A (zh) 复合电子元件和生产该元件的方法
JPWO2009031586A1 (ja) 回路基板及び回路基板の製造方法
US20130235535A1 (en) Composite substrate, module, and composite-substrate production method
US10879184B2 (en) Electronic device mounting board, electronic package, and electronic module
CN1574301A (zh) 陶瓷封装及其制造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032747A (ja) 積層電子部品及びその製造方法
CN2605664Y (zh) 封装压合基板
JP4551040B2 (ja) 積層電子部品の製造方法
JP4646825B2 (ja) 多数個取り配線基板
JP2006041310A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060111

CX01 Expiry of patent term