JP4343082B2 - 電子回路ユニット、及びその製造方法 - Google Patents

電子回路ユニット、及びその製造方法 Download PDF

Info

Publication number
JP4343082B2
JP4343082B2 JP2004303909A JP2004303909A JP4343082B2 JP 4343082 B2 JP4343082 B2 JP 4343082B2 JP 2004303909 A JP2004303909 A JP 2004303909A JP 2004303909 A JP2004303909 A JP 2004303909A JP 4343082 B2 JP4343082 B2 JP 4343082B2
Authority
JP
Japan
Prior art keywords
circuit board
insulating plate
surface side
electronic circuit
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004303909A
Other languages
English (en)
Other versions
JP2005210068A (ja
Inventor
宏幸 谷津
伸幸 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2004303909A priority Critical patent/JP4343082B2/ja
Priority to US11/020,618 priority patent/US7157362B2/en
Priority to EP04030634A priority patent/EP1549119A3/en
Publication of JP2005210068A publication Critical patent/JP2005210068A/ja
Application granted granted Critical
Publication of JP4343082B2 publication Critical patent/JP4343082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は近距離無線機器等に使用して好適な電子回路ユニット、及びその製造方法に関する。
従来の電子回路ユニット、及びその製造方法の図面を説明すると、図８は従来の電子回路ユニットの要部断面図、図９は従来の電子回路ユニットの製造方法を示す説明図である。
次に、従来の電子回路ユニットの構成を図８，図９に基づいて説明すると、複数枚の絶縁シートが積層されて形成された回路基板５１の表面と裏面には、配線パターン５２が設けられると共に、この配線パターン５２上には、ソルダレジスト膜５３が形成されて、ソルダレジスト膜５３から露出した電極５２ａやランド部５２ｂが形成されている。
このソルダレジスト膜５３によって、電極５２ａやランド部５２ｂの領域が形成されると共に、露出した電極５２ａやランド部５２ｂ以外の配線パターン５２が埃等から保護されるようになり、また、ソルダレジスト膜５３は、液状の絶縁材の印刷や塗布によって形成されるため、その膜厚が一定とならず、バラツキのある膜状態で形成される。
そして、回路基板５１の表面においては、半導体チップ５４に設けられたバンプ５５が電極５２ａに圧着されて、半導体チップ５４が回路基板５１に搭載されると共に、チップ部品５６がランド部５２ｂに半田付けされ、また、回路基板５１の裏面においては、チップ部品５７がランド部５２ｂに半田付けされて、所望の電気回路が形成され、従来の電子回路ユニットが形成されている。（例えば、特許文献１参照）
このような構成を有する従来の電子回路ユニットの製造方法を図９に基づいて説明すると、先ず、回路基板５１の両面にソルダレジスト膜５３を形成したものを用意し、次に、図９に示すように、支持治具６１上には、回路基板５１の裏面側のソルダレジスト膜５３を載置する。
この時、回路基板５１の裏面側に設けられたソルダレジスト膜５３の厚膜には、バラツキがあるため、図９に示すように、回路基板５１が支持治具６１の表面に対して傾いた状態で、回路基板５１が支持された状態となる。
次に、吸着と加圧を行う装着治具６２によって、半導体チップ５４が電極５２ａ上に搬送された後、バンプ５５が加熱されながら装着治具６２によって電極５２ａに加圧されると、バンプ５５が電極５２ａに圧着され、しかる後、装着治具６２を元の位置に復帰させる。
また、バンプ５５の電極５２ａへの圧着は、回路基板５１が傾いた状態で行われるため、一部のバンプ５５は、電極５２ａへの圧着の不十分なものが存在して、半導体チップ５４の実装が不十分となり、実装性が悪くなる。
そして、半導体チップ５４が実装された後、先ず、ランド部５２ｂ上に設けられたクリーム半田によって、チップ部品５６がランド部５２ｂに半田付けされ、しかる後、ランド部５２ｂ上に設けられたクリーム半田によって、チップ部品５７がランド部５２ｂに半田付けされると、その製造が完了する。
即ち、従来の電子回路ユニット、及びその製造方法は、回路基板５１の裏面側にソルダレジスト膜５３が存在するため、半導体チップ５４の実装工程時、ソルダレジスト膜５３の膜厚のバラツキによって、回路基板５１に傾きが生じて、半導体チップ５４の実装が不十分となり、実装性が悪くなる。
特開２０００−３０７２１２号公報
従来の電子回路ユニット、及びその製造方法は、回路基板５１の裏面側にソルダレジスト膜５３が存在するため、半導体チップ５４の実装工程時、ソルダレジスト膜５３の膜厚のバラツキによって、回路基板５１に傾きが生じて、半導体チップ５４の実装が不十分となり、実装性が悪くなるという問題がある。
そこで、本発明は半導体チップの実装が確実で、実装の信頼性の高い電子回路ユニット、及びその製造方法を提供することを目的とする。
上記課題を解決するための第１の解決手段として、複数枚の絶縁シートが積層されて形成された回路基板と、この回路基板の一面側に設けられた配線パターンの電極に、バンプが付着されて接続された半導体チップと、前記回路基板の他面側に設けられたランド部に半田付けされたチップ部品とを備え、前記回路基板は、一面側に前記電極が設けられ、他面側に導電部が設けられた配線基板と、前記導電部を覆った状態で、前記配線基板の前記他面側に積層された絶縁板とで形成され、前記回路基板の前記他面側である前記絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、前記導電部に接続導体を介して接続された前記ランド部が設けられた構成とした。
また、第２の解決手段として、前記配線基板の前記他面側には、導電パターンが設けられ、前記導電部が前記導電パターンの一部で形成された構成とした。
また、第３の解決手段として、前記回路基板を形成する前記配線基板と前記絶縁板は、低温焼成のセラミック材によって形成された構成とした。
また、第４の解決手段として、前記配線基板の一面側に設けられた前記配線パターンの前記電極のそれぞれは、同一面積で形成されると共に、それぞれの前記電極には、前記半導体チップを接続するための前記バンプが付着された構成とした。
また、第５の解決手段として、一面側に設けられた配線パターンの電極、及び他面側に設けられた導電部を有する配線基板と、前記導電部を覆った状態で、前記配線基板の前記他面側に積層された絶縁板とで形成された回路基板を有すると共に、前記絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、前記導電部に接続導体を介して接続されたランド部が設けられた構成を有し、前記回路基板は、前記ランド部を有する前記絶縁板の露出表面側が支持治具上に載置され、この状態で、半導体チップに設けられたバンプが前記電極に付着された後、チップ部品が前記ランド部に半田付けされた製造方法とした。
また、第６の解決手段として、前記回路基板を形成する前記配線基板と前記絶縁板は、低温焼成のセラミック材によって形成された製造方法とした。
本発明の電子回路ユニットは、複数枚の絶縁シートが積層されて形成された回路基板と、この回路基板の一面側に設けられた配線パターンの電極に、バンプが付着されて接続された半導体チップと、回路基板の他面側に設けられたランド部に半田付けされたチップ部品とを備え、回路基板は、一面側に電極が設けられ、他面側に導電部が設けられた配線基板と、導電部を覆った状態で、配線基板の他面側に積層された絶縁板とで形成され、回路基板の他面側である絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、導電部に接続導体を介して接続されたランド部が設けられた構成とした。
このように、回路基板の他面側である絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、チップ部品を接続するランド部が設けられたため、半導体チップの実装工程時、ソルダレジスト膜の存在しない絶縁板が支持治具によって支持できて、回路基板に傾きが生ぜず、従って、半導体チップの実装が確実となって、実装の信頼性の高いものが得られる。
また、配線基板の他面側には、導電パターンが設けられ、導電部が導電パターンの一部で形成されたため、回路基板における配線パターの引き回しが容易であると共に、この導電パターンが絶縁板によって埃等から確実に保護できて、信頼性の高い回路基板が得られる。
また、回路基板を形成する配線基板と絶縁板は、低温焼成のセラミック材によって形成されたため、回路基板の厚みの精度が高く、且つ、両面の平行度の高い回路基板が得られる。
また、配線基板の一面側に設けられた配線パターンの電極のそれぞれは、同一面積で形成されると共に、それぞれの電極には、半導体チップを接続するための前記バンプが付着されたため、電極の面積を同一にすることによって、半田等からなるバンプの高さを等しくできて、半導体チップの実装信頼性を高めることができる。
また、一面側に設けられた配線パターンの電極、及び他面側に設けられた導電部を有する配線基板と、導電部を覆った状態で、配線基板の他面側に積層された絶縁板とで形成された回路基板を有すると共に、絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、導電部に接続導体を介して接続されたランド部が設けられた構成を有し、回路基板は、ランド部を有する絶縁板の露出表面側が支持治具上に載置され、この状態で、半導体チップに設けられたバンプが電極に付着された後、チップ部品がランド部に半田付けされた製造方法とした。
このように、回路基板の他面側である絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、チップ部品が接続されるランド部が設けられたため、半導体チップの実装工程時、ソルダレジスト膜の存在しない絶縁板が支持治具によって支持されて、支持治具の表面に対して回路基板の傾きが生ぜず、従って、半導体チップの実装が確実となって、実装の信頼性の高いものが得られる。
また、回路基板を形成する配線基板と絶縁板は、低温焼成のセラミック材によって形成されたため、回路基板の厚みの精度が高く、且つ、両面の平行度の高い回路基板が得られる。
本発明の電子回路ユニット、及びその製造方法の図面を説明すると、図１は本発明の電子回路ユニットの正面図、図２は本発明の電子回路ユニットの要部断面図、図３は本発明の電子回路ユニットに係る回路基板の平面図、図４は本発明の電子回路ユニットに係る回路基板の下面図である。
また、図５は本発明の電子回路ユニットに係り、回路基板を形成する配線基板の下面図、図６は本発明の電子回路ユニットの製造方法に係り、第１工程を示す説明図、図７は本発明の電子回路ユニットの製造方法に係り、第２工程を示す説明図である。
次に、本発明の電子回路ユニットの構成を図１〜図７に基づいて説明すると、回路基板１は、低温焼成のセラミック材（ＬＴＣＣ）や樹脂材からなる複数の絶縁シートが積層されて形成され、上部側に配置された配線基板２と、この配線基板２の下部側に積層された絶縁板３とで形成されている。
また、回路基板１が低温焼成のセラミック材で形成されるものにあっては、グリーンシートが加圧、焼成されて形成されるため、精度の良い回路基板１が得られる。
この回路基板１の一面（表面）１ａ側（配線基板２の上面側）には、配線パターン４と、この配線パターン２に接続された面積の等しい複数の電極５が設けられると共に、ここでは図示しないが、ソルダレジスト膜によって、電極５の露出領域が形成されると共に、配線パターン４が埃等から保護されている。
また、回路基板１の内層、即ち、配線基板２と絶縁板３の合わせ目である配線基板２の下面２ｂには、図５に示すように、導電パターン６が形成されると共に、この導電パターン６の一部で形成される導体部６ａが設けられ、この導電パターン６と導体部６ａは、絶縁板３によって覆われた状態となっている。
そして、この導電パターン６と導電部６ａは、上面１ａに設けられた配線パターン４と適宜箇所で接続された構成となっている。
更に、回路基板１の他面（下面）１ｂ側（絶縁板３の下面側）には、ランド部７のみが設けられ、このランド部７は、導電部６ａと接続導体（スルーホール）１３を介して接続されている。
即ち、回路基板１の下面で１ｂである絶縁板３の下面の露出表面は、ソルダレジスト膜が存在しない状態で、ランド部７が設けられた状態となっている。
フリップチップ等からなる半導体チップ８は、本体部８ａと、この本体部８ａの下面に設けられた複数の電極部８ｂとで形成され、この電極部８ｂには、外表面に半田膜を形成したボール等からなるバンプ９が圧着等によって付着されている。
そして、回路基板１の表面１ａにおいては、半導体チップ８に設けられたバンプ９が電極５に圧着（付着）されて、半導体チップ８が回路基板１に搭載されている。
チップ部品１０は、コンデンサや抵抗等のチップ部品で形成され、回路基板１の下面１ｂにおいては、チップ部品１０がランド部７に半田付けされて、チップ部品１０が回路基板１に搭載されている。
なお、ここでは図示しないが、回路基板１の表面１ａには、コンデンサ等のチップ部品が配線パターン４に半田付される等して、所望の電気回路が形成され、本発明の電子回路ユニットが形成されている。
次に、このような構成を有する本発明の電子回路ユニットの製造方法を図６，図７に基づいて説明すると、先ず、配線基板２と絶縁板３が積層された回路基板１を用意し、図６に示すように、支持治具１１上には、回路基板１の下面１ｂ側のランド部７を載置する。
この時、回路基板１の下面１ｂ側には、ソルダレジスト膜が存在せず、従って、精度の高いランド部７が支持治具１１の表面に位置した状態となるので、回路基板１が支持治具１１の表面に対して平行な状態で、回路基板１が支持された状態となる。
次に、図６に示すように、吸着と加圧を行う装着治具１２によって、半導体チップ８が電極５上に搬送された後、図７に示すように、装着治具１２を下方に移動させて、バンプ９を電極５上に押し付ける。
そして、バンプ９が加熱されながら装着治具１２によって電極５に加圧されると、バンプ９が電極５に圧着（付着）され、しかる後、装着治具１２を元の位置に復帰させる。
次に、半導体チップ８の実装が完了した後、ランド部７上に設けられたクリーム半田によって、チップ部品１０がランド部７に半田付けされると、その製造が完了する。
即ち、本発明の電子回路ユニット、及びその製造方法において、回路基板１の他面１ｂ側である絶縁板３の露出表面には、ソルダレジスト膜が存在しない状態で、チップ部品１０を接続するランド部７が設けられたため、半導体チップ８の実装工程時、ソルダレジスト膜の存在しない絶縁板３が支持治具１１によって支持できて、回路基板１に傾きが生ぜず、従って、半導体チップ８の実装が確実となって、実装の信頼性の高いものが得られる。
本発明の電子回路ユニットの正面図。 本発明の電子回路ユニットの要部断面図。 本発明の電子回路ユニットに係る回路基板の平面図。 本発明の電子回路ユニットに係る回路基板の下面図。 本発明の電子回路ユニットに係り、回路基板を形成する配線基板の下面図。 本発明の電子回路ユニットの製造方法に係り、第１工程を示す説明図。 本発明の電子回路ユニットの製造方法に係り、第２工程を示す説明図。 従来の電子回路ユニットの要部断面図。 従来の電子回路ユニットの製造方法を示す説明図。
符号の説明
１：回路基板
１ａ：一面（上面）
１ｂ：他面（下面）
２：配線基板
２ｂ：下面
３：絶縁板
４：配線パターン
５：電極
６：導電パターン
６ａ：導体部
７：ランド部
８：半導体チップ
８ａ：本体部
８ｂ：電極部
９：バンプ
１０：チップ部品
１１：支持治具
１２：装着治具
１３：接続導体

Claims (5)

  1. 複数枚の絶縁シートが積層されて形成された回路基板と、この回路基板の一面側に設けられた配線パターンの電極に、バンプが付着されて接続された半導体チップと、前記回路基板の他面側に設けられたランド部に半田付けされたチップ部品とを備え、前記回路基板は、一面側に前記電極が設けられ、他面側に導電部が設けられた配線基板と、前記導電部を覆った状態で、前記配線基板の前記他面側に積層された絶縁板とで形成され、前記回路基板の前記他面側である前記絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、前記導電部に接続導体を介して接続された前記ランド部が設けられており、
    前記回路基板を形成する前記配線基板と前記絶縁板は、低温焼成のセラミック材によって形成されたことを特徴とする電子回路ユニット。
  2. 前記配線基板の前記他面側には、導電パターンが設けられ、前記導電部が前記導電パターンの一部で形成されたことを特徴とする請求項１記載の電子回路ユニット。
  3. 前記配線基板の一面側に設けられた前記配線パターンの前記電極のそれぞれは、同一面積で形成されると共に、それぞれの前記電極には、前記半導体チップを接続するための前記バンプが付着されたことを特徴とする請求項１、又は２記載の電子回路ユニット。
  4. 一面側に設けられた配線パターンの電極、及び他面側に設けられた導電部を有する配線基板と、前記導電部を覆った状態で、前記配線基板の前記他面側に積層された絶縁板とで形成された回路基板を有すると共に、前記絶縁板の露出表面には、ソルダレジスト膜が存在しない状態で、前記導電部に接続導体を介して接続されたランド部が設けられた構成を有し、前記回路基板は、前記ランド部を有する前記絶縁板の露出表面側が支持治具上に載置され、この状態で、半導体チップに設けられたバンプが前記電極に付着された後、チップ部品が前記ランド部に半田付けされたことを特徴とする電子回路ユニットの製造方法。
  5. 前記回路基板を形成する前記配線基板と前記絶縁板は、低温焼成のセラミック材によって形成されたことを特徴とする請求項４記載の電子回路ユニットの製造方法。
JP2004303909A 2003-12-25 2004-10-19 電子回路ユニット、及びその製造方法 Expired - Fee Related JP4343082B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004303909A JP4343082B2 (ja) 2003-12-25 2004-10-19 電子回路ユニット、及びその製造方法
US11/020,618 US7157362B2 (en) 2003-12-25 2004-12-21 Electronic circuit unit and method of fabricating the same
EP04030634A EP1549119A3 (en) 2003-12-25 2004-12-23 Electronic circuit unit and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003429217 2003-12-25
JP2004303909A JP4343082B2 (ja) 2003-12-25 2004-10-19 電子回路ユニット、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005210068A JP2005210068A (ja) 2005-08-04
JP4343082B2 true JP4343082B2 (ja) 2009-10-14

Family

ID=34554864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004303909A Expired - Fee Related JP4343082B2 (ja) 2003-12-25 2004-10-19 電子回路ユニット、及びその製造方法

Country Status (3)

Country Link
US (1) US7157362B2 (ja)
EP (1) EP1549119A3 (ja)
JP (1) JP4343082B2 (ja)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
US4740414A (en) * 1986-11-17 1988-04-26 Rockwell International Corporation Ceramic/organic multilayer interconnection board
US4910643A (en) * 1988-06-06 1990-03-20 General Electric Company Thick film, multi-layer, ceramic interconnected circuit board
JPH05243330A (ja) * 1992-02-28 1993-09-21 Nippondenso Co Ltd 多層配線基板とフリップチップｉｃの接続構造
JP3081559B2 (ja) * 1997-06-04 2000-08-28 ニッコー株式会社 ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
US6222246B1 (en) * 1999-01-08 2001-04-24 Intel Corporation Flip-chip having an on-chip decoupling capacitor
US20030038366A1 (en) * 1999-03-09 2003-02-27 Kabushiki Kaisha Toshiba Three-dimensional semiconductor device having plural active semiconductor components
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP2000307212A (ja) 1999-04-20 2000-11-02 Denso Corp 配線基板及びその製造方法
JP3585793B2 (ja) * 1999-11-09 2004-11-04 富士通株式会社 両面薄膜配線基板の製造方法
JP3531573B2 (ja) * 2000-03-17 2004-05-31 株式会社村田製作所 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP2002134873A (ja) * 2000-10-24 2002-05-10 Nippon Dempa Kogyo Co Ltd チップ素子の実装方法及び表面実装用の水晶発振器
JP2003124429A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd モジュール部品
JP2003264253A (ja) * 2002-03-12 2003-09-19 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
DE10228328A1 (de) * 2002-06-25 2004-01-22 Epcos Ag Elektronisches Bauelement mit einem Mehrlagensubstrat und Herstellungsverfahren
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
JP4105524B2 (ja) * 2002-10-23 2008-06-25 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2005210068A (ja) 2005-08-04
US7157362B2 (en) 2007-01-02
EP1549119A3 (en) 2007-08-08
US20050140008A1 (en) 2005-06-30
EP1549119A2 (en) 2005-06-29

Similar Documents

Publication Publication Date Title
JPH10173324A (ja) 表面実装型パッケージ及びその実装方法
JPH07169873A (ja) 多層基板およびその製造方法
JP2004515077A (ja) 半導体モジュールのための中間担体、このような中間担体を使用の下で製作された半導体モジュール、およびこのような中間担体を製作するための方法
KR101070022B1 (ko) 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP4343082B2 (ja) 電子回路ユニット、及びその製造方法
US20140118984A1 (en) Electronic device and method of manufacturing the same
JP4123321B2 (ja) 配線基板の接合方法
JPS63143A (ja) リ−ドレス部品
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
JPH10242335A (ja) 半導体装置
JP2000022070A (ja) バンプを有する電子部品及びその製造方法
JPH10242324A (ja) 電極を内包したセラミック基板およびその製造方法
EP1317001A1 (en) A semiconductor device
JP4619104B2 (ja) 半導体装置
JP3269506B2 (ja) 半導体装置
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP4017955B2 (ja) 半導体素子の実装方法
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3847219B2 (ja) 配線基板
JPH0314292A (ja) 高密度実装モジュールの製造方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JP2006185977A (ja) 配線基板
JP4009256B2 (ja) 半導体装置、及びその製造方法
JP2011119580A (ja) 電子装置及びその製造方法
JP2006121008A (ja) 半導体部品実装体及び半導体部品実装体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4343082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees