JPH07169873A - 多層基板およびその製造方法 - Google Patents

多層基板およびその製造方法

Info

Publication number
JPH07169873A
JPH07169873A JP5314762A JP31476293A JPH07169873A JP H07169873 A JPH07169873 A JP H07169873A JP 5314762 A JP5314762 A JP 5314762A JP 31476293 A JP31476293 A JP 31476293A JP H07169873 A JPH07169873 A JP H07169873A
Authority
JP
Japan
Prior art keywords
substrate
layer
bonding pad
semiconductor
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5314762A
Other languages
English (en)
Other versions
JP2606110B2 (ja
Inventor
Michinori Ogiso
道則 小木曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5314762A priority Critical patent/JP2606110B2/ja
Publication of JPH07169873A publication Critical patent/JPH07169873A/ja
Application granted granted Critical
Publication of JP2606110B2 publication Critical patent/JP2606110B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】半導体を基板に実装する際に半田がボンディン
グパッド以外のパターンに流れ込むのを防止する。 【構成】半導体の電極上に設けられたバンプ電極が電気
的に接続するボンディングパッドを有する層の基板より
上位の各層の基板に、ボンディングパッドとの位置の整
合をとってホールを設ける。各層の基板を積層し、焼成
により多層基板を製造する。半導体のバンプ電極を多層
基板上に設けられたホールに挿入し、基板の下面より熱
を加えることによりフリップチップ実装する。各層基板
のホール以外の部分が壁となり、溶融した半田がボンデ
ィングパッド以外のパターンに流れ込まない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体のフリップチッ
プ実装に用いられる多層基板およびその製造方法に関す
る。
【０００２】
【従来の技術】従来、この種のフリップチップ実装はワ
イヤーを用いたマニュアルボンディングに比べ低コス
ト、生産性の向上が図れる等の利点を有するため、広く
使用されている。
【０００３】図５は従来のフリップチップ実装に用いら
れる基板およびその実装方法を説明する断面図である。
図５（ａ）に示すように、半導体１１には電極２が設け
られている。次に図５（ｂ）において、まず、この電極
１２上に球状の半田バンプ１３を形成する。半導体１１
が実装される基板１４には、半田バンプ１３を介して電
極１２と電気的に接続されるボンディングパッド１５が
設けられている（なお、同図においては多層基板の第１
層基板のみ基盤１４として示されている）。また、基板
１４には半導体１１を基板１４に実装する際に、溶融し
た半田バンプ１３がボンディングパッド１５以外の回路
およびパターンに流れ込むのを防止するための厚膜ガラ
ス１６が形成されている。この厚膜ガラス１６は多層基
板における基板焼成処理の後にガラスペーストを塗布
し、焼成することにより形成される。
【０００４】このような構成において、半導体１１を半
田バンプ１３がボンディングパッド１５上に接触するよ
うに基板１４上に重ね合わせ、基板の低面より加熱す
る。この加熱により半田バンプが溶融し、電極１２とボ
ンディングパッド１５とは電気的に接続される。
【０００５】また、この種の半導体が実装される基板お
よびその製造方法に関しては、例えば、１９９２年６月
１９日公開の特開平４−１７１８９１号公報（文献１）
記載の構造および製造方法が知られている。この文献１
には、多層プリント配線板の表面中央部に凹部を有し、
縦断面がＵ字形である凹部の低面および側面を含む全面
に銅メッキが施された表面実装パッドが設けられた多層
プリント配線板が記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、図５に
示したフリップチップ実装に用いられる基板は基板焼成
後に厚膜ガラスを形成させるため、２度も基板を焼成し
なくてはならなく、製造工程が複雑である。また、ボン
ディングパッドと厚膜ガラスとの位置関係を正確に合わ
せる必要があるにもかかわらず、基板焼成時に基板を構
成するグリーンシートが縮むために、整合が不可能であ
る。
【０００７】一方、文献１記載の基板およびその製造方
法は製造工程が非常に複雑であり、生産効率が低下する
という問題を有する。
【０００８】本発明は上述した問題を解決し、半導体と
基盤との位置合わせが容易でしかも製造が容易なフリッ
プチップ実装用基板およびその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】そこで、本発明では、多
層基板において、バンプ電極が電気的に接続するボンデ
ィングパッドの位置に整合するボンディングパッドを有
する層の基板より上位の層の基板にホールを設けること
により上記目的を達成している。
【００１０】
【実施例】次に本発明について図面を参照して詳細に説
明する。
【００１１】まずはじめに、半導体と多層基板とのフリ
ップチップ実装方法について説明する。以下、本発明の
特徴である半導体と多層基板上のボンディングパッドと
の電気的接続構造および方法が理解し易いように３層か
らなる多層基板を例にとり説明する。
【００１２】図１は、本発明の半導体のフリップチップ
実装方法を説明する断面図である。
【００１３】図１において、図（ａ）は実装される半導
体１を示しており、従来の技術として図５で示した半導
体１１と同様のものを用いる。図（ｂ）は半田バンプ３
が形成された半導体１と、半導体１を実装するセラミッ
ク多層基板４を示している。図（ｂ）において、基板４
の第１層７には、第２層８に設けられたボンディングパ
ッド５と対応する位置にホール６が設けられている。ま
た、同図には記載されていないが、第２および３層基
板、８および９は、各層に設けられたビアホールに導体
ペーストを充満させ、基板を焼成することにより電気的
に接続されている。また、第１および２の層基板、７お
よび８は前述した焼成により接合されている。
【００１４】このような構成において、まず、半田バン
プ３を、ボンディングパッド５上に接触するようにホー
ル６に挿入し、同図の矢印方向に半導体１と多層基板４
とを重ね合わせる。次に、多層基板４に下面より熱を加
えることにより半田バンプ３が溶融し、電極２とボンデ
ィングパッド５とは電気的に接続される。この時、第２
層８に設けられたボンディングパッド５以外の回路およ
びパターンには溶融した半田は流れ込まない。これは、
第１層７のホール６以外の部分が従来の技術として図５
で説明した厚膜ガラス１６と同じ作用を有するからであ
る。
【００１５】次に、本発明による多層基板およびその製
造方法について図２および３を用いて説明する。
【００１６】まず、図（ａ）に示したグリーンシート１
０にパンチングにより穴をあけることによりホール６を
形成し、第１層基板７を得る。次に図（ｃ）に示すよう
に第２層基板８に回路パターン１８を形成するととも
に、半導体１の半田バンプ３と接触する部分にボンディ
ングパッド５を設ける。また、第３層基板９と電気的接
続を得るためのビアホール１７を回路パターン１８の端
部に設け、内部にはタングステン等の導体ペーストを充
填する。図（ｄ）に示す第３層基板９には、第２層基板
８と同様に回路パターン１８を設けるとともに、第２層
基板のビアホール１７の位置と対応する位置に接続部１
９を設ける。
【００１７】次に、図２に示した第１層〜第３層基板７
〜９を積み重ね、積層された基板を焼成することにより
第１層〜第３層からなる多層基板４を得る。なお、ホー
ル６を有する第１層基板７と第２層基板８との積層方法
は、図３に示すように、ホール６とボンディングパッド
５との位置が整合するように同図矢印の方向に積層す
る。
【００１８】次に、図４を参照して本発明の第２の実施
例を説明する。図（ｂ）に示すように、多層基板４の第
２および３層基板７および８には、各ボンディングパッ
ド５が設けられている。また、半田バンプ３とボンディ
ングパッド５とが電気的に接続されるよう第１および２
層基板７および８にホール６が設けられている。ただ
し、第２基板８には回路パターンが形成されているた
め、この回路パターンとホール６が交叉しないようにホ
ール６が設けられている。各層基板上のボンディングパ
ッド５、ホール６、および回路パターンの形成方法は第
１の実施例と全く同様である。また、実装方法について
も同様である。
【００１９】
【発明の効果】以上説明したように、本発明による多層
基板では、下位層にバンプ電極が電気的に接続されるボ
ンディングパッドが設けられ、上位層に、ボンディング
パッドの対応する位置にホールが設けられているため、
従来のように、上位層に半田流れ防止用の厚膜ガラスを
形成させる必要がなく、１度の基板焼成で多層基板を得
ることができる。また、ボンディングパッドと厚膜ガラ
スとの位置関係の整合を行う必要がない。このため、フ
リップチップ実装用多層基板の製造工程が大幅に簡略化
でき、生産効率が向上するという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する第２層基板のみに
ボンディングパッドがある場合の半導体のフリップチッ
プ実装を説明する断面図。
【図２】本発明の一実施例である多層基板およびその製
造方法を説明する斜視図。
【図３】図２に示した多層基板の第１層基板を積層する
状態を示す斜視図。
【図４】本発明の第２の実施例を説明する多層基板の第
２および３層基板にボンディングパッドを有する多層基
板およびその実装方法を説明する断面図。
【図５】従来のフリップチップ実装に用いられる基板お
よびその実装方法を説明する断面図。
【符号の説明】
１ 半導体 ２ 電極 ３ 半田バンプ ４ 多層基板 ５ ボンディングパッド ６ ホール ７ 第１層基板 ８ 第２層基板 ９ 第３層基板 １０ グリーンシート １１ 半導体 １２ 電極 １３ 半田バンプ １４ 基板 １５ ボンディングパッド １６ 厚膜ガラス １７ ビアホール １８ 回路 １９ 接続部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｇ 6921−4Ｅ Ｎ 6921−4Ｅ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体の電極と接続されるボンディング
    パッドを有する第１の基板と、この第１の基板上に配置
    され、前記ボンディングパッドの対応する位置にホール
    を有する第２の基板との少なくとも２枚の基板を有する
    ことを特徴とする多層基板。
  2. 【請求項２】 前記第２の基板が前記第１の基板に形成
    されたボンディングパッドとは別のボンディングパッド
    を有し、前記第２の基板上に配置され、前記第１および
    第２の基板に形成されたボンディングパッドの対応する
    位置にホールを有する第３の基板を有することを特徴と
    する請求項１記載の多層基板。
  3. 【請求項３】 半導体の多層基板へのフリップチップ実
    装において、前記半導体に設けられた電極上の半田バン
    プを前記多層基板の表面層である第１層基板上に設けら
    れたホールに挿入し、前記多層基板の下面より熱を加え
    ることにより、前記電極が前記第１層基板の下位層に設
    けられたボンディングパッドのみと前記半田バンプを介
    して電気的に接続することを特徴とする半導体の多層基
    板へのフリップチップ実装。
  4. 【請求項４】 フリップチップ実装に用いられる少なく
    とも３枚の基板から構成される多層基板の製造方法にお
    いて、前記少なくとも３枚の基板のうちホールのみを有
    する表面層基板である第１層基板以外の少なくとも２枚
    の基板に設けられたビアホールに導体ペーストを充填さ
    せ、前記３枚の基板を積み重ねることにより積層させ、
    焼成することを特徴とする多層基板の製造方法。
JP5314762A 1993-12-15 1993-12-15 多層基板およびその製造方法 Expired - Fee Related JP2606110B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5314762A JP2606110B2 (ja) 1993-12-15 1993-12-15 多層基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5314762A JP2606110B2 (ja) 1993-12-15 1993-12-15 多層基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH07169873A true JPH07169873A (ja) 1995-07-04
JP2606110B2 JP2606110B2 (ja) 1997-04-30

Family

ID=18057282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5314762A Expired - Fee Related JP2606110B2 (ja) 1993-12-15 1993-12-15 多層基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2606110B2 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
WO2001033623A1 (en) * 1999-10-29 2001-05-10 Hitachi, Ltd. Semiconductor device and its manufacturing method
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
US7297572B2 (en) 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US7315086B2 (en) 2004-11-03 2008-01-01 Samsung Electronics Co., Ltd. Chip-on-board package having flip chip assembly structure and manufacturing method thereof
US7408258B2 (en) 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
US7505862B2 (en) 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2017063133A (ja) * 2015-09-25 2017-03-30 トッパン・フォームズ株式会社 電子部品実装体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204841A (ja) 2018-05-22 2019-11-28 株式会社村田製作所 半導体装置
CN110690129B (zh) * 2019-09-24 2021-05-28 浙江集迈科微电子有限公司 一种具有防溢锡结构的三维异构堆叠方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114139A (ja) * 1986-10-31 1988-05-19 Nippon Denso Co Ltd 半導体回路装置
JPH05144879A (ja) * 1991-11-25 1993-06-11 Fujitsu General Ltd チツプ部品取付構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114139A (ja) * 1986-10-31 1988-05-19 Nippon Denso Co Ltd 半導体回路装置
JPH05144879A (ja) * 1991-11-25 1993-06-11 Fujitsu General Ltd チツプ部品取付構造

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186684A (ja) * 1997-12-19 1999-07-09 Ricoh Co Ltd ヒートシール接続物およびヒートシール接続方法
WO2001033623A1 (en) * 1999-10-29 2001-05-10 Hitachi, Ltd. Semiconductor device and its manufacturing method
US8581407B2 (en) 2001-09-07 2013-11-12 SK Hynix Inc. Electronic system modules and method of fabrication
US7615478B2 (en) 2001-09-07 2009-11-10 Hynix Semiconductor Inc. Fabrication method for electronic system modules
US9059070B2 (en) 2001-09-07 2015-06-16 SK Hynix Inc. Electronic system modules and method of fabrication
US7297572B2 (en) 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US8633584B2 (en) 2001-09-07 2014-01-21 SK Hynix Inc. Electronic assembly with electronic compontent and interconnection assembly connected via conductive bump and mating well
US6927471B2 (en) * 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
US8252635B2 (en) 2001-09-07 2012-08-28 Hynix Semiconductor Inc. Electronic system modules and method of fabrication
US7723156B2 (en) 2001-09-07 2010-05-25 Hynix Semiconductor Inc. Electronic system modules and method of fabrication
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
US7564131B2 (en) * 2002-06-07 2009-07-21 Lg Electronics Inc. Semiconductor package and method of making a semiconductor package
US7505862B2 (en) 2003-03-07 2009-03-17 Salmon Technologies, Llc Apparatus and method for testing electronic systems
US7408258B2 (en) 2003-08-20 2008-08-05 Salmon Technologies, Llc Interconnection circuit and electronic module utilizing same
US7315086B2 (en) 2004-11-03 2008-01-01 Samsung Electronics Co., Ltd. Chip-on-board package having flip chip assembly structure and manufacturing method thereof
US7971973B2 (en) 2005-09-16 2011-07-05 Fujifilm Corporation Electrical connection structure, liquid ejection head, method of manufacturing same, and image forming apparatus
JP2007076327A (ja) * 2005-09-16 2007-03-29 Fujifilm Corp 電気接続構造、液体吐出ヘッド及びその製造方法並びに画像形成装置
JP2008244180A (ja) * 2007-03-28 2008-10-09 Kyocera Corp 実装構造体およびその製造方法
JP2014229776A (ja) * 2013-05-23 2014-12-08 富士通株式会社 電極、電子部品、電子装置および電極の接合方法
JP2017063133A (ja) * 2015-09-25 2017-03-30 トッパン・フォームズ株式会社 電子部品実装体

Also Published As

Publication number Publication date
JP2606110B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
CN100568489C (zh) 电路模块及其制造方法
JP3653452B2 (ja) 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2606110B2 (ja) 多層基板およびその製造方法
CN108231716A (zh) 封装结构及其制造方法
JPH06120670A (ja) 多層配線基板
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
KR100895964B1 (ko) 저 프로파일 집적 모듈 상호접속들
JP3930222B2 (ja) 半導体装置の製造方法
JPH0936174A (ja) 半導体装置とその実装方法
JP2001326250A (ja) フリップチップ型半導体装置及び製造方法
JP3508905B2 (ja) 配線基板とその製造方法
JPH05243330A (ja) 多層配線基板とフリップチップｉｃの接続構造
JP2873645B2 (ja) セラミック多層配線基板の製造方法
JP4868196B2 (ja) セラミック多層基板の製造方法
JPH07335992A (ja) 配線基板と配線基板の製造方法
JP2004152943A (ja) 電子部品の実装構造およびそれに用いる基板ならびにその基板の製造方法
JP2005322659A (ja) 配線基板およびその製造方法ならびに半導体装置
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JP2006140513A (ja) セラミック多層基板の製造方法
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JPH0237097B2 (ja)
JPH1041626A (ja) フリップチップ用セラミック多層基板及びその製造方法
JPH03101194A (ja) 多層プリント配線基板の接続方法
JPH11298142A (ja) 多層セラミック基板の実装構造と実装方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961210

LAPS Cancellation because of no payment of annual fees