KR100895964B1 - 저 프로파일 집적 모듈 상호접속들 - Google Patents

저 프로파일 집적 모듈 상호접속들 Download PDF

Info

Publication number
KR100895964B1
KR100895964B1 KR1020037006575A KR20037006575A KR100895964B1 KR 100895964 B1 KR100895964 B1 KR 100895964B1 KR 1020037006575 A KR1020037006575 A KR 1020037006575A KR 20037006575 A KR20037006575 A KR 20037006575A KR 100895964 B1 KR100895964 B1 KR 100895964B1
Authority
KR
South Korea
Prior art keywords
module
vias
elements
integrated module
sheets
Prior art date
Application number
KR1020037006575A
Other languages
English (en)
Other versions
KR20030057553A (ko
Inventor
후치아유
웨터로스토마스에이
후왕롱퐁
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20030057553A publication Critical patent/KR20030057553A/ko
Application granted granted Critical
Publication of KR100895964B1 publication Critical patent/KR100895964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

저 프로파일 집적 모듈(21, 22, 23)은 세라믹 또는 PCB와 같은, 하부 모듈 표면으로부터 부분적으로 상부 모듈 표면까지 및 측면 모듈 표면에서 복수의 시트들 주어 적어도 하나를 통해 연장하는 비아(32)를 포함하고 함께 고정된 재료의 시트들(25)을 포함하도록 제조된다. 상기 비아는 전도성 재료로 충전된다. 모듈은 비아의 하부 표면보다 더 큰 면적을 갖는 장착 표면 상에 땜납 패드를 갖는 지지 기판 상에 장착된다. 비아의 하부 표면은, 상기 땜납이 측면 모듈 표면을 따라 비아를 채우도록 장착 패드 및 땜납의 상부 표면에 인접하여 위치된다.
저 프로파일 집적 모듈, 비아, 장착 패드, 소성 온도, 땜납 볼

Description

저 프로파일 집적 모듈 상호접속들{Low profile integrated module interconnects}
본 발명은 집적 모듈들(integrated modules)을 상호접속시키는 장치 및 방법에 관한 것이다.
보다 자세하게는, 본 발명은 향상된 신뢰성를 갖는 저 프로파일 상호접속들(low profile interconnects)을 통해 집적 모듈들을 상호접속시키는 장치 및 방법에 관한 것이다.
현재, 많은 전자 회로들은, 인쇄 회로 보드들 등과 같은, 더 큰 캐리어들에 장착되는 소형 소자들 또는 모듈들로 집적된다. 이러한 공정에서 발생하는 주요한 문제점들 중 하나는 집적 모듈들을 제조하는 재료 및 캐리어들을 제조하는 재료 간에 열 팽창의 차이들이 존재한다는 것이다. 예를 들어, 집적 모듈들용으로 흔히 채용되는 재료로는 세라믹(ceramic)이 있다. 세라믹 집적 모듈들은 일반적으로 단단한 플라스틱을 채용하는 어떤 유형의 인쇄 회로 보드 상에 장착된다. 이들 재료에서 열 팽창의 차이는 상호접속 신뢰성 및/또는 제품의 수명에 심각한 영향을 줄 수 있는 열 팽창 부정합(thermal expansion mismatch)을 만든다.
일반적으로, 집적 모듈들은 하부 표면(lower surface) 주위에 분포된 전기 트레이스들(electrical traces)을 갖는다. 종래 기술에서, 집적 모듈들의 전기 트레이스들은 땜납 볼들(solder balls)에 의해 인쇄 회로 보드 상의 장착 및 접속 패드들에 전기적 및 물리적으로 접속된다. 모듈의 하부 표면의 중심은 제로 응력 또는 중간 지점(neutral point)으로서 간주될 수 있고, 그 중심으로부터 이격된 접속들은 많은 응력을 받으며, 중심으로부터 더 이격된 접속들일수록 보다 많은 응력을 받는다. 이러한 응력의 일부는, 소량의 복원력(resiliency) 또는 움직임을 제공하는 땜납 볼들에 의해 완화된다. 이러한 응력을 더욱 완화하기 위해서, 땜납 볼의 높이가 증가된다. 열 팽창 중간 지점으로부터의 땜납 조인트의 거리 및 스탠드오프 높이(standoff height)는 땜납 조인트 열 피로(solder joint thermal fatigue)의 원인이 되는 가장 중요한 원인들로 잘 알려져 있다. 더 높은 스탠드오프 높이들 및 열 팽창 중간 지점으로부터의 더 작은 거리들이 바람직하다.
보다 낮은 프로파일 구조들 및 더 큰 집적 모듈들에 대한 현재의 요구들은 심각한 신뢰성 문제들을 제시한다. 일반적으로, 소비자는 허용될 수 있는 최대 높이(장착 보드의 표면과 모듈의 상부 표면 간의 거리)를 규정한다. 따라서, 제조업자는 모듈 내의 소자들의 위치 및 양과, 스탠드오프 높이 사이를 절충하여 배열해야 한다. 분명히, 스탠드오프 높이가 상호접속 열 피로 수명을 향상시키도록 증가되기 때문에, 모듈 내의 소자들의 수는 규정된 최대 높이를 달성하도록 감소되어야 한다.
따라서, 본 발명은 신뢰성을 감소시키지 않고도 스탠드오프 높이를 감소시키고 땜납 조인트 열 피로 수명을 향상시키는 장치 및 방법을 제공하기에 매우 바람직하다.
도 1은 장착 구조를 예시하는, 종래 기술 모듈의 간략화된 측면도.
도 2는 열 팽창 중간 지점으로부터의 열 팽창 거리들을 예시하는, 종래 기술 모듈의 간략화된 저면도.
도 3은 본 발명에 따른 복수의 모듈들을 포함하는 어셈블리의 일부를 확대한 단면도.
도 4는 도 3의 어셈블리의 단층의 일부를 크게 확대한 상세도.
도 5는 도 3의 어셈블리의 인접 모듈들로부터 커팅(cuting)된 후의 단일 모듈의 간략화된 측면도.
도 6은 도 5의 모듈의 간략화된 저면도.
도 7은 도 6과 유사한, 응력 완화 앵커 패드(stress relief anchor pad)를 포함하는 모듈의 저면도.
도 8은 도 7의 라인 8-8에 따라 취해진, 본 발명에 따른 모듈로의 단일 땜납 접속의 확대된 단면도.
도 9는 도 8에 따른 모듈의 일부의 평면도.
도 10은 본 발명에 따른 모듈로의 또다른 단일 땜납 접속의 확대된 단면도.
도 11은 도 10에 따른 모듈의 일부의 단면도.
도 1을 참조하면, 종래 기술 모듈(10)의 간략화된 측면도가 예시된다. 모듈(10)은 그의 하부 표면 상에 형성된 복수의 단자들(11)을 포함한다. 본 기술에 공지된 바와 같이, 단자들(11)은 모듈(10)내의 집적 회로들 및 소자들에 내부적으로 접속된다. 또한, 단자들(11)은 지지 기판(12) 상에 모듈(10)을 장착하도록 기능한다. 지지 기판(12)은 상부 표면 또는 장착 표면(15) 상에 형성되고, 모듈(10)의 단자들(11)과 일치하도록 위치된 복수의 장착/접속 패드들을 갖는다. 땜납 볼들(16)은 단자들(11) 및 장착/접속 패드들(14) 사이에 위치된다. 어셈블리 동안, 땜납 볼들(16)은 단자들(11)과 장착/접속 패드들(14)에 물리적 및 전기적으로 접속하도록 부분적으로 용해된다. 따라서, 땜납 볼들(16)은 지지 기판(12) 상에 물리적으로 모듈(10)을 장착하고, 장착/접속 패드들(14)에 전기적으로 단자들(11)을 접속시킨다.
부가하여 도 2를 참조하면, 모듈(10)의 하부 표면의 지정된 중심 지점(17)은 제로 응력 또는 중간 지점으로 고려되며, 지점(17)으로부터 이격된 단자들(11)은 응력의 양이 증가한다. 지점(17)으로부터 멀리 이격된 단자(11)일수록 보다 많은 응력을 받는다. 도 2에 예시된 예에서, 모듈(10)의 모서리에 놓인 단자(11)는, 화살표(18)로 표시된 바와 같이 지점(17)으로부터 가장 멀리 이격되고, 가장 많은 응력을 경험한다. 이러한 응력의 일부는 작은 양의 복원력 또는 움직임을 제공하는 땜납 볼들(16)(도 1 참조)에 의해 완화된다. 땜납 볼들(16)의 응력 완화 특성들을 향상시키기 위해, 모듈(10)의 하부 표면 및 지지 기판(12)의 상부 표면(15) 사이의 스탠드오프 높이(도 1에 hs로 표기됨)가 증가된다. 열 팽창 중간 지점(17)으로부터의 땜납 조인트의 거리 및 스탠드오프 높이 hs는 SMT 땜납 조인트 열 피로에 책임이 있는 가장 중요한 요인들이라고 공지되어 있다.
소비자들로부터의 현재 요구들은 도 1에 h로 표기된 보다 낮은 프로파일들을 구비한 제품들을 제조하는 것을 포함한다. 또한, 집적 모듈들이 보다 크게 되는 것도 포함한다. 보다 낮은 프로파일들 및 더 큰 모듈들은, 중간 지점(17)으로부터의 보다 높은 스탠드오프 높이들과 보다 짧은 거리들이 직접적으로 충돌하기 때문에, 심각한 신뢰성 문제들을 나타낸다. 소비자가 허용될 수 있는 최대 높이 h를 지정할 때, 제조업자는 모듈 내의 소자들의 양 및 위치와, 스탠드오프 높이 hs 사이에서 절충해야 한다. 명확하게는, 스탠드오프 높이 hs가 땜납 조인트 열 피로 수명을 향상시키도록 증가될 때, 모듈(10) 내에 포함될 수 있는 소자들의 수는 규정된 최대 높이 h를 달성하도록 감소되어야 한다.
이제, 도 3을 참조하면, 확대된 단면도가 복수의 모듈들(21, 22, 23)을 포함하는 어셈블리 또는 스택(20)의 일부로 도시된다. 어셈블리(20)는 본 발명에 따라 저 프로파일 집적 모듈을 제조하는 방법을 기술하는 것을 돕도록 도시된다. 여기서, 어셈블리(20)가 세라믹 재료들, 현재 FR4로 공지된 고밀도 상호 접속 인쇄 회로 보드들(HDI/PCB), 및 실질적으로 전기 회로들 및 소자들이 시트들에 포함되고 완전한 회로 또는 전기 소자를 형성하도록 적층되는 임의의 재료와 같이 폭넓게 다양한 재료들의 시트들을 포함할 수 있다는 것을 특히 이해되어야 한다.
이러한 양호한 실시예에서, 비소성 또는 그린 세라믹 재료의 복수의 시트들(25)은 예시적인 목적으로 제공된다. 하나의 시트(25)의 전형적인 예는 도 4에 도시된다. 각각의 시트(25)는 측면들(27)에 의해 규정되고 측면들(27)을 공유하기 위해 서로 인접하여 형성된 복수의 모듈 소자들(26)을 포함한다. 각각의 소자(26)는 몇몇 전기 트레이스들(도 4에 28로 지정된)을 포함하고, 캐패시터들, 인턱터들(inductors), 저항기들, 반도체 집적 회로들(29로 지정된 IC와 같은) 등과 같은 몇몇 전기 소자들을 더 포함할 수 있다. 또한, 각각의 소자(26)는 그들을 통해 확장하는 비아들을 포함하고, 그들 중 몇몇(30으로 지정된)은 측면들(27) 사이에 위치되고, 그들 중 몇몇(32로 지정된)은 측면들(27)을 통과하여 인접 소자들(26)로 확장하도록 연장된 구성으로 형성된다.
양호한 실시예에서, 비아들(30)은 펀치들(punches), 드릴들(drills), 레이저들 등을 이용하여 형성된다(이하, "펀칭(punching)"으로 부른다). 비아들(32)은, 연장된 횡단면을 갖는 단일 비아를 규정하도록, 복수의 인접하고, 부분적으로 중첩하고, 실질적으로 원형인 홀들(holes)을 펀칭(이하, 니블링(nibbling)으로 부른다)함으로써 형성된다. 정사각형으로 제한하지 않고, 직사각형, 원형, 타원형 등을 포함하는 비아들의 다양한 크기들 및 형태들이 예컨대, 니블링을 이용하여 형성될 수 있고, 도 4 및 도 6에 도시된 원형의 연장된 비아들이 제조 공정의 이해를 위해 간략하게 하기 위해 도시됨은 물론 이해될 것이다. 다양한 비아들의 크기의 예로서, 도 6에 33으로 지정된 비아(32)의 노출된 표면의 횡단면 크기는 125㎛ 내지 500㎛의 범위에 있다.
상술된 바와 같이, 시트들(25)은, 종래 기술에 공지된 바와 같이, Al2O3 입자들, 유리 입자들, 및 일반적으로 유기 재료를 포함하는 바인더를 통상적으로 포함하는 비소성 그린 세라믹 재료로 형성된다. 모든 비아들(30, 32)이 적절하게 시트(25)에 형성된 후에, 이러한 양호한 실시예에서 80%의 은(silver)과 용매(solvent)인 금속 페이스트는, 예컨대, 스퀴지(squeegee) 등을 이용함으로써 비아들내에 밀어 넣어진다. 은 페이스트에서의 용매는 비아들의 비소성 세라믹 재료 측면들로 슬며시 들어가고 비아들에 은 페이스트를 견고하게 결합시키는 경향을 갖는다. 여기서, 금속 페이스트가 그린 세라믹 시트들의 소성 온도보다 일반적으로 더 큰, 즉 800 ℃보다 더 큰 녹는점을 갖는 임의의 전기적 도전 재료를 포함할 수 있음은 이해될 것이다. 정상적인 땜납들 등이, 원한다면, 상술된 FR4와 같은 고온의 경화 또는 소성을 요구하지 않는 재료의 시트들에서 이용될 수 있음은 또한 이해될 것이다.
도 3을 다시 참조하면, 복수의 시트들(25)(이 예에서는 3개)이 전체 스택을 통해 공통 측면들(27) 및 공통 비아들(common vias; 32)을 형성하도록 수직으로 정렬된 측면들(27) 및 비아들(32)을 따라 오버라잉 관계로 적층되거나 위치되는 것을 볼 수 있다. 물론, 내부 비아들(30) 및 다양한 다른 접속들이 하나 이상의 완전한 상호 접속된 회로들을 제공하도록 또한 정렬되는 것은 이해될 것이다.
시트들(25)과 유사한 비소성 또는 그린 세라믹 재료로 형성된 다른 복수의 시트들(35)은 시트들(25)의 모듈 소자들(26)과 유사한 모듈 소자들을 포함하도록 제조된다. 일반적으로, 시트들(35)을 위한 제조 공정은 비아들(32)이 포함되지 않는 것을 제외하고는 시트들(25)에 대해 상술된 것과 유사하다. 시트들(35)은 몇몇 전기 트레이스들을 포함하고, 또한, 캐패시터들, 인턱터들, 저항기들, 반도체 집적 회로들 등과 같은 몇몇 전기 소자들을 포함할 수 있다. 부가하여, 시트들(35)은, 다양한 시트들(35, 25) 사이의 상호 접속들을 제공하도록, 시트들(25)의 비아들(30)과 유사한 중간 비아들을 포함한다. 복수의 시트들(35)(이 실시예에서는 3개)은 측면들을 따라 오버라잉 관계로 적층되고 위치되어, 임의의 비아들과 소자들 이 하나 이상의 완전한 상호 접속된 회로들을 형성하도록 정렬된다.
도 3으로부터 볼 수 있는 것처럼, 시트들(25)은 정렬된 측면들(27)을 따라 시트들(35)위에 오버라잉 관계로 적층되어, 복수의 수직으로 정렬된 모듈들(21, 22, 23)을 형성한다. 모듈들(21, 22, 23)은 각각의 측면 상에서 다음 인접한 모듈을 갖는 공통의 측면들(27)을 공유하기 위해 인접 접경 관계(adjacent abutting relationship)로 위치된다. 당업자들에 의해 이해되는 바와 같이, 시트들(25, 35)은 매우 얇고, 일반적으로 이용된 시트들의 총 수는 모듈의 사용자에 의해 지정된 높이(h)(예를 들어, 2mm)에 관한 임의의 제한들 뿐만 아니라 집적되는 회로 또는 회로들에 의존한다.
또한, 시트들(25)의 수 및 시트들(35)의 수는 공통 비아들(32)에 대해 요구된 수직 길이에 의존한다. 실제로, 스택(20)에 포함된 시트들의 수는 최소 하나의 시트(25) 및 하나의 시트(35)에서 총 20개의 시트들만큼 많거나 또는 그 이상까지 다양할 수 있다. 이 양호한 실시예에서, 스택(20)에서의 시트들(25)의 수 및 시트들(35)의 수는 공통 비아들(32)이 약 25㎛에서 스택의 높이(즉, 하부 시트의 하부 표면과 상부 시트의 상부 표면 사이의 거리)의 약 1/2까지의 범위에서 수직으로 확장한다.
시트들(25) 및 시트들(35)의 스택(20)을 어셈블링하기 위한 특정 프로시저가 이해를 높이는 방식으로 기술되었지만, 임의의 편리한 어셈블리 프로시저가 수행될 수 있음은 이해되어야 한다. 예컨대, 모든 요구된 시트들(25, 35)을 먼저 형성하고, 이어서 그것들을 하나의 단계에서 정렬된 위치에 적층하는 것이 일반적으로 편리하다. 상술된 단계들 및 이후에 시트들의 스택을 달성하는 데 있어서의 정확한 시퀀스는 본 발명에 중요하지 않으며, 제조되는 특정 실시예들에 따라 변화될 수 있다.
비소성 또는 그린 세라믹 시트들의 스택(20)이 도 3에 도시된 바와 같이 어셈블링되면, 스택은 커팅(cutting)되고, 그렇지 않으면 별개의 모듈들로 분할된다. 이러한 양호한 실시예에서, 스택(20)은 매우 날카로운 기구로 커팅된다. 커팅은, 시트들(25, 35)이 비소성 또는 그린 세라믹으로 여전히 형성되기 때문에, 쉽게 달성된다. 스택(20)은 소성 후에 개별적인 모듈들로 분할될 수 있지만, 소성 세라믹은 매우 단단하고, 공정은 실질적으로 더 어려워질 것이다. 도 3에서, 인접 모듈들(21, 23) 및 인접 모듈들(21, 22)의 측면들(27)은 파선들로 표시된다. 여기서, 도 6에 도시된 바와 같이, 파선들을 따라 스택(20)을 커팅할 때, 각각의 모듈(21, 22, 23)이 그 측면들을 따라 확장하는 비아들(32)의 일부들을 가지도록, 측면들(27)이 비아들(32)을 통해 확장하는 것은 인식되어야 한다. 또한, 비아들(32)에서의 은 페이스트가 커팅 동작 동안 시트들(35)의 고체 표면에 의해 제자리에 보유되도록, 커팅 공정은 스택의 상부의 시트들(25) 및 스택의 하부의 시트들(35)과 함께 수행된다.
스택(20)이 별개의 모듈들(예를 들어, 모듈들 21, 22, 23)로 분리되면, 모듈들은 세라믹을 경화하도록 소성된다. 종래 기술에서 이해되는 바와 같이, 소성 온도는 일반적으로 그린 세라믹 재료의 조성에 의해 지시된다. 이러한 양호한 실시예에서, 그린 세라믹 재료는 Al2O3 입자들, 유리 입자들과 유기 바인더(organic binder)를 포함한다. 이러한 경우에, 유리 입자들이 약 875℃의 온도에서 알루미늄 입자들과 함께 결합하도록 충분히 녹기 때문에, 유리 입자들은 소성 온도를 요구한다. 또한, 이 온도에서, 유리 바인더는 적어도 부분적으로 녹고 개량된 유리에 의해 함께 결합된 Al2O3 입자들을 포함하는 세라믹을 남기도록 조작된다. 또한, 다양한 시트들(25, 35)은 소성 공정에 의해 가상으로 단일 구조로 결합된다. 소성 공정에서, 개별적인 모듈들은 약 13% 수축되거나 줄어들지만, 그것이 최종 모듈에 영향을 주지 않도록, 축소는 실질적으로 균일하다. 또한, 소성 공정 동안, 비아들(30, 32)에서의 은 페이스트는 위치에 단단하게 경화된다.
이제, 도 7을 참조하면, 다른 최종 모듈(21)의 하부도가 도시된다. 복수의 비아들(32)은 각각의 측면(27)을 따라 분산되고, 응력 완화 앵커 패드(stress relief anchor pad)는 중앙에 위치된 8각형 엘리먼트(36)와 각각의 모서리에 위치된 원형 엘리먼트(37)를 포함한다. 응력 완화 앵커 패드는 최종 시트(25)의 하부 표면(예를 들어, 도 3에서의 상부 시트) 상에 형성되고, 지지 기판에 최종적으로 땜납되는 금속을 포함한다(앞으로 기술되는 바와 같이).
상기에 간단히 설명된 바와 같이, 모듈의 하부 표면의 중심 지점은 제로 응력 또는 중간 지점으로 고려되고, 단말들이 중간 지점으로부터 더 멀리 이격될수록, 보다 많은 응력을 받는다. 도 7에 도시된 실시예에서, 응력 완화 앵커 패드는 인접 상호 접속들 또는 비아들(32)에서 응력들을 감소시킨다. 8각형 엘리먼트(36) 및 원형 엘리먼트들(37)은 각각의 비아(32)가 근사적으로 동일하고 그들로부터 짧은 거리로 이격되도록 설계되고 위치된다. 8각형 엘리먼트(36) 및 원형 엘리먼트들(37)이 원한다면 단일 집적된 응력 완화 앵커 패드로서 형성될 수 있고, 또는 그것들이 각각의 비아와 응력 완화 앵커 패드 사이의 동일하고 짧은 거리를 제공할 목적으로, 부가적인 엘리먼트들로 분할될 수 있음은 이해될 것이다.
그 후, 개개의 소성 모듈들(예컨대, 모듈(21))이 도 8에 도시된 바와 같이, 지지 기판(40) 상에 장착될 수 있다. 바람직한 실시예에서, 지지 기판(40)은 인쇄 회로 보드 또는 장착 표면(42) 등의 것이다. 장착 패드들(43)은 소정의 널리 공지된 방법을 사용하여 표면(42) 상에 제조되고 리플로어블(reflowable) 땜납의 층 또는 땜납 페이스트는 인쇄 등의 소정의 널리 공지된 기술을 이용하여 적용된다. 편의를 위해, 하나의 장착 패드(43)만이 도 8에 예시되었지만, 지지 기판(40)에 접속되는 것이 바람직한, 소정의 또는 모든 비아들(32), 소정의 비아들(30), 및/또는 소정의 응력 완화 앵커 패드 또는 패드들이 일반적으로 연관된 정렬된 장착 패드(43)를 가질 거라는 것을 알 수 있다.
부가적으로 도 9를 참조하면, 장착 패드들(43)이 하부 또는 연관된 비아(32)의 인접한 표면 영역보다 더 큰 표면 영역으로 형성되는 것을 볼 수 있다. 예로서, 비아(32)가 약 125㎛의 최대 측면 크기를 갖는 직사각형 횡단면 영역으로 형성된다면, 장착 패드(43)의 표면 영역은 일반적으로 약 2:1의 폭에 대한 길이 비율을 갖는 사각형일 수 있다. 땜납(예를 들면, 땜납 페이스트 등)은 요구된 양을 달성하도록 땜납 인쇄 등에 의해 장착 패드(43) 상에 미리 배치된다. 이어서, 장착 패드(43) 상에 배치된 땜납 페이스트 또는 땜납을 용해 또는 리플로우시키기 위해 잘 알려진 방식으로 구조가 가열된다. 미리 배치된 땜납은 도 8에 예시된 바와 같이, 필렛(fillet)(45)을 형성하기 위해서 비아(32)의 외면을 채운다. 최종 스탠드오프 높이 hs가 바람직하게 75㎛ 내지 125㎛의 범위내에 있도록 미리 배치된 땜납의 양을 선택한다. 이러한 범위는 모듈과 연관된 땜납이 동시에 인쇄되게 하는데, 그 이유는 다른 보드 엘리먼트들 또는 모듈들을 위한 땜납과 전체 보드(40)가 한 단계에서 인쇄될 수 있기 때문이다.
다시 도 8 및 9를 참조하면, 접속 및/또는 장착 패드(46)는 각 비아(32)의 하부 표면과 접촉하여 모듈(21)의 하부 시트(25)의 하부 표면 상에 제공된다. 패드(46)는 더 큰 영역 위에 응력을 퍼뜨리기 위해 비아(32)의 횡단면 영역보다 더 큰 표면 영역을 갖는다(도 8 참조). 이어서, 지지 기판(40) 상의 장착 패드(43)의 표면 영역은 약 2:1의 폭에 대한 길이 비율을 갖는 일반적으로 사각형 형상 및 패드(46)의 표면 영역보다 적어도 2배 큰 표면 영역으로 형성된다(도 9 참조).
도 10 및 11을 참조하면, 응력을 감소시키기 위한 장치의 다른 실시예가 예시된다. 본 실시예에서는 도 8 및 9에 예시된 것과 유사한 소자들을 유사한 부호들로 나타내고, 프라임(prime)은 서로 다른 실시예를 가리키도록 각각의 부호에 부가된다. 본 실시예서, 접속 및/또는 장착 패드(46')은 하부 시트 다음 내부 시트의 하부 표면 상에 제공되고, 하나 이상의 하부 시트들(25')은 패드(46')로 정렬된 컷아웃들을 갖는다. 단자 하나의 장착 패드(43')만이 도 10 및 11에 예시되었지만, 지지 기판(40')에 접속하는 것이 바람직한, 소정의 또는 모든 비아들(32'), 소정의 비아들(30'), 및/또는 소정의 응력 완화 앵커 패드 또는 패드들이 일반적으로 그와 연관된 정렬된 장착 패드(43')를 가질 거라는 것을 알 수 있다. 본 실시예에서, 패드(46')는 모듈(21')의 하부 표면에 리세스되고, 그 결과 도 10에서 hsol로 표시된 땜납의 총 높이가 더 커져서, 조인트 상의 응력을 더 감소시킨다. 특정 적용 및 필요한 비아들의 수에 따르면, 패드(46')는 높이 hsol를 증가시키기 위해서 모듈(21')의 여러 시트들에서 하나에 리세스될 수 있다. 또한, 패드(46')를 리세스함으로써, 모듈(21')의 스탠드오프 높이 hs'가, 원한다면, 25㎛ 이하까지 감소될 수 있다는 것에 주목해야 한다.
발생되는 하나의 부가적인 문제는 리플로우 (고온) 공정 동안 소정의 Sn 염 기 땜납과 합금되거나 배기될 은의 경향이다. 이러한 배기 또는 합금으로 인해, 땜납 상호접속의 완전성은 깨지고 약해진다. 은의 배기 또는 합금의 결과들은 더 큰 양의 은을 제공함으로써 극복될 수 있다. 예를 들어, 패드(46')는 비아들의 충전에 대해 기술한 방식한 유사한 방식으로 은에서 형성될 수 있다. 어떤 특정 적용들에서, 모듈(21')의 하부 시트 또는 시트들(25')에서의 컷아웃 또는 컷아웃들은 비아들의 충전을 위해 기술한 방식과 유사한 방식으로 은으로 충전될 수 있다. 이러한 컷아웃은 추가의 은을 제공할 47에서 47'까지 증가하는 두께로 하여금 강한 상호접속들을 보장하게 한다.
따라서, 모듈(21)의 측면들(27)에 배치된 비아들(32)은 제조 공정을 개선하기 위해 단지 부분적으로 측면들까지 연장하도록 구성된다. 단지 부분적으로 측면들(27)까지 비아들(32)을 연장함으로써, 내부 회로는 내부 전기 트레이스들(28) 및 비아들(30)을 통해 쉽게 접속될 수 있다. 집적 회로의 어셈블링되거나 스택된 비소성 세라믹 시트들은 그린 상태에서 분리 공정을 크게 단순화시키는 동안 분리되거나 커팅된다. 또한, 단지 부분적으로 측면들(27)까지 비아들(32)을 연장함으로써, 시트들(35)은 은 또는 전도성 금속 아웃을 구동하지 않고 쉽게 양분될 수 있도록, 비아들(32)에서 은 또는 전도성 금속에 대한 베이스를 형성한다.
소성 및 다른 방법으로 완료된 집적 모듈들은 크게 감소된 스탠드오프 높이 hs'(예를 들어, 종래 기술에서 375㎛ 볼에 대한 75㎛ 내지 125㎛)로 지지 기판 상에 장착된다. 지지 기판 상의 장착 패드들의 크기 및 에지에 따라 배치된 전도성 금속 충전된 비아들로 인해, 장착 및 접속 공정에서 사용된 땜납은, 접속/장착을 크게 강화시키고, 땜납 조인트의 수명 및 신뢰성을 실질적으로 증가시키는 필렛을 형성하기 위해 모듈의 측면을 채운다.
본 발명의 특정 실시예들을 도시하고 기술하였지만, 본 기술 분야의 숙련된 자들에 의해 그 이상의 수정들 및 개선들이 발생할 것이다. 따라서, 본 발명이 도시된 특정 형태들에 제한되지 않는다는 것을 이해하기를 바라며, 첨부된 청구범위가 본 발명의 정신 및 범위를 벗어나지 않는 모든 수정들을 커버하도록 한다.

Claims (10)

  1. 저 프로파일 집적 모듈을 제조하는 방법에 있어서,
    두 개의 인접 집적 모듈 제 1 소자들을 규정하는 제 1 재료 시트를 제공하고, 상기 두 개의 인접 집적 모듈 제 1 소자들 간에 상기 제 1 시트를 통해 연장하는 비아를 형성하는 단계와,
    상기 제 1 재료 시트의 표면상에 두 개의 응력 완화 앵커 패드들(stress relief anchor pads)을 제공하는 단계로서, 상기 두 개의 응력 완화 앵커 패드들 각각의 하나는 상기 두 개의 인접 집적 모듈 제 1 소자들의 각각 내에 위치하는, 상기 두 개의 응력 완화 앵커 패드들 제공 단계와,
    상기 비아를 도전성 금속으로 충전하는 단계와,
    두 개의 인접 집적 모듈 제 2 소자들을 규정하는 제 2 재료 시트를 제공하는 단계와,
    두 개의 인접 집적 모듈들을 형성하도록 상기 두 개의 인접 집적 모듈 제 1 소자들이 상기 두 개의 인접 집적 모듈 제 2 소자들과 정렬되어 오버라잉 관계(overlying relationship)로 상기 제 1 및 제 2 시트들을 고정(fixing)시키는 단계와,
    상기 제 1 및 제 2 시트들을 별개의 집적 모듈들로 분리하도록 상기 비아를 통해 상기 제 1 및 제 2 시트들을 커팅(cutting)하는 단계로서, 각각의 모듈은 그 주변에 도전성 금속으로 충전되고 상기 주변의 일부를 따라 연장하는 상기 비아의 일부를 갖는, 상기 커팅 단계를 포함하는, 저 프로파일 집적 모듈을 제조하는 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 저 프로파일 집적 모듈을 제조하는 방법에 있어서,
    두 개의 인접 집적 모듈 제 1 소자들을 각각 규정하는 비소성 세라믹 재료(unfired ceramic material)의 복수의 제 1 시트들을 제공하고, 상기 두 개의 인접 집적 모듈 제 1 소자들 간에 상기 복수의 제 1 시트들을 통해 연장하는 복수의 비아들을 형성하는 단계와,
    상기 복수의 제 1 시트들 중 제 1 재료 시트의 표면상에, 두 개의 응력 완화 앵커 패드들을 제공하는 단계로서, 상기 두 개의 응력 완화 앵커 패드들 각각의 하나는 상기 두 개의 인접 집적 모듈 제 1 소자들의 각각 내에 위치하고, 상기 두 개의 응력 완화 앵커 패드들 각각은 상기 복수의 비아들 각각으로부터 이격된, 상기 두 개의 응력 완화 앵커 패드들 제공 단계와,
    상기 복수의 비아들 각각을 도전성 금속 페이스트로 충전하는 단계와,
    두 개의 인접 집적 모듈 제 2 소자들을 각각 규정하는 비소성 세라믹 재료의 복수의 제 2 재료 시트들을 제공하는 단계와,
    두 개의 인접 집적 모듈들을 형성하도록 상기 두 개의 인접 집적 모듈 제 1 소자들이 상기 두 개의 인접 집적 모듈 제 2 소자들과 정렬되어 오버라잉 관계로 상기 복수의 제 1 시트들 및 상기 복수의 제 2 시트들을 고정시키는 단계와,
    상기 고정된 복수의 제 1 및 제 2 시트들을 두 개의 별개의 집적 모듈들로 분리하도록 상기 복수의 비아들을 통해 상기 고정된 복수의 제 1 및 제 2 시트들을 커팅하는 단계로서, 각각의 모듈은 그 주변에 그리고 상기 주변의 일부를 따라 연장하는 상기 복수의 비아들의 각각의 일부를 갖는, 상기 커팅 단계와,
    세라믹 모듈들을 형성하기에 충분히 높은 소성 온도(firing temperature)에서 상기 두 개의 별개의 집적 모듈들을 소성시키는 단계로서, 상기 도전성 금속은 상기 소성 온도보다 더 높은 용융 온도를 갖는, 상기 소성 단계를 포함하는, 저 프로파일 집적 모듈을 제조하는 방법.
  7. 저 프로파일 집적 모듈을 제조하는 방법에 있어서,
    두 개의 인접 집적 모듈 제 1 소자들을 규정하는 제 1 재료 시트를 제공하고, 상기 두 개의 인접 집적 모듈 제 1 소자들 간에 상기 제 1 시트를 통해 연장하는 복수의 서로 이격된 비아들을 형성하는 단계와,
    상기 제 1 재료 시트의 표면상에 두 개의 응력 완화 앵커 패드들을 제공하는 단계로서, 상기 두 개의 응력 완화 앵커 패드들 각각의 하나는 상기 두 개의 인접 집적 모듈 제 1 소자들의 각각의 내에 위치하고, 상기 두 개의 응력 완화 앵커 패드들 각각은 상기 복수의 비아들 각각으로부터 근사적으로 동일한 간격으로 이격되는, 상기 두 개의 응력 완화 앵커 패드들 제공 단계와,
    상기 복수의 비아들을 도전성 금속으로 충전하는 단계와,
    두 개의 인접 집적 모듈 제 2 소자들을 규정하는 제 2 재료 시트를 제공하는 단계와,
    두 개의 인접 집적 모듈들을 형성하도록 상기 두 개의 인접 집적 모듈 제 1 소자들이 상기 두 개의 인접 집적 모듈 제 2 소자들과 정렬되어 오버라잉 관계로 상기 제 1 및 제 2 시트들을 고정시키는 단계로서, 상기 제 2 재료 시트는 상기 두 개의 응력 완화 앵커 패드들을 그 위에 갖는 상기 제 1 재료 시트의 표면에 대향하게 상기 제 1 재료 시트의 표면에 고정되는, 상기 제 1 및 제 2 시트들 고정 단계와,
    상기 제 1 및 제 2 시트들을 별개의 집적 모듈들로 분리하도록 상기 비아를 통해 상기 제 1 및 제 2 시트들을 커팅하는 단계로서, 각각의 모듈이 그의 주변에서 상기 복수의 비아들 각각의 일부 및 상기 두 개의 응력 완화 앵커 패드들의 하나를 갖는, 상기 커팅 단계를 포함하는, 저 프로파일 집적 모듈을 제조하는 방법.
  8. 지지 기판에 저 프로파일 집적 모듈을 접속시키는 방법에 있어서,
    상기 모듈을 형성하도록 함께 고정된 복수의 재료 시트들을 포함하고 하부 모듈 표면, 상부 모듈 표면, 및 측면 모듈 표면들을 규정하는 저 프로파일 집적 모듈을 제공하는 단계로서, 상기 모듈은 또한 상기 하부 모듈 표면으로부터 부분적으로 상기 상부 모듈 표면까지 그리고 측면 모듈 표면에서 상기 복수의 시트들 중 적어도 하나를 통해 연장하는 비아를 포함하고, 상기 비아는 도전성 재료로 충전되는, 상기 저 프로파일 집적 모듈 제공 단계와,
    상기 저 모듈 표면상에 응력 완화 앵커 패드를 제공하는 단계로서, 상기 응력 완화 앵커 패드는 상기 복수의 비아들로부터 이격된, 상기 응력 완화 앵커 패드 제공 단계와,
    상기 비아의 하부 표면보다 더 큰 면적의 상부 표면을 갖는 장착 패드를 장착 표면상에 갖는 지지 기판을 제공하는 단계와,
    상기 장착 패드의 상기 상부 표면에 인접하게 상기 하부 모듈 표면을 위치시키는 단계와,
    상기 측면 모듈 표면을 따라 땜납이 상기 비아를 채우도록 상기 장착 패드에 상기 비아를 땜납하는 단계를 포함하는, 지지 기판에 저 프로파일 집적 모듈을 접속하는 방법.
  9. 저 프로파일 집적 모듈에 있어서,
    오버라잉 관계로 함께 부착된 복수의 제 1 집적 모듈 소자들로서, 복수의 공통 비아들이 측면 표면들에 위치되고 하부 표면으로부터 상부 표면까지 그를 통해 연장하는, 상기 복수의 제 1 집적 모듈 소자들과,
    오버라잉 관계로 함께 고정된 복수의 제 2 집적 모듈 소자들로서, 상기 복수의 제 1 집적 모듈 소자들 및 상기 복수의 제 2 집적 모듈 소자들은 함께 부착되고, 부분적으로 집적 모듈의 적어도 한 쪽 표면을 따라 상기 모듈의 하부 표면으로부터 상기 모듈의 상부 표면을 향해 연장하는 상기 복수의 비아들을 갖는 상기 모듈을 형성하도록 정렬된, 상기 복수의 제 2 집적 모듈 소자들과,
    상기 모듈의 상기 하부 표면상의 응력 완화 앵커 패드로서, 상기 응력 완화 앵커 패드는 상기 복수의 비아들로부터 이격된, 상기 응력 완화 앵커 패드를 포함하고,
    상기 복수의 비아들은 도전성 재료로 충전되는, 저 프로파일 집적 모듈.
  10. 지지 기판 상에 장착된 저 프로파일 집적 모듈 어셈블리에 있어서,
    오버라잉 관계로 함께 부착된 복수의 제 1 집적 모듈 소자들로서, 복수의 공통 비아들이 측면 표면들에 위치되고 하부 표면으로부터 상부 표면까지 그를 통해 연장하는, 상기 복수의 제 1 집적 모듈 소자들, 및 오버라잉 관계로 함께 고정된 복수의 제 2 집적 모듈 소자들로서, 상기 복수의 제 1 집적 모듈 소자들 및 상기 복수의 제 2 집적 모듈 소자들은 함께 부착되고, 부분적으로 집적 모듈의 적어도 한 쪽 표면을 따라 상기 모듈의 하부 표면으로부터 상기 모듈의 상부 표면을 향해 연장하는 상기 복수의 비아들을 갖는 상기 모듈을 형성하도록 정렬된, 상기 복수의 제 2 집적 모듈 소자들을 포함하는, 모듈과;
    상부 표면상에 형성된 복수의 접속 패드들을 갖는 상기 상부 표면을 갖는 지지 기판으로서, 상기 모듈의 상기 하부 표면은 상기 지지 기판의 상기 상부 표면에 인접하게 배치되고 상기 복수의 비아들의 각각의 비아는 상기 복수의 접속 패드들 중 연관된 다른 하나를 오버라잉하는, 상기 지지 기판과;
    상기 모듈의 상기 하부 표면상의 응력 완화 앵커 패드로서, 상기 응력 완화 앵커 패드는 상기 복수의 비아들로부터 이격된, 상기 응력 완화 앵커 패드와;
    상기 연관된 접속 패드에 상기 복수의 비아들의 각각의 비아를 접속하는 땜납으로서, 상기 땜납은 상기 비아들 각각과 상기 연관된 접속 패드 간에 필렛(fillet)을 형성하도록 적어도 부분적으로 상기 비아들을 따라 상기 연관된 접속 패드로부터 연장하는, 상기 땜납을 포함하는, 저 프로파일 집적 모듈 어셈블리.
KR1020037006575A 2000-11-14 2001-11-07 저 프로파일 집적 모듈 상호접속들 KR100895964B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/712,749 2000-11-14
US09/712,749 US7506438B1 (en) 2000-11-14 2000-11-14 Low profile integrated module interconnects and method of fabrication
PCT/US2001/046626 WO2002041397A2 (en) 2000-11-14 2001-11-07 Low profile integrated module interconnects

Publications (2)

Publication Number Publication Date
KR20030057553A KR20030057553A (ko) 2003-07-04
KR100895964B1 true KR100895964B1 (ko) 2009-05-07

Family

ID=24863406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006575A KR100895964B1 (ko) 2000-11-14 2001-11-07 저 프로파일 집적 모듈 상호접속들

Country Status (7)

Country Link
US (1) US7506438B1 (ko)
JP (1) JP2004536442A (ko)
KR (1) KR100895964B1 (ko)
CN (1) CN100423252C (ko)
AU (1) AU2002228817A1 (ko)
TW (1) TWI247568B (ko)
WO (1) WO2002041397A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP3956965B2 (ja) * 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
KR100797696B1 (ko) * 2006-03-14 2008-01-23 삼성전기주식회사 인쇄회로기판의 정합방법
US20080265428A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Via and solder ball shapes to maximize chip or silicon carrier strength relative to thermal or bending load zero point
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0058288A1 (en) * 1981-02-18 1982-08-25 OMAC, Soc.r.l. Device to be placed in fireplaces for air ventilation or hot water circulation for heating and/or domestic use
EP0093381A1 (en) * 1982-04-27 1983-11-09 The Wellcome Foundation Limited Tricyclic compounds, preparation, use and intermediates
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US5235496A (en) * 1991-04-18 1993-08-10 Texas Instruments Incorporated Device for packaging integrated circuits

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606677A (en) * 1967-12-26 1971-09-21 Rca Corp Multilayer circuit board techniques
US4635093A (en) 1985-06-03 1987-01-06 General Electric Company Electrical connection
JPS63233598A (ja) 1987-03-23 1988-09-29 日立エーアイシー株式会社 印刷配線板及びその製造方法
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
SG48955A1 (en) 1992-07-27 1998-05-18 Murata Manufacturing Co Multilayer electronic component method of manufacturing the same and method of measuring characteristics thereof
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
JPH10163591A (ja) 1996-11-29 1998-06-19 Toshiba Corp プリント配線板
TW389968B (en) 1997-07-17 2000-05-11 Wu Liang Jung Image sensor package
US5811799A (en) 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
SE510487C2 (sv) * 1997-09-17 1999-05-31 Ericsson Telefon Ab L M Flerlagerskretskort
KR100563122B1 (ko) 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
EP1118120A1 (en) 1998-09-30 2001-07-25 Conexant Systems, Inc. Package for providing improved electrical contact and methods for forming the same
US6338893B1 (en) 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP3286917B2 (ja) 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0058288A1 (en) * 1981-02-18 1982-08-25 OMAC, Soc.r.l. Device to be placed in fireplaces for air ventilation or hot water circulation for heating and/or domestic use
EP0093381A1 (en) * 1982-04-27 1983-11-09 The Wellcome Foundation Limited Tricyclic compounds, preparation, use and intermediates
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US5235496A (en) * 1991-04-18 1993-08-10 Texas Instruments Incorporated Device for packaging integrated circuits

Also Published As

Publication number Publication date
WO2002041397A2 (en) 2002-05-23
CN1518767A (zh) 2004-08-04
WO2002041397A3 (en) 2004-01-08
TWI247568B (en) 2006-01-11
US7506438B1 (en) 2009-03-24
AU2002228817A1 (en) 2002-05-27
CN100423252C (zh) 2008-10-01
KR20030057553A (ko) 2003-07-04
JP2004536442A (ja) 2004-12-02

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US5847930A (en) Edge terminals for electronic circuit modules
US6580161B2 (en) Semiconductor device and method of making the same
KR100895964B1 (ko) 저 프로파일 집적 모듈 상호접속들
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
KR102600022B1 (ko) 전자 소자 모듈 및 그 제조 방법
US7660132B2 (en) Covered multilayer module
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
JP2606110B2 (ja) 多層基板およびその製造方法
KR100364450B1 (ko) 프린트기판과그제조방법및그프린트기판에대한도체요소의접속구조
KR100510316B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP4160923B2 (ja) 電子部品
JPH10313157A (ja) プリント基板
US7661964B2 (en) Connecting parts and multilayer wiring board
JP2873645B2 (ja) セラミック多層配線基板の製造方法
WO2011077968A1 (ja) 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2915186B2 (ja) 半導体素子の実装構造及びその実装方法
JP2017224699A (ja) プリント配線基板及びその製造方法
JP4276284B2 (ja) 電子部品の製造方法および電子部品用母基板
JP2528436B2 (ja) 回路基板装置の製造方法
JP2925376B2 (ja) 回路基板
JP2001068811A (ja) 階層式プリント基板の接続構造

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee