CN1518767A - 低外形集成模块互连 - Google Patents

低外形集成模块互连 Download PDF

Info

Publication number
CN1518767A
CN1518767A CNA018196993A CN01819699A CN1518767A CN 1518767 A CN1518767 A CN 1518767A CN A018196993 A CNA018196993 A CN A018196993A CN 01819699 A CN01819699 A CN 01819699A CN 1518767 A CN1518767 A CN 1518767A
Authority
CN
China
Prior art keywords
module
hole
parts
adjacent
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018196993A
Other languages
English (en)
Other versions
CN100423252C (zh
Inventor
���ҵv
傅家祐
��A����
托马斯·A·韦特罗斯
黄荣丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1518767A publication Critical patent/CN1518767A/zh
Application granted granted Critical
Publication of CN100423252C publication Critical patent/CN100423252C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种低外形集成模块(21，22，23)，制成为包括诸如陶瓷或PCB之类的材料的、固定在一起并包括通孔(32)的片(25)。所述通孔(32)穿过所述多个片中的至少一个从模块下表面部分地向模块上表面、在模块的侧面中延伸。用导电材料填充所述通孔。然后将该模块装到一个支撑基板上，该支撑基板在安装表面上具有面积比通孔下表面积大的焊盘。通孔的下表面与安装焊盘的上表面相邻放置，并这样焊接，使焊料沿模块侧面向上浸润通孔。

Description

低外形集成模块互连
技术领域
本发明涉及用于互连集成模块的装置和方法。
更具体的，本发明涉及用可靠性得以改进的低外形(low profile)互连来互连集成模块的装置和方法。
背景技术
目前，许多电子电路集成到小的部件或模块中，然后安装到大的载体上，例如印制电路板等。在该工艺中出现的主要问题是在构成集成的模块的材料和构成载体的材料之间的热膨胀的差别。例如，通常采用的用于集成模块的材料为陶瓷。陶瓷集成模块通常安装在采用硬塑料的某些类型的印制电路板上。在这些材料中热膨胀的不同产生热膨胀失配，严重影响互联的可靠性和/或产品的寿命。
通常，在集成模块下表面的周围分布有导电通路(electricaltrace)。在现有技术中，集成模块的导电通路通过焊料球电连接和物理连接到印制电路板上的安装和连接焊盘上。模块下表面的中心可视为零应力或中性点，中心之外的连接有更大的应力，并且随着连接与中心之间间隔的增加应力也相应增加。这些应力中的一部分由具有少量弹性或移动的焊料球释放。为了进一步释放该应力，增加焊料球的高度。众所周知，焊点的平衡高度(standoff height)和与热膨胀中性点的距离是造成焊点热疲劳的主要原因。最好采用更高的平衡高度和离热膨胀中性点更小的距离。
目前对于更低的外形结构和更大的集成模块的需求造成严重的可靠性问题。通常，用户指定可以接受的最大高度(安装板的表面与模块的上表面之间的距离)。然后，制造商必须在平衡高度与模块中的元件的数量和位置之间进行折衷。显然，随着平衡高度的增加以改善互联的热疲劳寿命，必须减少在模块中的元件的数量以满足指定的最大高度。
因此，非常需要提供降低平衡高度并改善焊点的热疲劳寿命而不降低可靠性的装置和方法。
附图简要说明
参考附图：
图1是现有技术模块的简化侧视图，示出了安装结构；
图2是现有技术模块的底面的简化示图，示出了从热膨胀中性点的热膨胀距离；
图3是根据本发明包括多个模块的组件的部分放大剖视图；
图4是图3的组件的单层的部分放大的细节图；
图5是从图3的组件中相邻模块切割之后单个模块的简化侧视图；
图6是图5的模块的底面的简化视图；
图7是与图6类似的包括应力释放锚焊盘(anchor pad)的模块的底面视图；
图8是根据本发明到模块的单焊点沿图7的线8-8的放大剖视图；
图9是根据图8的模块的部分顶视图；
图10是根据本发明的另一个到模块的单焊点的放大剖视图；以及
图11是根据图10的模块的部分顶视图。
优选实施例介绍
现在参考图1，示出了现有技术模块10的简化侧视图。模块10包括多个在其下表面上形成的端子11。正如在现有技术中所已知的，端子11在内部连接到模块10中集成的电路和元件上。端子11还用来将模块10安装到支撑基板12上。支撑基板12具有形成在上表面或者说安装表面15上的多个安装/连接焊盘14，并与模块10的端子11对应安置。焊料球16位于端子11和安装/连接焊盘14之间。在装配期间，焊料球16部分熔化，从而在物理上和电气上附着到端子11和安装/连接焊盘14上。因此，焊料球16物理上将模块10安装到支撑基板12上，并将端子11电连接到安装/连接焊盘14上。
再参考图2，模块10的下表面的用17表示的中心点视为零应力或中性点，而与点17间隔开的端子11具有增加的应力。与点17间隔越远的端子11所受到的应力越大。在图2所示的例子中，位于模块10的角部的端子11与点17相隔最远，受到的应力最大，用箭头18表示。这些应力中的一部分由焊料球16(参看图1)通过自身的少量弹性或移动而释放。为了改善焊料球16的应力释放特性，增加模块10的下表面与支撑基板12的上表面15之间的平衡高度(在图1中用hs表示)。众所周知，焊点的平衡高度hs和离热膨胀中性点17的距离是造成SMT(表面组装技术)焊点热疲劳的最主要原因。
来自用户的要求包括制造具有图1中用h表示的低外形的产品。此外，集成的模块变得越来越大。因为上述要求直接与更高的平衡高度hs和离中性点17更短的距离相矛盾，所以更低的外形和更大的模块造成严重的可靠性问题。当用户指定可以接受的最大高度h时，制造商必须在平衡高度与模块中的元件的数量和位置之间进行折衷。显然，随着平衡高度hs的增加以改善互联的热疲劳寿命，必须减少模块可包括的元件的数量以满足指定的最大高度h。
现在参考图3，示出了包括多个模块21、22和23的组件或叠层20的部分的放大剖面图。示出组件20是为了帮助介绍根据本发明制造低外形集成模块的方法。这里，应当特别理解，组件20可以包括各种各样的材料片，例如陶瓷材料、高密度互连印制电路板(HDI/PCB)(目前通称为FR4)以及在片层中包括电路和元件并堆叠以形成完整的电路和电学部件的任何材料。
在该优选实施例中，以多个未焙烧的或未烧结的陶瓷(greenceramic)材料的片25为例。在图4中示出了一个片25的典型例子。每个片25包括多个由侧面27限定的模块部件26，并互相紧挨着形成，从而共享侧面27。每个部件26包括一些导电通路(在图4中用28表示)，并且还包括一些电子元件，例如电容、电感、电阻、半导体集成电路(例如用29表示的IC)等。每个部件26还包括在其中延伸的通孔，其中的一些通孔(用30表示)位于侧面27之间，另一些(用32表示)以拉长的结构形成，以跨过侧面27进入相邻的部件26。
在优选实施例中，用冲床、钻孔机、激光等形成通孔30(下文中称作“穿孔”)。通过冲出多个相邻的、部分重叠的、基本为圆形的孔形成通孔32(下文中称作步冲(nibbling))，从而形成具有拉长剖面的单个通孔。当然，应当理解，可以用例如步冲等形成各种尺寸和形状的通孔，包括但不限于正方形、矩形、圆形、椭圆形等，在图4和6中所示的圆形和拉长的通孔仅仅是举例说明，以简化对制造工艺的理解。作为各种通孔的尺寸的例子，在图6中用33表示的通孔32的暴露面的剖面尺寸在125μm到500μm的范围内。
如上所述，片25用在现有技术中已知的未焙烧的或未烧结陶瓷材料制成，通常包括Al2O3微粒、玻璃微粒以及粘合剂，粘合剂通常包括有机材料。在片25中适当的形成所有的通孔30和32之后，例如，通过使用刮板(squeegee)等将金属膏(metal paste)，在本优选实施例中为80％的银和溶剂，压入到通孔中。在银膏中的溶剂倾向于渗到通孔的未焙烧陶瓷材料侧，并且将银膏牢固的粘在通孔中。这里，应当理解，金属膏可以包括熔点通常高于未烧结陶瓷片的焙烧(firing)温度，即，通常高于800℃的任何导电金属。还应当理解，如果需要的话可以在不需要高温固化(curing)或焙烧的材料片例如上述的FR4中使用普通焊料或类似物。
重新回到图3，可以看到多个片25(在本例中为三个)以侧面27和通孔32垂直对准的方式堆叠或以重叠的关系放置，从而形成贯穿整个堆叠的公共通孔32和公共侧面27。当然，应当理解，内部通孔30和各种其它连接也互相对准，以提供一个或多个完整的互连电路。
制造另外的由类似于片25的未焙烧的或未烧结陶瓷材料形成的多个片35，以包括类似于片25的模块部件26的模块部件。通常，片35的制造工艺与上述片25类似，除了不包括通孔32。片35包括一些导电通路，并且还可以包括一些电学元件，例如电容、电感、电阻、半导体集成电路等。此外，片35包括类似于片25中的通孔30的中间通孔，以提供各片35和25之间的互连。多个片35(在本例中为三个)以边和任何通孔以及元件对准的方式堆叠或以重叠的关系放置，从而形成一个或多个完整的互连电路。
如图3所示，片25按侧面27对齐与片35以覆盖关系堆叠，从而形成多个垂直对准的模块21、22和23。模块21、22和23以邻接的关系放置，从而与每一侧相邻的模块共享公共侧面27。正如本领域的技术人员所理解的，片25和35非常薄，并且通常所用片的总数取决于所集成的电路以及由模块的用户所指定的高度h的限制(例如，2mm)。此外，形成一体的片25的数量和片35的数量取决于所要的公共通孔32的垂直长度确定。实际上，包括在叠层20中的片的数量可以从最少一个片25和一个片35变化到总共二十片或更多。在本优选实施例中，这样确定叠层20中片25的数量和片35的数量，使垂直延伸的公共通孔32的延伸范围从大约25μm到叠层高度(即，底层片的下表面和顶层片的上表面之间的距离)的大约一半。
应当理解，虽然以加强理解的方式介绍了用于装配片25和片35的叠层20的特定步骤，但是也可以采用任何方便的装配步骤。例如，通常预先形成所有需要的片25和35，然后在一个步骤中对准位置将它们堆叠起来是有利的。上述和下面的实现片的堆叠的步骤的精确顺序对本发明并不是关键，可以根据所制造的具体实施例而变化。
在装配出如图3所示的未焙烧的或未烧结陶瓷片的叠层20后，切割叠层或用其它方法将其分为单个模块。在本特定实施例中，用非常锋利的工具切割叠层20。因为片25和35仍由未焙烧的或未烧结陶瓷形成，所以容易完成切割。也可以在焙烧之后将叠层20分为单个模块，但是烧结陶瓷非常坚硬，因此该工艺将非常困难。在图3中，相邻模块21和23以及相邻模块21和22之间的侧面27用虚线表示。这里，应当注意，侧面27延伸穿过通孔32，从而在沿虚线切割叠层20时，每个模块21、22和23具有沿其边延伸的一部分通孔32，如图6所示。此外，切割工艺在片25在叠层的顶部、片35在叠层的底部的条件下进行，从而在切割操作期间在通孔32中的银膏由片35的固体表面保持在原位。
在叠层20被分为单个模块(例如，模块21、22和23)后，焙烧模块以硬化陶瓷。如在本领域中所理解的，焙烧温度通常由未烧结陶瓷材料的成分决定。在本优选实施例中，未烧结陶瓷材料包括Al2O3微粒、玻璃微粒以及有机粘合剂。在这种情况下，因为在大约875℃的温度下玻璃微粒充分熔化，将铝微粒粘合在一起，所以玻璃微粒决定焙烧温度。此外，在该温度下，有机粘合剂被馏出，剩下由至少部分熔化并重新成形的玻璃粘结在一起的Al2O3微粒构成的陶瓷。此外，各片25和35通过焙烧工艺实际上结合为单个结构。在焙烧工艺中，各模块大约收缩13％，但是收缩基本是均匀的，所以不影响最终的模块。此外，在焙烧工艺中，在通孔30和32中的银膏牢固地硬化到其位置中。
现在转到图7，示出了另一个最终模块21的底视图。多个通孔32沿各侧面27分布，并且应力释放锚焊盘位于下表面上。在该特定实施例中，应力释放焊盘包括位于中央的八角形元件36和在各个角的圆形元件37。应力释放焊盘形成在最终片25(例如，图3中的顶层片)的下表面上，包括最终焊接在支撑基板(稍后介绍)上的金属。
如上简要所述，模块的下表面的中心点被认为是零应力或中性点，并且离中性点越远的端子受到的应力越大。在图7所示的实施例中，应力释放焊盘降低相邻互联或通孔32处的应力。设计并安置八角形元件36和圆形元件37，从而使各个通孔32与它们具有大致相等并且较短的距离。应当理解，如果需要的话，八角形元件36和圆形元件37可以形成为单一的整体应力释放焊盘，或者可以分成另外的元件，目的是在各通孔与应力释放焊盘之间提供相等的并且是较短的距离。
然后，单个的最终模块(例如，模块21)可以安装在支撑基板40上，如图8所示。在本优选实施例中，支撑基板40为具有安装表面42的印制电路板等。采用任何已知的工艺在表面42上制造安装焊盘43，并采用任何已知的技术例如印刷等，涂覆一层可流化的焊料或焊膏。虽然为了方便在图8中只示出了一个安装焊盘43，但是，应当理解，需要连接到支撑基板40的任何或全部通孔32、任何通孔30和/或任何应力释放焊盘通常都具有与其相关并对准的安装焊盘43。
另外再参考图9，可以看到，所形成的安装焊盘的表面积大于相关通孔32的下或相邻表面积。例如，如果所形成的通孔32具有最大边尺寸大约为125μm的矩形剖面面积，则安装焊盘43的表面积通常为长宽比大约为2∶1的矩形。焊料(例如，焊膏等)通过焊料印刷等预先放置在安装焊盘43上，达到需要的数量。然后，用已知的方法加热该结构，以使放在安装焊盘43上的焊膏或焊料熔化或流化。预先放置的焊料向上浸润通孔32外侧，形成填角焊(fillet)45，如图8所示。选择预先放置的焊料的数量，使最终的平衡高度hs最好在从75μm到125μm的范围内。这个范围允许与模块相关的焊料同其它板元件或模块的焊料一起印刷，从而整个板40可以在一个步骤中印刷。
重新参考图8和9，在模块21的底层片25的下表面上提供连接和/或安装焊盘46，与各通孔32的下表面接触。焊盘46具有比通孔32的截面积更大的表面积(参看图8)，从而将应力分散到更大的面积中。然后，在支撑基板40上形成通常为长宽比约2∶1的矩形的安装焊盘43表面区域，并且表面积至少是焊盘46的表面积的两倍(参看图9)。
转到图10和11，示出了用于减小应力的装置的另一个实施例。在本实施例中，与图8和9中所示的部件类似的部件用相同的编号表示，并在每个编号上加上撇表示不同的实施例。在本实施例中，在与底层片相邻的内部片的下表面上提供连接和/或安装焊盘46’，一个或多个底层片25’具有与焊盘46’对准的切口。虽然为了方便在图10和11中只示出了一个安装焊盘43’，但是，应当理解，需要连接到支撑基板40’的任何或全部通孔32’、任何通孔30’和/或任何应力释放焊盘通常都具有与其相关的对准的安装焊盘43’。在本实施例中，焊盘46’凹进模块21’的下表面，从而在图10中用hsol表示的焊料的总高度变大，由此，进一步降低在连接处的应力。根据特定的应用和所需的通孔的数量，焊盘46’可以凹进模块21’一个或几个片，以增加高度hsol。还应当注意，通过凹进焊盘46’，如果需要的话，模块21’的平衡高度hs’可以减小到25μm或更小。
出现的一个额外的问题是在流化(高温)工艺期间，银具有被清除或与Sn基焊料形成合金的倾向。因为该清除或合金问题，焊点的完整性变得薄弱。可以通过提供更多的银来克服银的清除或合金效应。例如，可以用与上述填充通孔类似的方式用银形成焊盘46’。在某些特定应用中，在模块21’的底层片25’中的切口可以用与上述填充通孔类似的方式用银填充。该切口使厚度从47增加到47’，提供额外的银以确保牢固的互连。
由此，模块21的侧面27中的通孔32构成为只在边的一部分向上延伸，从而改进制造工艺。通过只在侧面27的一部分延伸通孔32，内部电路可以很容易地通过内部导电通路28和通孔30连接。集成电路的装配好的或叠层的未焙烧的陶瓷片在处于未烧结状态时进行分离或切割，从而大大简化分离工艺。此外，通过只在侧面27的一部分上延伸通孔32，片35形成通孔32中的银或导电金属的基础，从而他们能够很容易地分开而不会使银或导电金属被挤出。
烧结的或以其它方式完成的集成模块安装到支撑基板上，平衡高度hs’大大地减小(例如，75μm到125μm，与之对比，现有技术中为375μm的球)。因为沿着边缘并填充了导电金属的通孔，以及支撑基板上的安装焊盘的尺寸，用在安装和连接工艺中的焊料向上浸润模块的侧面而形成填角焊，这大大加强了连接/安装，并充分增加了可靠性和焊点的寿命。
虽然图示和描述的是本发明的特定实施例，但是对于本领域的技术人员可以进行进一步的修改和改进。因此，希望能够理解，本发明并不限于所示的特定形式，并以所附权利要求书覆盖不脱离本发明的精神和范围的所有修改。

Claims (10)

1.一种制造低外形集成模块的方法，包括以下步骤：
提供限定两个相邻集成模块第一部件的第一材料片，并在两个相邻集成模块第一部件之间形成延伸穿过该第一片的通孔；
用导电金属填充该通孔；
提供限定两个相邻集成模块第二部件的第二材料片；
以两个相邻集成模块第一部件与两个相邻集成模块第二部件对准的叠置关系固定所述第一和第二片，以形成两个相邻集成模块；以及
通过所述通孔切割第一和第二片，将第一和第二片分为分离的集成模块，每个模块具有在其周围并沿周围的一部分延伸的填充导电金属的通孔的一部分。
2.根据权利要求1的制造低外形集成模块的方法，其中用导电金属填充通孔的步骤包括用焊膏填充通孔。
3.根据权利要求1的制造低外形集成模块的方法，其中提供第一材料片和提供第二材料片的步骤包括提供未焙烧的陶瓷材料的片。
4.根据权利要求3的制造低外形集成模块的方法，其中提供未焙烧陶瓷材料片的步骤包括提供Al2O3、玻璃微粒以及粘合剂制成的片。
5.根据权利要求1的制造低外形集成模块的方法，其中以叠置关系固定第一和第二片的步骤对准多个第一片中的通孔，以形成从底层片的下表面到中间片的上表面的部分延伸穿过两个相邻集成模块的公共通孔。
6.一种制造低外形集成模块的方法，包括以下步骤：
提供多个未焙烧陶瓷材料的第一片，每个第一片限定两个相邻集成模块第一部件，并形成多个在两个相邻集成模块第一部件之间延伸穿过所述多个第一片的通孔；
用导电金属膏填充所述多个通孔中的每一个；
提供多个未焙烧陶瓷材料的第二片，每个第二片限定两个相邻集成模块第二部件；
以两个相邻集成模块第一部件与两个相邻集成模块第二部件对准的叠置关系固定所述多个第一和多个第二片，以形成两个相邻集成模块；
通过所述多个通孔切割所述固定的多个第一和第二片，将所述固定的多个第一和第二片分为分离的集成模块，每个模块具有在其周围并沿周围的一部分延伸的所述多个通孔的每一个的一部分；以及
在足够形成陶瓷模块的焙烧温度下焙烧所述两个分离的集成模块，所述导电金属的熔化温度大于所述焙烧温度。
7.一种制造低外形集成模块的方法，包括以下步骤：
提供限定两个相邻集成模块第一部件的第一材料片，并形成在两个相邻集成模块第一部件之间的延伸穿过第一片的多个间隔开的通孔；
在第一材料片的表面提供两个应力释放锚焊盘，两个应力释放锚焊盘中的每一个位于两个相邻集成模块第一部件中的每一个中，并且两个应力释放锚焊盘中的每一个与所述多个通孔中的每一个间隔大致相等的距离；
用导电金属填充所述多个通孔；
提供限定两个相邻集成模块第二部件的第二材料片；
以两个相邻集成模块第一部件与两个相邻集成模块第二部件对准的叠置关系固定所述第一和第二片，以形成两个相邻集成模块，第二材料片固定在第一材料片的与具有两个应力释放锚焊盘的第一材料片表面相反的表面上；以及
通过所述通孔切割所述第一和第二片，将第一和第二片分为分离的集成模块，每个模块具有两个应力释放锚焊盘中的一个以及在其周围的所述多个通孔中的每一个的一部分。
8.一种将低外形集成模块连接到支撑基板上的方法，包括以下步骤：
提供包括固定在一起以形成所述模块并限定模块的下表面、模块的上表面以及模块的侧面的多个材料片的低外形集成模块，该模块还包括从模块的下表面部分地到模块的上表面并在模块的侧面中延伸穿过所述多个片中的至少一个的通孔，用导电金属填充所述通孔；
提供在安装表面上具有安装焊盘的支撑基板，安装焊盘具有比通孔的下表面面积大的上表面；
将模块的下表面与安装焊盘的上表面相邻放置；以及
将通孔焊接到安装焊盘上，使焊料沿模块的侧面向上浸润通孔。
9.一种低外形集成模块，包括：
具有从下到上表面延伸并位于侧面中的多个公共通孔、以叠置的关系固定在一起的多个第一集成模块部件；
以叠置的关系固定在一起的多个第二集成模块部件，所述多个第一部件和第二部件固定在一起并对准，形成一个具有部分地沿模块的至少一个侧面从模块的下表面向模块的上表面延伸的多个通孔的集成模块；以及
用导电金属填充所述多个通孔。
10.一种安装在支撑基板上的低外形集成模块，该组件包括：
一个模块，包括：具有从下到上表面延伸并位于侧面中的多个公共通孔、以叠置的关系固定在一起的多个第一集成模块部件的模块，和以叠置的关系固定在一起的多个第二集成模块部件，所述多个第一部件和第二部件固定在一起并对准，形成一个具有部分地沿模块的至少一个侧面从模块的下表面向模块的上表面延伸的所述多个通孔的集成模块；
支撑基板具有上面形成有多个连接焊盘的上表面，定位模块的下表面与支撑基板的上表面相邻放置，所述多个通孔中的每一个通孔与所述多个连接焊盘中相关的不同焊盘叠置；以及
将所述多个通孔中的每一个通孔连接到相关的连接焊盘上的焊料，焊料至少部分地沿通孔从相关的连接焊盘延伸，在各通孔和相关连接焊盘之间形成填角焊。
CNB018196993A 2000-11-14 2001-11-07 低外形集成模块互连 Expired - Fee Related CN100423252C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/712,749 US7506438B1 (en) 2000-11-14 2000-11-14 Low profile integrated module interconnects and method of fabrication
US09/712,749 2000-11-14

Publications (2)

Publication Number Publication Date
CN1518767A true CN1518767A (zh) 2004-08-04
CN100423252C CN100423252C (zh) 2008-10-01

Family

ID=24863406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018196993A Expired - Fee Related CN100423252C (zh) 2000-11-14 2001-11-07 低外形集成模块互连

Country Status (7)

Country Link
US (1) US7506438B1 (zh)
JP (1) JP2004536442A (zh)
KR (1) KR100895964B1 (zh)
CN (1) CN100423252C (zh)
AU (1) AU2002228817A1 (zh)
TW (1) TWI247568B (zh)
WO (1) WO2002041397A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036239B (zh) * 2004-09-07 2011-12-14 日立Aic株式会社 芯片部件型发光器件及其使用的布线基板
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法
CN109287061A (zh) * 2017-07-19 2019-01-29 株式会社小糸制作所 车载用电路安装基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
KR100797696B1 (ko) * 2006-03-14 2008-01-23 삼성전기주식회사 인쇄회로기판의 정합방법
US20080265428A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Via and solder ball shapes to maximize chip or silicon carrier strength relative to thermal or bending load zero point
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606677A (en) * 1967-12-26 1971-09-21 Rca Corp Multilayer circuit board techniques
IT1145458B (it) * 1981-02-18 1986-11-05 Omac Srl Dispositivo a ventilazione d'aria o a circolazione d'acqua iseribile nei caminetti
FI82832C (fi) * 1982-04-27 1991-04-25 Wellcome Found Foerfarande foer framstaellning av terapeutiskt anvaendbara disubstituerade xanten- och xantonderivat.
US4635093A (en) 1985-06-03 1987-01-06 General Electric Company Electrical connection
JPS63233598A (ja) 1987-03-23 1988-09-29 日立エーアイシー株式会社 印刷配線板及びその製造方法
US4790894A (en) 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
FR2675632B1 (fr) 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
SG48955A1 (en) 1992-07-27 1998-05-18 Murata Manufacturing Co Multilayer electronic component method of manufacturing the same and method of measuring characteristics thereof
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
JPH10163591A (ja) 1996-11-29 1998-06-19 Toshiba Corp プリント配線板
TW389968B (en) 1997-07-17 2000-05-11 Wu Liang Jung Image sensor package
US5811799A (en) 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
SE510487C2 (sv) * 1997-09-17 1999-05-31 Ericsson Telefon Ab L M Flerlagerskretskort
KR100563122B1 (ko) 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
EP1118120A1 (en) 1998-09-30 2001-07-25 Conexant Systems, Inc. Package for providing improved electrical contact and methods for forming the same
US6338893B1 (en) 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP3286917B2 (ja) 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036239B (zh) * 2004-09-07 2011-12-14 日立Aic株式会社 芯片部件型发光器件及其使用的布线基板
CN109287061A (zh) * 2017-07-19 2019-01-29 株式会社小糸制作所 车载用电路安装基板
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法

Also Published As

Publication number Publication date
CN100423252C (zh) 2008-10-01
WO2002041397A2 (en) 2002-05-23
US7506438B1 (en) 2009-03-24
WO2002041397A3 (en) 2004-01-08
TWI247568B (en) 2006-01-11
KR100895964B1 (ko) 2009-05-07
KR20030057553A (ko) 2003-07-04
JP2004536442A (ja) 2004-12-02
AU2002228817A1 (en) 2002-05-27

Similar Documents

Publication Publication Date Title
CN100568489C (zh) 电路模块及其制造方法
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US6509531B2 (en) Monolithic ceramic electronic component, method for manufacturing the same, and electronic device
EP0045877B1 (en) Laminated ceramic sheet printed circuit components including capacitance means
CN100423252C (zh) 低外形集成模块互连
US5309629A (en) Method of manufacturing a multilayer circuit board
KR101248738B1 (ko) 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
US7231712B2 (en) Method of manufacturing a module
CN1774771A (zh) 片状电阻器及其制造方法
EP2129201B1 (en) Multilayer wiring substrate
JP2606110B2 (ja) 多層基板およびその製造方法
Savic et al. Embedded passives technology implementation in RF applications
JP2873645B2 (ja) セラミック多層配線基板の製造方法
US8232481B2 (en) Wiring board with columnar conductor and method of making same
US6231707B1 (en) Method of forming a multilayer ceramic substrate with max-punched vias
US20060182939A1 (en) Method and arrangement forming a solder mask on a ceramic module
JP4345971B2 (ja) セラミックパッケージの製造方法
JP4044552B2 (ja) セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール
US7087513B2 (en) Method to produce low strength temporary solder joints
JP2010087232A (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
EP1793658A1 (en) Wiring board and wiring board module
JP2005045143A (ja) 突起電極付きセラミック基板の製造方法
JP2001339160A (ja) セラミック多層配線基板の製造方法
KR19990079689A (ko) 적층세라믹 부품의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040806

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040806

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081001

Termination date: 20181107

CF01 Termination of patent right due to non-payment of annual fee