JP2004536442A - ロープロファイルの集積モジュール相互連結体 - Google Patents

ロープロファイルの集積モジュール相互連結体 Download PDF

Info

Publication number
JP2004536442A
JP2004536442A JP2002543699A JP2002543699A JP2004536442A JP 2004536442 A JP2004536442 A JP 2004536442A JP 2002543699 A JP2002543699 A JP 2002543699A JP 2002543699 A JP2002543699 A JP 2002543699A JP 2004536442 A JP2004536442 A JP 2004536442A
Authority
JP
Japan
Prior art keywords
module
sheet
components
integrated module
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002543699A
Other languages
English (en)
Other versions
JP2004536442A5 (ja
Inventor
フー、キア−ユー
エイ. ヴェテロス、トーマス
ホアン、ロン−フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2004536442A publication Critical patent/JP2004536442A/ja
Publication of JP2004536442A5 publication Critical patent/JP2004536442A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09181Notches in edge pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10969Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

ロープロファイルの集積モジュール(21,22,23)を、セラミックまたはPCBなどの材料からつくられた複数のシート(25)を含んで組み立て互いに固定する。モジュールはヴィア(32)を含み、ヴィアは、複数のシートの少なくとも1つを通ってモジュール下面からモジュール上面へ部分的に延在し、かつモジュール側面に存在する。ヴィアを導電性材料により充填する。次いで、モジュールを支持基板上に取り付ける。支持基板は取付け面にはんだパッドを有し、はんだパッドの面積はヴィアの下面の面積よりも大きい。ヴィアの下面を取付パッド上面に近づけ、はんだ付けする。これにより、はんだがヴィアをモジュール側面に沿って這い上がる。

Description

【0001】
発明の分野
本発明は、集積モジュールを相互に連結するための装置および方法に関する。
さらに詳細には、本発明は、集積モジュールを、ロープロファイルでかつ信頼性の高い相互連結部により相互に連結するための装置および方法に関する。
【0002】
発明の背景
現在、多くの電子回路が小部品またはモジュールに集積され、これらの部品またはモジュールは、より大きいキャリア、例えばプリント回路板などに取り付けられる。このプロセスにおいて生じる重大な問題の1つは、集積モジュールを構成する材料と、キャリアを構成する材料との熱膨張率が異なることである。例えば、集積モジュールに一般的に用いられている材料はセラミックである。一般に、セラミックの集積モジュールが、硬質プラスチックを用いたタイプのプリント回路板に取り付けられる。これらの材料の熱膨張率の差が熱膨張率のずれを生じさせ、これが、製品の相互連結の信頼性および/または寿命に深刻な影響を与えることがある。
【0003】
概して、集積モジュールの下面周辺には電気トレースが分布している。先行技術において、集積モジュールの電気トレースはプリント回路板上の取付および連結パッドに、はんだボールにより電気的かつ物理的に連結されている。モジュール下面の中央はゼロ応力点または中立点とみなされ、中央から離れた連結部はより多くの応力を受け、連結部が中央から離れるほど、連結部は多くの応力を受ける。この応力の幾らかは、少量の弾力または移動をもたらすはんだボールにより除去される。この応力をさらに除去するために、はんだボールの高さがより高くされる。スタンドオフ(standoff)高さ、および、熱膨張中立点からのはんだ接合部の距離は、はんだ接合の熱疲労に関連する最も重要なファクターとして良く知られている。スタンドオフ高さがより高く、熱膨張中立点からの距離がより短いことが好ましい。
【0004】
現在要求されているように、構造物の外形をより低くし、集積回路をより大きくすることは、モジュールの信頼性に関する重大な問題を呈する。一般に、顧客は、許容される最大高さ(取付板とモジュール上面との間の距離)を特定する。製造者は、スタンドオフ高さとモジュールの構成要素の量および位置を適当に組み合わせて対処しなければならない。相互連結部の熱疲労寿命を延ばすためにスタンドオフ高さを高くすると、特定の最大高さを得るためにモジュールの構成要素の数を減らさなければならないことは明らかである。
したがって、信頼性を低下させずに、スタンドオフ高さを低くし、かつはんだ接合の熱疲労寿命を長くする装置および方法を提供することが非常に望ましい。
【0005】
好ましい実施形態の説明
ここで図1を参照すると、先行技術のモジュール10の側面図が簡略に示されている。モジュール10は、モジュール10の下面に形成された複数の端子11を含む。当分野でよく知られているように、端子11は、モジュール10内に集積された回路および部品に内部連結されている。端子11は、また、モジュール10を支持基板12上に取り付けるために働く。支持基板12は複数の取付/連結パッド14を有し、パッド14は、基板の上面、すなわち取付面15上に形成され、モジュール10の端子11と位置が合うように配置されている。はんだボール16が、端子11と取付け/連結パッド14の間に配置されている。組み立てにおいて、はんだボール16は部分的に溶融されて、端子11および取付け/連結パッド14に物理的かつ電気的に接合される。こうして、はんだボール16はモジュール10を支持基板12に物理的に取り付け、かつ、端子11を取付け/連結パッド14に電気的に連結する。
【0006】
さらに図2を参照すると、モジュール10の下面の中央点(番号17で示す)が、ゼロ応力点、すなわち中立点とみなされ、点17から間隔を有する端子11にて応力の量は増大している。点17からの間隔が大きいほど、端子11が受ける応力は大きくなる。図2に示した例において、モジュール10のコーナーに配置された端子11は点17から最も遠く離れており、矢印18で示されているように最も大きい応力を受ける。この応力の幾らかは、少量の弾力または移動をもたらすはんだボール16(図1参照)により除去される。はんだボール16の圧力除去特性を増大させるために、モジュール10の下面と支持基板12の上面15の間のスタンドオフ高さ(図1にh で示す)を高くする。スタンドオフ高さh 、および、熱膨張中立点17からはんだ接合部までの距離は、SMTはんだ接合の熱疲労に関連する最も重要なファクターとして良く知られている。
【0007】
現在、顧客からの要求は、高さ(図1に記号hで示す)の低いロープロファイルの製品を組み立てることを含む。また、集積モジュールも、より大きくなっている。プロファイルをより低くし、なおかつモジュールをより大きくすることは、信頼性の達成に関する重大な問題を呈する。なぜなら、これらの条件は、スタンドオフ高さをより高くすること、および、中央点17からの距離を短くすることと相反するからである。許容可能な最大高さhを顧客が特定する場合、製造者は、スタンドオフ高さh と、モジュール内の構成要素の量および位置とを適当に組み合わせて対処しなければならない。はんだ接合の熱疲労寿命を長くするためにスタンドオフ高さh を高くすると、特定の最大高さhを得るために、モジュール10に含むことができる構成要素の数を減らさなければならない。
【0008】
ここで図3を参照すると、複数のモジュール21,22および23を含む組立体、すなわちスタック20の一部の断面が拡大されて示されている。組立体20は、本発明に従ってロープロファイルの集積モジュールを組み立てる方法を示すための補助として例示されている。ここで特に理解されるべきこととして、組立体20は、種々のシート状材料、例えば、セラミック材料、現在FR4として知られている高密度相互接続プリント回路板(HDI/PCB)、ならびに、電気回路および部品がシートに含まれ、積み重ねられて完全な回路または電気部品を形成するほぼ全ての材料を含む。
【0009】
この好ましい実施形態において、例として、未焼成セラミック、すなわちグリーンセラミック材料からつくられた複数のシート25を準備する。1枚のシート25の典型的な例が図4に示されている。各シート25は、側部27により画成された複数のモジュール構成要素26を含み、構成要素26は互いに隣接して形成されて側部27を共有している。各構成要素26は幾つかの電気トレース(図4に番号28で示す)を含み、さらに、幾つかの電気部品、例えば、コンデンサ、誘導器、抵抗器、半導体集積回路(例えば番号29で示されたIC)などを含み得る。各構成要素26は、また、要素内を通るヴィアを含み、ヴィアの幾つか(番号30で示す)は側部27と側部27の間に配置され、また、ヴィアの幾つか(番号32で示す)は細長い形状に形成されて側部27を横切り、隣り合う構成要素26に延びている。
【0010】
好ましい実施形態において、ヴィア30を、パンチ、ドリル、レーザなどを用いて形成する(以下「パンチング」と称する)。ヴィア32は、隣接する複数の、部分的に重なり合うほぼ円形の穴をパンチングして(以下「ニブリング」と称する)、細長い形状の断面を有する1つのヴィアを画成することにより形成される。もちろん、正方形、長方形、円形、長円形などの形状を限定的でなく含む種々の寸法および形状のヴィアを、例えばニブリングにより形成でき、図4および6に示した円形および細長い形状のヴィアは、組立プロセスの容易な理解のために示したに過ぎないことが理解されるであろう。種々のヴィアの寸法の例として、図6に番号33で示されたヴィア32の露出面の断面寸法は、125μm〜500μmの範囲である。
【0011】
先に述べたように、シート25は、未焼成のセラミック、すなわちグリーンセラミック材料から形成されており、この材料は、当分野で知られているように、Al 粒子、ガラス粒子、および、概して有機材料を含む結合剤を含む。ヴィア30および32の全てをシート25に適切に形成した後、金属ペースト(この好ましい実施形態においては80%の銀と溶剤)をヴィア内に、例えばスキージなどを用いて押し込む。銀ペースト中の溶剤は、ヴィアの未焼成セラミック材料側に移動する傾向を有し、銀ペーストをヴィア内で堅固に結合させる。ここで、金属ペーストが、グリーンセラミックシートの焼成温度よりも概して高い温度、すなわち、概して800℃よりも高い温度の融点を有する導電性金属のいずれをも含み得ることが理解されよう。また、高温での硬化または焼成を必要としない材料シート、例えば前述のFR4においては、望ましければ標準的なはんだなどを用いてもよいことが理解されよう。
【0012】
図3に戻ると、複数のシート25(この例では3枚)が、側部27およびヴィア32を垂直方向に位置合わせした状態でスタッキング、すなわち積み重ねられて、共通のヴィア32および共通の側部27をスタック全体を通じて形成している様子が見られる。もちろん、内側ヴィア30および他の種々の接続子も、1以上の完全な相互接続回路をもたらすように位置合わせされることが理解されよう。
【0013】
シート25と類似の未焼成セラミック、すなわちグリーンセラミック材料から形成された他の複数のシート35を、シート25のモジュール構成要素26と類似のモジュール構成要素を含むように組み立てる。シート35の組立プロセスはシート25に関して先に記載したプロセスとほぼ同様であるが、ヴィア32が含まれないことが異なる。シート35は幾つかの電気トレースを含み、また、幾つかの電気部品、例えば、コンデンサ、誘導器、抵抗器、半導体集積回路などを含み得る。さらに、シート35は、シート25のヴィア30と類似の中間ヴィアを含んで、複数のシート35とシート25の相互接続をもたらす。複数のシート35(この例では3枚)は、側部およびヴィアならびに部品のいずれもが位置合わせされた状態でスタッキング、すなわち積み重ねられて、1以上の完全な相互接続回路を形成する。
【0014】
図3から理解されるように、シート25がシート35の上に、側部27を位置合わせして積み重ねられ、これにより、垂直方向に位置合わせされた複数のモジュール21,22および23が形成されている。モジュール21,22と23は、各側部において隣りのモジュールと共通の側部27を共有するように隣接して配置されている。当業者に理解されるように、シート25および35は非常に薄く、概して、用いられるシートの総数は、集積される回路、および、モジュールのユーザが特定する限界高さh(例えば2mm)によって決まる。また、組み込まれるシート25の枚数およびシート35の枚数は、共通のヴィア32の望ましい垂直方向長さによって決まる。実際、スタック20に含まれるシートの数は、最小で1枚のシート25および1枚のシート35から、多くは20枚以上の総シート数にまで変化し得る。この好ましい実施形態において、スタック20におけるシート25の枚数およびシート35の枚数は、共通のヴィア32が垂直方向に、約25μmからスタック高さ(すなわち、下側シートの下面と上側シートの上面の間の距離)の約1/2の範囲の長さに延在するように決定される。
【0015】
シート25およびシート35からスタック20を組み立てるための特定の手順を、理解し易いように記載してきたが、好都合な組立手順のいずれもが用いられ得ることを理解されたい。例えば、必要なシート25および35の全てを予め形成しておき、次いでこれらのシートを1つのステップで位置合わせして積み重ねることが一般的に好都合である。シートのスタックを得るための、上記および本文中以下に記す一連のステップの詳細は本発明には重要でなく、組み立てられる特定の実施形態に従って変化し得る。
【0016】
未焼成のグリーンセラミックシートを図3に示したように組み立てたならば、スタックをカットし、または他の方法で個々のモジュールに分割する。この好ましい実施形態において、スタック20は非常に鋭利な器具によりカットされる。シート25および35は、まだ未焼成のグリーンセラミックから形成されているため、カッティングは容易に行われる。スタック20をその焼成後に個々のモジュールに分割することも可能であろうが、焼成セラミックは非常に硬く、カッティングプロセスは実質的に、より困難になるであろう。図3において、隣り合うモジュール21とモジュール23の側部27、および、隣り合うモジュール21とモジュール22の側部27は点線で示されている。ここで、側部27がヴィア32内を通っており、したがって、スタック20を点線に沿ってカットするときに、各モジュール21,22および23が、図6に示されているようにヴィア32の一部を有することに留意されたい。また、カッティングプロセスは、シート25がスタックの上部に配置され、かつシート35がスタックの下部に配置された状態で行われるため、ヴィア32内の銀ペーストはカッティング作業中に、シート35の中実面により所定位置に保持される。
【0017】
スタック20を個々のモジュール(例えばモジュール21,22および23)に分割したならば、モジュールを焼成してセラミックを硬化させる。当分野で理解されているように、焼成温度は、概して、グリーンセラミック材料の組成物により決定される。この好ましい実施形態において、グリーンセラミック材料は、Al (アルミナ)粒子、ガラス粒子、および有機結合剤を含む。この場合、焼成温度はガラス粒子により決定される。なぜなら、ガラス粒子が約875℃の温度で十分に溶融し、それによりアルミニウム粒子を結合させるからである。また、この温度において有機結合剤が追い出され、少なくとも部分的に溶融および再構成されたガラスにより結合された、Al 粒子を含むセラミックが残る。また、複数のシート25および35は焼成プロセスにより、実質的に単一の構造物に結合される。焼成プロセスにおいて個々のモジュールは約13%縮小または収縮するが、収縮は実質的に均一であるため、最終モジュールに影響はない。また、焼成プロセス中にヴィア30および32内の銀ペーストが堅固に硬化されて所定位置に配置される。
【0018】
図7を参照すると、別の最終モジュール21の底面図が示されている。複数のヴィア32が各側部27に沿って分布しており、応力緩和アンカーパッドが底面に配置されている。この好ましい実施形態において、応力緩和パッドは中央に配置された8角形の要素36および各コーナーに配置された円形要素37を含む。応力緩和パッドは最終シート25(例えば図3の最上シート)の下面に形成され、また、最終的に支持基板にはんだ付けされる金属を含む(以下に説明する)。
【0019】
先に簡単に説明したように、モジュールの下面の中央点はゼロ応力点すなわち中立点とみなされ、端子が中立点から遠いほど、端子はより多くの応力を受ける。図7に示された実施形態において、応力緩和パッドは、付近の相互接続子またはヴィア32における応力を低減する。8角形の要素36および円形要素37は、各ヴィア32がこれらの要素からほぼ等しく短い距離を有するように設計されて配置されている。8角形の要素36および円形要素37は、望ましければ一体化された単一の応力緩和パッドとして形成されることもでき、または、各ヴィアと応力緩和パッドとの間に等しく短い距離を設けることを目的としてさらなる要素に分割され得ることが理解されよう。
【0020】
次いで、図8に示されているように、個々の焼成モジュール(例えばモジュール21)を支持基板40上に取り付けることができる。この好ましい実施形態において、支持基板40は、取付面42を有するプリント回路板などである。取付パッド43を面42に、良く知られたプロセスのいずれかを用いて組み付け、リフロー可能なはんだまたははんだペーストの層を、良く知られた技術のいずれか、例えば、プリンティングなどにより塗布する。図8において、便宜上、取付パッド43は1つだけ示されているが、ヴィア32のいずれも、または全て、ヴィア30のいずれも、および/または、支持基板40に連結することが必要な応力緩和パッドのいずれもが、概して、これらのヴィアおよび応力緩和パッドと位置合わせされた取付パッド43を有することが理解されよう。
【0021】
さらに図9を参照すると、取付パッド43が、関連するヴィア32の下面または隣接面の面積よりも大きい面積を有して形成されている様子が見られる。例として、ヴィア32を、最大側部寸法が約125μmの矩形の断面を有するように形成するならば、取付パッド43の表面は、長さ:幅の比率が約2:1の、ほぼ矩形になり得る。はんだ(例えばはんだペーストなど)を取付パッド43上に、望ましい量が得られるようにはんだプリンティングなどにより予め配置する。次いで、構造物を、良く知られた方法で加熱して、取付パッド43上に配置されたはんだペーストまたははんだを溶融させ、すなわちリフローさせる。予め配置されたはんだはヴィア32の外側を這い上がって、図8に示されているようにフィレット45を形成する。予め配置されるはんだの量は、最終スタンドオフ高さh が、好ましくは75μm〜125μmの範囲にあるように選択される。この範囲であれば、モジュールと関連するはんだが、他のボード要素またはモジュールのためのはんだと同時にプリントされることが可能であり、また、ボード40全体に1つのステップでプリントすることができる。
【0022】
図8および9を再び参照すると、連結および/または取付パッド46がモジュール21の下側シート25の下面に、各ヴィア32の下面と接触して設けられている。パッド46の表面の面積はヴィア32の表面の面積よりも大きく(図8参照)、これにより応力が、より広い領域に拡散される。支持基板40上の取付パッド43の面はほぼ矩形に形成され、パッド43の長さ:幅の比は約2:1であり、表面の面積はパッド46の表面の面積の少なくとも2倍である(図9参照)。
【0023】
図10および11を参照すると、応力を低減するための装置の別の実施形態が示されている。この実施形態において、図8および9に示された部品と類似の部品は類似の番号で示されており、異なる実施形態であることを示すために各番号にダッシュ記号が付されている。この実施形態において、連結および/または取付パッド46’が下側シートの隣りの内側のシートの下面に設けられており、1以上の下側シート25’が、パッド46’と位置合わせされた切欠きを有する。便宜上、1つの取付パッド43’のみが図10および11に示されているが、ヴィア32’のいずれもまたは全て、ヴィア30’のいずれも、および/または、支持基板40’に連結されることが必要な応力緩和パッドのいずれもが、これらのヴィアおよびパッドと関連して位置合わせされた取付パッド43’を有することが理解されよう。この実施形態において、パッド46’はモジュール21’の下面内に嵌入され、これにより、図10にhsol で示したはんだの全高はより高くなり、したがって、接合部が受ける応力がさらに低減される。特定の用途、および、必要とされるヴィアの数に応じて、パッド46’をモジュール21’の1または複数のシート内に嵌入して高さhsol を高くすることができる。パッド46’を嵌入することにより、望ましければ、モジュール21’のスタンドオフ高さh を25μm以下にまで低減できることも留意されたい。
【0024】
さらなる問題は、銀が、リフロー(高温)プロセス中に、すずを基剤とするはんだと化合され、または合金化される傾向があることである。この化合または合金化により、はんだによる相互接続の完全性は脆弱化する。銀の化合または合金化の作用は、より大量の銀を用いることにより克服することができる。例えば、パッド46’を、銀により、ヴィアの充填に関して記載した方法と同様の方法で形成することができる。特定の用途においては、モジュール21’の下側の1枚または複数枚のシート25’の切欠きに、銀を、ヴィアの充填に関して記載した方法と同様の方法で充填することができる。この切欠きは、厚みを47から47’に増すことを可能にし、これにより、さらなる銀が設けられて強度の相互接続が保証される。
【0025】
このように、モジュール21の側部27に配置されたヴィア32は、組立プロセスが改良されるように側部の一部のみにて上方に延在するように構成されている。ヴィア32を側部27の一部にのみ延在させることにより、内部回路を内部電気トレース28およびヴィア30を介して容易に接続することができる。組み立てられ、または積み重ねられた未焼成セラミックシートの集積回路を未焼成の状態で分割またはカットするので、分割プロセスは非常に簡単になる。また、ヴィア32を側部27の一部にのみ延在させることにより、シート35がヴィア32内の銀または導電性金属のためのベースを形成し、これにより、シートを、銀または導電性金属を追い出さずに容易に2分割することができる。
【0026】
焼成または他の方法により完成した集積モジュールは支持基板に取り付けられる。このときスタンドオフ高さh ’は従来よりも大幅に低減されている(例えば、先行技術においてはボールが375μmであったのに対し、h ’は75μm〜125μm)。縁に沿って配置されたヴィアに充填された導電性金属、および、支持基板上の取付パッドの寸法により、取付けおよび連結プロセスにおいて用いられるはんだがモジュールの側部を這い上がってフィレットを形成し、これにより連結/取付けが大幅に強化され、はんだ接合の信頼性および寿命が実質的に増大する。
【0027】
本発明の特定の実施形態を例示し、記載してきたが、当業者は、さらなる変更および修正を考案することであろう。したがって、本発明が、示された特定の形態に限定されず、本発明の精神および範囲から逸脱しない全ての変更が特許請求の範囲に包含されるものであることを理解されたい。
【図面の簡単な説明】
【図1】先行技術のモジュールの簡単な側面図であり、取付け構造を示す。
【図2】先行技術のモジュールの簡単な底面図であり、熱膨張中立点からの熱膨張距離を示す。
【図3】本発明に従って形成された複数のモジュールを含む組立体の一部の拡大断面図である。
【図4】図3の組立体の1つの層の一部を大幅に拡大した詳細図である。
【図5】図3の組立体における隣接するモジュールからカットされた後の1つのモジュールの簡単な側面図である。
【図6】図5のモジュールの底面の簡略図である。
【図7】応力緩和アンカーパッドを含むモジュールの、図6と同様の底面図である。
【図8】本発明に従うモジュールへのはんだ接合の1つの、図7の線8−8に沿った断面の拡大図である。
【図9】図8に示したモジュールの一部の上面図である。
【図10】本発明に従うモジュールへのはんだ接合の別の1つの拡大断面図である。
【図11】図10に示したモジュールの一部の上面図である。

Claims (10)

  1. ロープロファイルの集積モジュールを組み立てる方法であって、
    集積モジュールの隣接する2つの第1構成要素を画成する第1の材料シートを設け、前記第1シート内に延在するヴィアを、前記集積モジュールの隣接する2つの第1構成要素の間に形成するステップと、
    ヴィアに導電性金属を充填するステップと、
    集積モジュールの隣接する2つの第2構成要素を画成する第2の材料シートを設けるステップと、
    第1のシートと第2のシートを、集積モジュールの隣接する2つの第1構成要素を集積モジュールの隣接する2つの第2構成要素と位置合わせした状態で重ね合わせて固定し、それにより2つの隣接する集積モジュールを形成するステップと、
    第1シートおよび第2シートをヴィアを通ってカットし、それにより第1シートおよび第2シートを別々の集積モジュールに分割し、各モジュールが、導電性金属が充填されたヴィアの一部をモジュールの外周に有し、ヴィアがモジュールの外周の一部に沿って延在するステップとを含む方法。
  2. ヴィアに導電性金属を充填するステップが、ヴィアにはんだペーストを充填することを含む請求項1に記載のロープロファイル集積モジュールを組み立てる方法。
  3. 第1の材料シートを設けるステップおよび第2の材料シートを設けるステップが未焼成セラミック材料のシートを設けることを含む請求項1に記載のロープロファイル集積モジュールを組み立てる方法。
  4. 未焼成セラミック材料のシートを設けるステップが、アルミナ粒子、ガラス粒子および結合剤から成るシートを設けることを含む請求項3に記載のロープロファイル集積モジュールを組み立てる方法。
  5. 第1シートと第2シートを重ね合わせて固定するステップが、複数枚の第1シートにおけるヴィアを位置合わせして、隣接する2つの集積モジュール内を下側のシートの下面から中間のシートの上面へ部分的に延在する共通のヴィアを形成する請求項1に記載のロープロファイル集積モジュールを組み立てる方法。
  6. ロープロファイルの集積モジュールを組み立てる方法であって、
    集積モジュールの隣接する2つの第1構成要素を各々が画成する、未焼成セラミック材料からつくられた複数の第1シートを設け、次いで、前記複数の第1シートを通って延在する複数のヴィアを、前記集積モジュールの隣接する2つの第1構成要素の間に形成するステップと、
    前記複数のヴィアの各々に導電性金属ペーストを充填するステップと、
    未焼成セラミック材料からつくられた複数の第2シートであって、各々が、集積モジュールの隣接する2つの第2構成要素を画成する第2シートを設けるステップと、
    前記複数の第1シートと前記複数の第2シートとを、集積モジュールの隣接する2つの第1構成要素を集積モジュールの隣接する2つの第2構成要素と位置合わせした状態で重ね合わせて固定し、それにより2つの隣接する集積モジュールを形成するステップと、
    固定された前記複数の第1シートおよび第2シートを複数のヴィアを通ってカットして、固定された前記複数の第1シートおよび第2シートを2つの別々の集積モジュールに分割し、各モジュールが前記複数のヴィアの各々の一部をモジュールの外周にて有し、ヴィアが前記外周の一部に沿って延在するステップと、
    2つの別々の集積モジュールを、セラミックモジュールを形成するのに十分に高温の焼成温度で焼成するステップであって、導電性金属の溶融温度が前記焼成温度よりも高い焼成ステップとを含む方法。
  7. ロープロファイルの集積モジュールを組み立てる方法であって、
    集積モジュールの隣接する2つの第1構成要素を画成する第1の材料シートを設け、次いで、間隔をあけて配置された複数のヴィアであって、第1シート内を集積モジュールの隣接する2つの第1の構成要素の間にて延在する複数のヴィアを形成するステップと、
    2つの応力緩和アンカーパッドを第1材料シート上に設けるステップであって、2つの応力緩和アンカーパッドの一方が、集積モジュールの隣接する2つの第1構成要素の各々の内部に配置され、2つの応力緩和アンカーパッドの各々が、複数のヴィアの各々からほぼ等しい距離を有して配置されるステップと、
    複数のヴィアに導電性金属を充填するステップと、
    集積モジュールの隣接する2つの第2構成要素を構成する第2の材料シートを設けるステップと、
    前記第1シートと第2シートとを、集積モジュールの隣接する2つの第1構成要素を集積モジュールの隣接する2つの第2構成要素と位置合わした状態で重ね合わせて固定して2つの隣接する集積モジュールを形成し、前記第2材料シートが第1材料シートの、2つの応力緩和アンカーパッドが配置される面と反対の面に固定されるステップと、
    第1および第2のシートをヴィアを通ってカットして第1シートと第2シートを別々の集積モジュールに分割し、各モジュールが2つの応力緩和アンカーパッドの1つを有し、複数のヴィアの各々の一部がモジュールの外周に存在するステップとを含む方法。
  8. ロープロファイルの集積モジュールを支持基板に連結する方法であって、
    ロープロファイルの集積モジュールを設けるステップであって、モジュールが複数の材料シート含み、これらの材料シートが互いに固定されてモジュールを形成し、かつ、モジュール下面、モジュール上面、およびモジュール側面を画成し、モジュールが、さらに、複数のシートの少なくとも1枚の内部を通ってモジュール下面からモジュール上面へ部分的に延在し、かつモジュール側面に延在するヴィアを含み、ヴィアが導電性材料で充填されるステップと、
    取付パッドを取付け面に有する支持基板を設けるステップであって、取付パッドが、ヴィアの下面よりも面積が大きい上面を有するステップと、
    モジュール下面を取付パッドの上面付近に配置するステップと、
    ヴィアを取付パッドにはんだ付けし、これによりはんだがヴィアをモジュール側面に沿って這い上がるステップとを含む方法。
  9. ロープロファイルの集積モジュールであって、
    重ねて互いに貼り合わされた、集積モジュールの第1の複数の構成要素であって、複数の共通のヴィアが前記構成要素内を下面から上面まで延在し、かつ側面に配置されている第1の複数の集積モジュール構成要素と、
    重ね合わされて固定された、集積モジュールの第2の複数の構成要素とを含み、前記第1の複数の構成要素と前記第2の複数の構成要素とが互いに固定されかつ位置合わせされて集積モジュールを形成し、前記複数のヴィアがモジュール下面からモジュール上面へ部分的に、モジュールの側面の少なくとも1つに沿って延在し、
    前記複数のヴィアが導電性材料で充填されているモジュール。
  10. 支持基板上に取り付けられたロープロファイルの集積モジュールであって、
    重ねて互いに貼り合わされた集積モジュールの第1の複数の構成要素であって、複数の共通のヴィアが前記構成要素内を下面から上面まで延在し、かつ構成要素の側面に配置されている第1の複数の集積モジュール構成要素と、重ね合わされて固定された集積モジュールの第2の複数の構成要素とを含み、前記複数の第1構成要素と前記複数の第2構成要素とが貼り合わされかつ位置合わせされて集積モジュールを形成し、前記複数のヴィアがモジュール下面からモジュール上面へ部分的に、モジュールの側面の少なくとも1つに沿って延在するモジュールと、
    上面を有する支持基板であって、複数の連結パッドが前記上面に形成されており、モジュールの下面が支持基板の上面の付近に配置され、複数のヴィアの各々が、複数の連結パッドの関連する各々の上に重ねられる支持基板と、
    前記複数のヴィアの各々を関連するパッドに連結するはんだであって、関連する連結パッドからヴィアの少なくとも一部に沿って延在して、ヴィアの各々と関連する連結パッドとの間にフィレットを形成するはんだとを含むロープロファイルの集積モジュール。
JP2002543699A 2000-11-14 2001-11-07 ロープロファイルの集積モジュール相互連結体 Pending JP2004536442A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/712,749 US7506438B1 (en) 2000-11-14 2000-11-14 Low profile integrated module interconnects and method of fabrication
PCT/US2001/046626 WO2002041397A2 (en) 2000-11-14 2001-11-07 Low profile integrated module interconnects

Publications (2)

Publication Number Publication Date
JP2004536442A true JP2004536442A (ja) 2004-12-02
JP2004536442A5 JP2004536442A5 (ja) 2005-05-19

Family

ID=24863406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002543699A Pending JP2004536442A (ja) 2000-11-14 2001-11-07 ロープロファイルの集積モジュール相互連結体

Country Status (7)

Country Link
US (1) US7506438B1 (ja)
JP (1) JP2004536442A (ja)
KR (1) KR100895964B1 (ja)
CN (1) CN100423252C (ja)
AU (1) AU2002228817A1 (ja)
TW (1) TWI247568B (ja)
WO (1) WO2002041397A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP3956965B2 (ja) * 2004-09-07 2007-08-08 日立エーアイシー株式会社 チップ部品型発光装置及びそのための配線基板
KR100797696B1 (ko) * 2006-03-14 2008-01-23 삼성전기주식회사 인쇄회로기판의 정합방법
US20080265428A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Via and solder ball shapes to maximize chip or silicon carrier strength relative to thermal or bending load zero point
US7902638B2 (en) * 2007-05-04 2011-03-08 Stats Chippac, Ltd. Semiconductor die with through-hole via on saw streets and through-hole via in active area of die
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
JP6956552B2 (ja) * 2017-07-19 2021-11-02 株式会社小糸製作所 車載用電子回路実装基板
CN109195354A (zh) * 2018-09-26 2019-01-11 上海安费诺永亿通讯电子有限公司 电子产品中两个零件之间的smt焊接结构及焊接方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3606677A (en) * 1967-12-26 1971-09-21 Rca Corp Multilayer circuit board techniques
IT1145458B (it) * 1981-02-18 1986-11-05 Omac Srl Dispositivo a ventilazione d'aria o a circolazione d'acqua iseribile nei caminetti
DK185283A (da) * 1982-04-27 1983-10-28 Wellcome Found Tricycliske forbindelser, deres fremstilling og anvendelse, samt mellemprodukter herfor
US4635093A (en) 1985-06-03 1987-01-06 General Electric Company Electrical connection
JPS63233598A (ja) 1987-03-23 1988-09-29 日立エーアイシー株式会社 印刷配線板及びその製造方法
US4790894A (en) 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
FR2675632B1 (fr) 1991-04-18 1997-04-30 Texas Instruments France Dispositif de conditionnement de circuits integres
JP2976049B2 (ja) 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
EP0582881B1 (en) * 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Multilayer electronic component, method of manufacturing the same and method of measuring characteristics thereof
KR0179404B1 (ko) * 1993-02-02 1999-05-15 모리시타 요이찌 세라믹기판과 그 제조방법
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
US5787578A (en) * 1996-07-09 1998-08-04 International Business Machines Corporation Method of selectively depositing a metallic layer on a ceramic substrate
JPH10163591A (ja) 1996-11-29 1998-06-19 Toshiba Corp プリント配線板
TW389968B (en) 1997-07-17 2000-05-11 Wu Liang Jung Image sensor package
US5811799A (en) 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
SE510487C2 (sv) * 1997-09-17 1999-05-31 Ericsson Telefon Ab L M Flerlagerskretskort
KR100563122B1 (ko) 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
EP1118120A1 (en) 1998-09-30 2001-07-25 Conexant Systems, Inc. Package for providing improved electrical contact and methods for forming the same
US6338893B1 (en) 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP3286917B2 (ja) 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品

Also Published As

Publication number Publication date
KR100895964B1 (ko) 2009-05-07
TWI247568B (en) 2006-01-11
CN1518767A (zh) 2004-08-04
WO2002041397A2 (en) 2002-05-23
KR20030057553A (ko) 2003-07-04
US7506438B1 (en) 2009-03-24
CN100423252C (zh) 2008-10-01
AU2002228817A1 (en) 2002-05-27
WO2002041397A3 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
US6760227B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US20070145575A1 (en) Circuit board and method for mounting chip component
JP2004536442A (ja) ロープロファイルの集積モジュール相互連結体
JP2004111897A (ja) 電子装置
US20070007323A1 (en) Standoff structures for surface mount components
JP2008210993A (ja) プリント配線板及びその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
CN101814465A (zh) 电子元件安装结构以及电子元件安装方法
EP0996322B1 (en) Electronic circuit unit comprising a circuit board useful for mobile phones or the like, and a method of manufacturing the same
JP2004536442A5 (ja)
US8232481B2 (en) Wiring board with columnar conductor and method of making same
US10952314B2 (en) Removal of high stress zones in electronic assemblies
JP2006216631A (ja) 配線基板およびその製造方法
JP4381657B2 (ja) 回路基板および電子部品実装方法
JPH0738225A (ja) 半導体装置及びその製造方法
WO2008117213A2 (en) An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
EP0996317A1 (en) Structure and method for mounting an electronic circuit unit to a printed board
JP2001102717A (ja) チップ型電子部品実装基板
EP2134146A1 (en) Printed circuit board assembly and a method of assembling thereof
JPH1140918A (ja) セラミックス素子、部品実装基板及び配線基板
JPS634690A (ja) 厚膜混成集積回路基板
JPH0314292A (ja) 高密度実装モジュールの製造方法
JP4471917B2 (ja) 複合基板装置におけるハンダ接続のリペア方法
JPS631093A (ja) 電子部品搭載用基板装置
US7157362B2 (en) Electronic circuit unit and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090217