CN101814465A - 电子元件安装结构以及电子元件安装方法 - Google Patents

电子元件安装结构以及电子元件安装方法 Download PDF

Info

Publication number
CN101814465A
CN101814465A CN201010118858A CN201010118858A CN101814465A CN 101814465 A CN101814465 A CN 101814465A CN 201010118858 A CN201010118858 A CN 201010118858A CN 201010118858 A CN201010118858 A CN 201010118858A CN 101814465 A CN101814465 A CN 101814465A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
substrate
type integrated
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010118858A
Other languages
English (en)
Inventor
高田理映
坪根健一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101814465A publication Critical patent/CN101814465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本发明公开了一种电子元件安装结构以及电子元件安装方法，该电子元件安装结构包括：上面安装有第一元件的第一基板以及被连接到第一基板的第二基板。第二基板向所述第一元件弯曲。本发明可以提高半导体器件单元的可靠性，得到更小的半导体器件单元并且简化半导体器件单元的制造过程。

Description

电子元件安装结构以及电子元件安装方法
相关申请的交叉引用
本申请是基于2009年2月24日提交的在先日本专利申请No.2009-40930并且要求该申请的优先权，通过援引将其全部内容合并于此。
技术领域
本发明涉及一种电子元件安装结构以及一种电子元件安装方法。
背景技术
近来，随着半导体器件的多功能化及高性能化，安装于基板上的元件的数目也在增加。另外，随着其中合并了半导体器件单元的电子设备的缩小化，加速了对半导体器件单元的缩小化要求。因此，元件的安装密度增加，并且难以保证足够的安装面积。
因此，如图1所示，在日本特开专利申请公开No.2002-359448中，多个电路板被堆叠，这种堆叠提高了安装效率。半导体器件单元1具有如下结构：其中第一、第二印刷电路板2、3经由堆叠连接件4被堆叠。球栅阵列(BGA)型集成电路5与存储器器件6被安装并且被密封到第一、第二印刷电路板2、3上。
然而，在第一、第二印刷基板2、3被堆叠的结构中，当半导体器件单元1用于处理高速信号时，信号传输的电特性就会变差。
也就是说，当BAG型集成电路5是响应于高速信号的半导体器件时，安装在位于下部的第一印刷基板2上的BAG型集成电路5和安装在位于上部的第二印刷基板3上的BAG型集成电路5之间的布线长度变长。因此，在其中第一、第二印刷基板2、3被堆叠的半导体器件单元1中，信号传输的高速特性变差了。
另一方面，在半导体器件单元1中，当被安装的元件出现缺陷时，进行将有缺陷的产品变成无缺陷的产品的处理(修复)。如图2A所示，在该修复处理的时候，在要被改变的元件(该附图中的小BGA 6)上设置覆盖件9并且通过在该覆盖件9中提供高温气体以使焊料融化，从而将小BGA 6从第一印刷基板2分离。
因此，在元件之间设置一定距离，从而修复时的热量不会影响要被修复的小BGA 6附近的元件(该距离由图2B中的箭头L2表示)。通常，在第一印刷基板2上设置距离L，从而该距离L也是造成元件安装密度下降的原因。
发明内容
为了解决现有技术的问题，本发明提供了一种电子元件安装结构以及电子元件安装方法。
根据描述的实施例，电子元件安装结构包括：上面安装有第一元件的第一基板以及被连接到第一基板的第二基板。该第二基板向该第一元件弯曲。
本发明还提供了一种电子元件安装方法，包括如下步骤：将第二基板连接到第一基板；在所述第一基板上安装第一元件；以及向所述第一基板上的所述第一元件弯曲所述第二基板。
本发明可以提高半导体器件单元的可靠性，得到更小的半导体器件单元并且简化半导体器件单元的制造过程。
应当理解，本发明的前述概括描述和下述具体描述这两者都是示例性的，而不是用于限制本发明的，本发明的范围由所附的权利要求定义。
附图说明
从结合附图的实施例的以下描述中，本发明的上述特征和其它特征及优点将变得清楚，在附图中：
图1是示出根据现有技术的半导体器件单元的前视图；
图2A和图2B是示出根据现有技术的半导体器件单元的视图；
图3是根据第一实施例的半导体器件单元的前视图；
图4是根据第一实施例的半导体器件单元的平面视图；
图5是根据第一实施例的半导体器件单元的BGA型集成电路的放大视图；
图6是示出根据第一实施例的半导体器件单元中的修复方法的视图；
图7A至图7D是示出根据第一实施例的半导体器件单元的制造方法的第一视图；
图8A至图8D是示出根据第一实施例的半导体器件单元的制造方法的第二视图；
图9A和图9B是示出根据第一实施例的半导体器件单元及其制造方法的第一改进型实例的视图；
图10A和图10B是示出根据第一实施例的半导体器件单元及其制造方法的第二改进型实例的视图；
图11A至图11C是示出根据第一实施例的半导体器件单元及其制造方法的第三改进型实例的视图；
图12是根据第二实施例的半导体器件单元的前视图；
图13A和图13B是根据第二实施例的半导体器件单元的BGA型集成电路的放大视图；
图14是示出根据第三实施例的半导体器件单元的前视图；
图15是根据第三实施例的半导体器件单元的BGA型集成电路的放大视图；
图16A和图16B是示出根据第三实施例的半导体器件单元中的修复方法的视图；
图17A和图17B是示出根据第三实施例的半导体器件单元的制造方法的视图；
图18A和图18B是示出根据第三实施例的半导体器件单元的制造方法的视图；
图19是示出根据第三实施例的半导体器件单元的制造方法的视图；
图20是示出根据第三实施例的半导体器件单元的改进型实例的视图；
图21是示出根据第三实施例的半导体器件单元的改进型实例的视图。
具体实施方式
图3和图4是示出根据第一实施例的半导体器件单元10A的视图。图3是半导体器件单元10A的前视图。图4是半导体器件单元10A的平面视图，图5是被安装在半导体器件单元10A上的一个BGA型集成电路12的放大视图。
半导体器件单元10A具有：印刷布线基板11、BGA型集成电路12、存储器器件13、柔性印刷电路板15、电子元件16(诸如通信器件)等等。半导体器件单元10A被安装在用于进行高速信号处理的电子器件(例如在通信网络中使用的服务器)上。
作为第一基板的印刷布线基板11是多层印刷布线基板，其中堆叠有多个绝缘层和多个布线层，并且所述多个布线层是借助导通孔或通孔(在下文中，它们被统称为导通孔)相互层间连接的(布线层和导通孔未示出)。在印刷布线基板11的表面上，形成用于安装BGA型集成电路12和电子元件16的基板电极23。该基板电极23利用导通孔被连接到上述布线层。同时，虽然在本实施例中示出了将印刷布线基板11用作半导体器件单元10A的基板的实例，但是也可以使用诸如多层陶瓷基板之类的其他基板。
作为第一元件的BGA型集成电路12是用于在服务器中进行各种控制处理的半导体器件。由于服务器需要实现高速处理，所以BGA型集成电路12响应于高速处理。用于进行高速处理的半导体器件在其工作期间发出强热。因此，在BGA型集成电路12的上表面上安装散热鳍(radiating fin)18。
利用具有高导热性的粘合剂22将散热鳍18固定到BGA型集成电路12的上表面。散热鳍18由具有高导热性的材料(例如铝)形成。此外，散热鳍18具有多个用于提高热散射特性的鳍(叶片)。另外，在本实施例中，平面视图中的散热鳍18的形状被设置成与平面视图中的BGA型集成电路12的形状基本相同。
此外，BGA型集成电路12具有许多电极(被称为器件侧电极33)，以便在服务器中进行各种控制处理。因此，BGA型集成电路12将使能高密度结构的球栅阵列(BGA)结构应用到器件的终端结构。在BGA型集成电路12中，连接端子17被设置在基板电极23上，并且通过连接端子17到印刷布线基板11的基板电极23的连接将BGA型集成电路12安装在印刷布线基板11上。
在本实施例中，如图4所示，四个BGA型集成电路12被安装在印刷布线基板11上。这四个BGA型集成电路12通过在印刷布线基板11中形成的布线层(内部布线)而彼此电连接。要求BGA型集成电路12彼此紧密地布置，以减少在这些BGA型集成电路12之间进行通信的信号的传输损耗。
作为第二元件的存储器器件13是被连接到BGA型集成电路12的缓冲存储器。在本实施例中，存储器器件13也将BGA结构应用到终端结构。从提高BGA型集成电路12的处理速度的角度来讲，期望靠近BGA型集成电路12布置存储器器件13。存储器器件13被安装在第二基板(柔性印刷电路板15)上。
接着，描述如图7A至图7D所示的柔性印刷电路板15。通过在具有绝缘特性和柔性的树脂膜(诸如聚酰亚胺)上形成预定的布线图案25、通孔电极26等等，得到柔性印刷电路板15。如图7B所示，在平面视图中，柔性印刷电路板15具有安装在其基本中心上的BGA型集成电路12和位于其两侧的两个存储器器件13。
柔性印刷电路板15具有将要被固定到印刷布线基板11的固定部15A和从固定部15A的两侧向外延伸的延伸部15B。固定部15A位于柔性印刷电路板15的中心部并且与安装BGA型集成电路12的安装位置相对应。
当BGA型集成电路12被安装在印刷布线基板11上时，固定部15A被布置在印刷布线基板11和BGA型集成电路12之间。此外，当BGA型集成电路12被安装在印刷布线基板11上时，BGA型集成电路12的连接端子17被连接到印刷布线基板11的基板电极23，从而使得固定部15A也同时被固定到印刷布线基板11。
参照图5描述其中将柔性印刷电路板15的固定部15A固定到印刷布线基板11的具体结构。在与被设置在BGA型集成电路12上的连接端子17相对应的位置处，固定部15A具有通孔24。此外，在形成的多个通孔24的外面，与连接到存储器器件13的连接端子17相对应的通孔24将连接端子17电连接到布线图案25，从而以此制成通孔电极26。同时，在如下描述中，特别将连接到通孔电极26的连接端子称为连接端子17A。
借助通过在固定部15A上形成的通孔24和通孔电极26而将在BGA型集成电路12上形成的连接端子17焊接到印刷布线基板11的基板电极23，来固定连接端子17。当通过焊接被融化的连接端子17被冷却到凝固时，连接端子17接合到基板电极23并且支撑固定部15A。由此，当BGA型集成电路12被安装在印刷布线基板11上时，固定部15A被固定在印刷布线基板11和BGA型集成电路12之间。
如上所述，当固定部15A被固定到印刷布线基板11后，通孔电极26被电连接到连接端子17A(连接到存储器器件13)以及与连接端子17A相对应的印刷布线基板11的基板电极23。此外，通过布线图案25将存储器器件13连接到通孔电极26。因此，当固定部15A被固定到印刷布线基板11时，存储器器件13处于被电连接到BGA型集成电路12和印刷布线基板11的状态中。
按此方式，在本实施例中，当BGA型集成电路12被焊接到印刷布线基板11时，柔性印刷电路板15也被固定到并且被电连接到印刷布线基板11。因此，将柔性印刷电路板15固定并连接到印刷布线基板11的处理变得容易了，半导体器件单元10A的制造处理也被简化了。
另一方面，存储器器件13被安装在从上述固定部15A顺序地延伸的延伸部15B的顶端部上。具体而言，在延伸部15B的顶端部上形成电极30，并且通过将存储器器件13的BGA球21焊接到电极30，从而存储器器件13被安装在延伸部15B上。
电极30被连接到布线图案25的一端，而布线图案25的另一端被拉出到通孔电极26。因此，经由将存储器器件13安装在延伸部15B上，从而将存储器器件13通过布线图案25和通孔电极26电连接到印刷布线基板11和BGA型集成电路12。
此外，可以靠近每个集成电路12和/或存储器器件13布置旁路电容器14。在本实施例中，旁路电容器14被安装在与上面安装有延伸部15的存储器器件13的表面相对的表面上。
这样配置的柔性印刷电路板15在印刷布线基板11上向BGA型集成电路12弯曲。详细地，柔性印刷电路板15使得延伸部15B相对于固定部15A向BGA型集成电路12弯曲。延伸部15B与印刷布线基板11基本上可以形成直角。
按此方式，通过相对于固定部15A弯曲延伸部15B从而在二者之间基本上形成直角以便靠近BGA型集成电路12，就可以使存储器器件13处于非常靠近于BGA型集成电路12的状态中。在本实施例中，利用粘合剂20，存储器器件13被固定到附于BGA型集成电路12的散热鳍18。同时，在如下描述中，BGA型集成电路12旨在包括散热鳍18。散热鳍可以被认为是散热构件(heat dissipation member)。
按此方式，存储器器件13可以被耦接(couple)到BGA型集成电路12的侧表面。因此，被BGA型集成电路12、存储器器件13以及柔性印刷电路板15覆盖的印刷布线基板11上的平面区域可以更小(参照图4)。此外，虽然柔性印刷电路板15是柔性的并且具有如下结构(在该结构中延伸部15B延伸以形成悬臂(cantilever)形状)，但是安装在延伸部15B上的存储器器件13被固定到BGA型集成电路12上，使得可以稳定地支撑存储器器件13和延伸部15B。
如上所述，可以在用于进行高速信号处理的电子器件(诸如服务器)上安装半导体器件单元10A。下面将描述本实施例的半导体器件单元10A中的BGA型集成电路12和存储器器件13之间的信号速度以及相邻的BGA型集成电路12之间的信号速度。
在本实施例中，利用柔性印刷电路板15，存储器器件13被电连接到印刷布线基板11和BGA型集成电路12。此外，安装于柔性印刷电路板15上的存储器器件13的端子数目和旁路电容器14的端子数目小于BGA型集成电路12的端子数目。因此，如图7B所示，在柔性印刷电路板15上形成的布线图案25的图案形状可被制成基本上为线性(linear)。
此外，除存储器器件13之外，仅将旁路电容器14安装在柔性印刷电路板15上。因此，在不受安装于印刷布线基板11上的元件(诸如电子元件16)影响的情况下，可以随意设置延伸部15B的长度，从而可以将延伸部15B的长度设置为很短。
因此，从在柔性印刷电路板15上形成的通孔电极26向存储器器件13延伸的布线图案25的长度可被制成为比传统配置的长度更短。因此，可以防止BGA型集成电路12和存储器器件13之间的高速信号变差，从而可以提高半导体器件单元10A的可靠性。
此外，在本实施例中，存储器器件13没有被安装在印刷布线基板11上而是被固定到BGA型集成电路12的侧表面。按此方式，因为在本实施例中存储器器件13没有被安装在印刷布线基板11，所以可以将相邻的BGA型集成电路12制成为相互靠近。
按此方式，在本实施例中，相邻的BGA型集成电路12之间的距离可以比之前更短。因此，可以防止相邻的BGA型集成电路12之间的高速信号变差并且可以提高半导体器件单元10A的可靠性。同时，在图4中，细实线表示BGA型集成电路12和存储器器件13之间的信号传输路径的实例，而粗实线表示BGA型集成电路12之间以及BGA型集成电路12与电子元件16之间的信号传输路径的实例。
此外，如上所述，根据本实施例的半导体器件单元10A能够允许相邻的BGA型集成电路12在印刷布线基板11上相互靠近。因此，印刷布线基板11可以制成更小，从而，半导体器件单元10A也可以更小。
图6示出在半导体器件单元10A中进行修复处理的状态。在该附图中，描述位于附图右侧的存储器器件13是有缺陷的产品及对其进行修复的实例。
为了将存储器器件13从柔性印刷电路板15分离，首先，将存储器器件13从散热鳍18分离，随后，将散热鳍18从BGA型集成电路12分离，并且进一步地，将旁路电容器14从柔性印刷电路板15分离。然后，靠着柔性印刷电路板15(延伸部15B)的背面侧按压加热夹具(heating jig)35以融化BGA球21。由此，将存储器器件13从柔性印刷电路板15分离。然后，在将作为有缺陷产品的存储器器件13分离之后，利用加热夹具35将作为无缺陷产品的存储器器件13安装在柔性印刷电路板15(延伸部15B)上。
在修复处理时，对柔性印刷电路板15进行加热处理，而不对印刷布线基板11进行加热处理。另外，通过在从BGA型集成电路12分离柔性印刷电路板15的方向上移动(弯曲)柔性印刷电路板15，从而可以从BGA型集成电路12分离柔性印刷电路板15。
因此，即使将存储器器件13布置为被固定到BGA型集成电路12，在修复时也可将存储器器件13从BGA型集成电路12分离，从而能够防止在修复时施加到存储器器件13的热量影响BGA型集成电路12。因此，可以共同实现半导体器件单元10A的BGA 12、13的每个BGA的高密度安装和改善的修复特性。
接着，描述根据第一实施例的半导体器件单元10A的制造方法。图7A至图8D示出半导体器件单元10A的制造方法的一个实施例。
为了制造半导体器件单元10A，在陶瓷基板27上安装柔性印刷电路板15，如图7A所示。在柔性印刷电路板15上，在与BGA型集成电路12的连接端子17的布置位置相对应的位置处，预先形成通孔24和通孔电极26。此外，在存储器器件13的安装位置处形成电极30。同时，上面安装有柔性印刷电路板15的基板不限于陶瓷基板27，也可以使用其它的基板(例如金属基板)。
将焊膏28布置在形成于柔性印刷电路板15上的基板电极23上，并且也将焊膏29布置在电极30上。可以使用丝网印刷(screen printing)方法布置焊膏28、29。
如上所述，当将焊膏28、29布置在柔性印刷电路板15上后，BGA型集成电路12就被暂时固定在焊膏28上而存储器器件13被暂时固定在焊膏29上。图7B是上面暂时固定BGA 12、13的每个BGA的柔性印刷电路板15的平面视图，而图7C是上面暂时固定BGA 12以及13的每个BGA的柔性印刷电路板15的前视图。
如上所述，当BGA 12、13的每个BGA都暂时被固定在柔性印刷电路板15上后，将柔性印刷电路板15与陶瓷基板27一起安装在回流炉上，并进行热处理。由此，布置在BGA型集成电路12上的焊球31和焊膏28被融化以相互结合成一体并且形成连接端子17、17A，所述连接端子17、17A穿过在柔性印刷电路板15上形成的通孔24。此外，存储器器件13的焊球32和焊膏29被融化以相互结合成一体并且被焊接到电极30。
随后，从陶瓷基板27剥离柔性印刷电路板15。图7D以放大的方式示出从陶瓷基板27剥离的柔性印刷电路板15的连接端子17、17A的附近。如图7D所示，连接端子17、17A以穿过通孔24的状态凝固，并因此柔性印刷电路板15的固定部15A处于通过连接端子17、17A被固定到BGA型集成电路12的状态中。此外，在剥离状态下，延伸部15B处于在水平方向上延伸的状态中。同时，当安装旁路电容器14时，在剥离之后安装该旁路电容器14。
随后，对柔性印刷电路板15进行弯曲处理。弯曲处理是相对于固定部15A向BGA型集成电路12弯曲延伸部15B的处理。图8A显示延伸部15B向BGA型集成电路12弯曲的状态。
如上所述，在本实施例中，因为存储器器件13被固定到BGA型集成电路12，所以将粘合剂20涂敷到固定于存储器器件13的BGA型集成电路12的表面。然后，借助粘合剂20接合存储器器件13以被固定到散热鳍18。图8B显示存储器器件13被固定到散热鳍18的状态。如图所示，在存储器器件13被固定到散热鳍18的状态中，柔性印刷电路板15处于这样一种状态：使得延伸部15B相对于固定部15A弯曲以在二者之间基本上形成直角。
按此方式，通过弯曲柔性印刷电路板15并且利用粘合剂20将存储器器件13接合到散热鳍18，从而可以进行允许将存储器器件13放置在BGA型集成电路12附近的处理。
如上所述，当存储器器件13和柔性印刷电路板15被安装在BGA型集成电路12上后，将BGA型集成电路12安装在印刷布线基板11上。在印刷布线基板11上，在与连接端子17、17A相对应的位置处预先形成基板电极23。将未示出的焊膏预先涂敷到基板电极23。此外，在柔性印刷电路板15的背面侧(与印刷布线基板11相对的一侧)，连接端子17、17A处于从通孔24中暴露的状态中。
为了在印刷布线基板11上安装BGA型集成电路12，放置基板电极23和连接端子17、17A，并且通过焊膏暂时固定基板电极23和连接端子17、17A。随后，在回流炉中对上面暂时固定BGA型集成电路12的印刷布线基板11进行热处理。
连接端子17和基板电极23上的焊膏因而被融化以相互结合成一体，BGA型集成电路12被焊接到基板电极23，并且该BGA型集成电路12被安装在印刷布线基板11上。此外，通过焊接处理，柔性印刷电路板15的固定部15A就处于被固定在BGA型集成电路12和印刷布线基板11之间的状态中。如此一来，柔性印刷电路板15也处于被固定到印刷布线基板11的状态中。
通过上述一系列处理，BGA型集成电路12被安装在印刷布线基板11上，并且存储器器件13也通过柔性印刷电路板15和BGA型集成电路12被安装在印刷布线基板11上。图8C显示BGA型集成电路12被安装在印刷布线基板11上的状态，图8D以放大的方式显示在图8C中由箭头A表示的连接端子17、17A的附近。
按此方式，即使当配置为在印刷布线基板11和BGA型集成电路12之间布置柔性印刷电路板15的固定部15A时，通过形成连接端子17、17A以便穿过在固定部15A上形成的通孔24(包括通孔电极26)，用与普通的BGA型半导体器件的安装处理相似的安装处理也可以将BGA型集成电路12安装在印刷布线基板11上。
接着，描述半导体器件单元10A及其制造方法的上述实施例的改进型实例。图9示出第一改进型实例，图10示出第二改进型实例，图11示出第三改进型实例。同时，在图9至图11中，对与图3至图8所示的配置相对应的配置给出了相同的附图标记，此处不再重复对其进行描述。此外，在每幅附图中，都以放大的方式显示柔性印刷电路板15的固定部15A的附近。
首先，描述图9所示的第一改进型实例。在上述第一实施例中，在BGA型集成电路12上设置的全部连接端子17、17A都穿过在柔性印刷电路板15(固定部15A)上形成的通孔24或通孔电极26。另一方面，在本改进型实例中，并非所有在基板电极23上设置的器件侧电极33都被连接到印刷布线基板11，而仅将器件侧电极33的一部分连接到柔性印刷电路板15。
具体而言，如图9A所示，没有在与柔性印刷电路板15的位于附图左端的器件侧电极33相对应的位置处形成通孔24，而是形成柔性印刷电路板电极37(下文中被称为FPC电极37)来取代该通孔24。FPC电极37被电连接到在柔性印刷电路板15上形成的布线图案25。此外，借助焊球31将器件侧电极33和FPC电极37电连接。
因此，如图9B所示，在将BGA型集成电路12安装在印刷布线基板11上的状态中，虽然其它的连接端子17、17A被连接到印刷布线基板11的基板电极23，但是焊球31仅被连接到FPC电极37。在器件侧电极33不需要被连接到印刷布线基板11的情况(如本实施例存在的情况)下，该器件侧电极33可以被配置为仅电连接到柔性印刷电路板15，而无需在柔性印刷电路板15上形成通孔24。
接着，描述图10A、10B所示的第二改进型实例。在本改进型实例中，如图10A所示，在固定部15A的外围位置形成加固电极(reinforcingelectrode)38。该加固电极38形成在与柔性印刷电路板15的印刷布线基板11相对的一侧的表面上，如图10B所示。此外，加固电极38如上述电极30的情况一样由能够被焊接的金属材料形成。虽然电极30被连接到布线图案25，但是不要求必须将电极30与布线图案25连接。
此外，加固电极39形成在与印刷布线基板11的加固电极38的形成位置相对应的位置处。在形成基板电极23的同时一起形成加固电极39。
当第一印刷基板被安装在印刷布线基板11上时，利用加固焊料40将在固定部15A上形成的加固电极38焊接到印刷布线基板11的加固电极39。因此，加固电极38、加固电极39的焊接位置的强度变大，并且该焊接位置充当加固部以加固连接端子17、17A与基板电极23之间的焊接位置。期望形成多个加固电极38、加固电极39以便包围连接端子17、17A与基板电极23的焊接位置。
通过由加固焊料40焊接加固电极38、加固电极39，从而如上所述加固连接端子17、17A与基板电极23的焊接位置，这能够防止连接端子17、17A与基板电极23的焊接位置相互剥离。因此，根据本改进型实例，可以提高半导体器件单元的可靠性。
接着，描述图11A至图11C所示的第三改进型实例。在根据上述实施例的制造方法中，如图7D所示，当从陶瓷基板27剥离柔性印刷电路板15时，从柔性印刷电路板15的通孔24中暴露的连接端子17、17A的部分与柔性印刷电路板15的背面基本齐平。
然而，采用这种连接端子17、17A与柔性印刷电路板15的背面基本齐平的结构，如果当在印刷布线基板11上安装如图8C所示的BGA型集成电路12时在印刷布线基板11中出现扭曲或类似问题，则可能连接端子17、17A与基板电极23没有正确地连接。
在本改进型实例中，如图11A所示，在从陶瓷基板27剥离柔性印刷电路板15之后，提供在从柔性印刷电路板15的通孔24中暴露的连接端子17、17A上布置焊球41的处理。具体的布置方法如下所述。
首先，预先将焊膏涂敷到从通孔24中暴露的连接端子17、17A上以暂时在焊膏上固定焊球41。由此，得到在连接端子17、17A上堆叠焊球41的结构。
随后，将上面暂时固定焊球41的柔性印刷电路板15安装在回流炉中并且进行热处理。通过进行回流处理，焊球41和连接端子17、17A被融化以相互结合成一体，并且如图11B所示形成堆叠的连接电极42。如上所述，连接端子17、17A由焊球31形成。因此，堆叠的连接电极42具有将焊球31和焊球41堆叠的结构。
堆叠的连接电极42具有在柔性印刷电路板15的背面上凸出的部分。因此，如图11C所示，即使当在印刷布线基板11上安装第一印刷基板时在印刷布线基板11上发生扭曲等问题时，也可以将堆叠的连接电极42无误地焊接到印刷布线基板11的基板电极23。因此，根据本改进型实例，可以提高BGA型集成电路12到印刷布线基板11的安装性(mountability)，并且可以提高半导体器件单元的可靠性。
同时，虽然在上述改进型实例中显示了在连接端子17、17A上堆叠一个焊球41的实例，但是将要被堆叠到连接端子17、17A上的焊球的数目不限于一个，而可以是堆叠两个或多个球的配置。
接着，描述作为第二实施例的半导体器件单元10B。
图12、图13A以及图13B是示出半导体器件单元10B的视图。图12是半导体器件单元10B的前视图，图13A是在印刷布线基板11上安装的一个BGA型集成电路12的放大视图。同时，在图12、图13中，对与图3至图11所示的配置相对应的配置给出了相同的附图标记，此处不再重复对其进行描述。
在根据图3至图5所示的上述第一实施例的半导体器件单元10A中，BGA型集成电路12被接合到散热鳍18，而存储器器件13被接合到散热鳍18的侧表面。另一方面，根据本实施例在半导体器件单元10B上设置的BGA型集成电路12没有散热鳍18。因此，在根据本实施例的半导体器件单元10B中，通过柔性印刷电路板15的刚性(stiffness)支撑存储器器件13，而无需将存储器器件13固定到散热鳍18。
具体而言，如图13A所示，延伸部15B相对于固定部15A向BGA型集成电路12弯曲，并且具有如下结构：延伸部15B在与印刷布线基板11基本上形成45度角的方向上延伸并且在空中被支撑。在本实施例中使用的柔性印刷电路板15具有当被弯曲时能够保持弯曲状态的结构。通过在构成柔性印刷电路板15等的树脂基中装配塑性变形的金属布线(plastically deformingmetal wire)，可以实现具有这种特性的柔性印刷电路板15。
即使如本实施例中的BGA型集成电路12没有散热鳍18时，通过弯曲柔性印刷电路板15并适当地在延伸部15B与印刷布线基板11之间设置一个角度，也可以将存储器器件13放置在靠近BGA型集成电路12的任意位置。此外，如图13B所示，也可以具有如下配置：利用粘合剂45将延伸部15B固定到BGA型集成电路12的侧表面来取代散热鳍18。此外，也可以弯曲柔性印刷电路板15，使得延伸部15B的一部分与BGA型集成电路12的上表面相对，以得到将存储器器件13固定到BGA型集成电路12的上表面的结构。
接着，描述作为第三实施例的半导体器件单元10C。
图14、图15是示出半导体器件单元10C的视图。图14是半导体器件单元10C的前视图，图15是在印刷布线基板11上安装的一个BGA型集成电路12的放大视图。在图14、图15中，对与图3至图11所示的配置相对应的配置给出了相同的附图标记，此处不再重复对其进行描述。
根据上述第一、第二实施例的半导体器件单元10A、10B分别具有柔性印刷电路板15的固定部15A与BGA型集成电路12的背面相对的结构。另一方面，根据本实施例的半导体器件单元10C被配置为使得连接固定电极52形成在安装印刷布线基板11的BGA型集成电路12的安装位置的外侧上，并且柔性印刷电路板50的固定部50A被连接到该连接固定电极52。
图18A和图18B示出在半导体器件单元10C中使用的柔性印刷电路板50。根据第一、第二实施例的在半导体器件单元10A、10B中使用的柔性印刷电路板15分别具有如下结构：延伸部15B从与BGA型集成电路12相对的固定部15A的两侧向外延伸，如图7B所示。另一方面，柔性印刷电路板50的固定部50A具有足以被连接到连接固定电极52的长度。因此，固定部50A比第一、第二实施例中所示的固定部15A短。此外，延伸部50B具有仅从固定部50A的一侧部分向外延伸的结构。
连接固定电极52是与基板电极23同等的电极，并且在形成基板电极23的时候一并形成连接固定电极52。此外，连接固定电极52被连接到在印刷布线基板11中形成的布线层，并且被连接到通过布线层连接到存储器器件13的连接端子31。因此，在柔性印刷电路板50上安装的存储器器件13通过连接端子31、基板电极23、印刷布线基板11中的布线层、连接固定电极52以及柔性印刷电路板50被电连接到BGA型集成电路12。
固定部15A被连接(固定)到连接固定电极52的柔性印刷电路板50在印刷布线基板11上向BGA型集成电路12弯曲。此外，延伸部50B与印刷布线基板11基本上形成直角。然后，如第一实施例中的情况一样，利用粘合剂20将存储器器件13固定到BGA型集成电路12(散热鳍18)。
按此方式，通过相对于固定部50A弯曲延伸部50B以在二者之间基本上形成直角以便靠近BGA型集成电路12，可以使存储器器件13处于非常靠近BGA型集成电路12的状态中。因此，在本实施例中，被BGA型集成电路12、存储器器件13以及柔性印刷电路板50覆盖的印刷布线基板11上的平面区域也变得更小了，并且这变得能够得到更小的印刷布线基板11和更小的半导体器件单元10C。
在本实施例中，如根据第一实施例的半导体器件单元10A的情况一样，从BGA型集成电路12到存储器器件13延伸的布线的长度也可以比之前更短，因此，可以防止BGA型集成电路12和存储器器件13之间的高速信号变差。此外，在半导体器件单元10C中，可以使得相邻的BGA型集成电路12之间的距离更短，因此，也可以防止相邻的BGA型集成电路12之间的高速信号变差。
图16A和图16B示出在半导体器件单元10C中进行修复处理的状态。示出了位于图15右侧的存储器器件13是有缺陷的产品及对其进行修复的实例。
图16A示出了与柔性印刷电路板50一起修复存储器器件13的一个实例。此处，描述了焊接固定部50A和连接固定电极52的情况。为了将柔性印刷电路板50从印刷布线基板11分离，利用加热夹具36加热固定部50A和连接固定电极52的接合位置。因而，接合固定部50A和连接固定电极52的焊料被融化，并且将柔性印刷电路板50从连接固定电极52分离。此外，利用加热夹具36，上面安装有作为无缺陷产品的存储器器件13的柔性印刷电路板50也被焊接到连接固定电极52。
在此修复时，通过仅加热固定部50A和连接固定电极52的接合位置，加热夹具36可以从连接固定电极52分离柔性印刷电路板50或将柔性印刷电路板50焊接到连接固定电极52。因此，可使得在修复时将要加热的面积比传统处理中加热的面积窄。如此一来，即使当电子元件被安装在位于印刷布线基板11上的BGA型集成电路12的附近时，也可以在不影响电子元件的情况下通过加热从印刷布线基板11分离柔性印刷电路板50或将柔性印刷电路板50焊接到印刷布线基板11。
另一方面，图16B所示的方法与在上述第一实施例的半导体器件单元10A中进行的修复方法相同。即，为了将存储器器件13从柔性印刷电路板50分离，靠着柔性印刷电路板50的背面侧(延伸部15B)按压加热夹具35以融化BGA球21。由此，将存储器器件13从柔性印刷电路板50分离。在将有缺陷的存储器器件13分离之后，利用加热夹具35将无缺陷的存储器器件13安装在柔性印刷电路板50上。
接着，描述根据第三实施例的半导体器件单元10C的制造方法。图17A、图17B以及图19显示半导体器件单元10C的制造方法的一个实施例。同时，在每个附图中均没有显示散热鳍18。
为了制造半导体器件单元10C，制备如图17A所示的印刷布线基板11。在印刷布线基板11上，在安装BGA型集成电路12的位置处以及与连接端子31的布置位置相对应的位置处形成基板电极23。此外，在印刷布线基板11上，连接固定电极52形成在BGA型集成电路12的安装位置的外侧。如上所述，在形成基板电极23的同时形成连接固定电极52。
将焊膏涂敷到在印刷布线基板11上形成的基板电极23的上表面。接着，在基板电极23上安装BGA型集成电路12并且借助焊膏将连接端子31暂时固定。随后，在回流炉上安装上面暂时固定装BGA型集成电路12的印刷布线基板11并且进行热处理处理。因而，连接端子31和焊膏被融化，并且BGA型集成电路12被焊接到基板电极23。图17B显示在印刷布线基板11上安装BGA型集成电路12的状态。
同时，在回流处理的同时，在印刷布线基板11上安装的电子元件16a与BGA型集成电路12一起被焊接到印刷布线基板11。
另一方面，用除了印刷布线基板11上的BGA型集成电路12的安装处理以外的处理进行柔性印刷电路板50的制造处理。图18A、图18B以放大的方式示出柔性印刷电路板50。如图所示，在柔性印刷电路板50中，在绝缘膜53上形成布线图案25，并且通过覆盖该布线图案25来形成用于使该布线图案25绝缘的覆盖层55。
在存储器器件13的安装位置处除去覆盖层55，并且暴露具有连接固定电极52、布线图案25以及电极30的连接位置。此外，在附图上的绝缘膜53的上侧和下侧形成的布线图案25通过导通孔54被连接，其中该导通孔54经过绝缘膜53。同时，在如下描述中，柔性印刷电路板50和连接固定电极52的连接位置被称为连接部56。
在将柔性印刷电路板50连接到印刷布线基板11之前，在柔性印刷电路板50上安装存储器器件13。具体而言，将存储器器件13暂时固定到预先涂敷焊膏的电极30，并且通过对该存储器器件13进行回流处理而将其安装在柔性印刷电路板50上。图18A、图18B示出了将存储器器件13安装在柔性印刷电路板50上的状态。
上面安装存储器器件13的柔性印刷电路板50被连接到上面安装BGA型集成电路12的印刷布线基板11的连接固定电极52。为了将柔性印刷电路板50连接到印刷布线基板11，将位于固定部50A上的连接部56放置在连接固定电极52上，以将连接部56接合到连接固定电极52。作为接合方法，可以使用焊接方法，压力接合方法、各向异性导电膜(ACF)连接方法等。图19显示将连接部56(固定部50A)接合到连接固定电极52的状态。
随后，对柔性印刷电路板50进行弯曲处理。弯曲处理是相对于固定部50A向BGA型集成电路12弯曲延伸部50B的处理。如上所述，在本实施例中，存储器器件13被固定到BGA型集成电路12(散热鳍18)。如图15所示，在存储器器件13被固定到散热鳍18的状态下，在柔性印刷电路板50中，延伸部50B相对于印刷布线基板11(固定部50A)弯曲以在二者之间基本上形成直角。
如上所述，在根据本实施例的制造方法中，与根据第一实施例的半导体器件单元10A的情况不同的是，因为固定部50A没有被布置在印刷布线基板11和BGA型集成电路12之间，所以可以简化柔性印刷电路板50的结构。当也将柔性印刷电路板50连接到印刷布线基板11时，通过放置连接部56和连接固定电极52，可以仅进行接合处理。因此，可以简化半导体器件单元10C的制造处理。
图20、图21显示作为第三实施例的半导体器件单元10C的改进型实例。配置图14、图15所示的半导体器件单元10C，使得仅在连接固定电极52上连接一个柔性印刷电路板50。另一方面，在本改进型实例中，多个柔性印刷电路板50、60被堆叠到连接固定电极52上并且被连接，如图20所示。虽然在本改进型实例中显示了在连接固定电极52上堆叠两个柔性印刷电路板50、60的实例，但是要被堆叠在连接固定电极52上的柔性基板的总数目不限于两个，堆叠三个或多个基板的配置也可以。
图21示出描述在本改进型实例中使用的柔性印刷电路板50、60。柔性印刷电路板50是位于最上部的柔性基板。因为柔性印刷电路板50与图18A、图18B所示的柔性印刷电路板50具有相同的配置，此处不再重复对其进行描述。
柔性基板60是被布置在柔性印刷电路板50和连接固定电极52之间的柔性基板。在柔性基板60中，在其下表面上形成用于连接到连接固定电极52的连接部56A，并且还在与连接部56A相对的表面上设置连接部56B。连接部56B被连接到柔性印刷电路板50的连接部56。
对于将柔性印刷电路板50、60连接到连接固定电极52的连接方法，可以使用上述焊接方法、压力接合方法、ACF连接方法等。此外，作为将柔性印刷电路板50、60连接到连接固定电极52的步骤，可以使用如下方法：首先将柔性基板60的连接部56A接合到连接固定电极52，然后将柔性印刷电路板50的连接部56接合到连接部56B。此外，可以使用如下方法：预先放置柔性印刷电路板50、60使得连接部56、56A以及56B彼此相符，然后将柔性印刷电路板50、60一起接合到连接固定电极52。
根据本改进型实例，可以在靠近BGA型集成电路12的位置处安装许多存储器器件13。因此，即使当被附带地布置在BGA型集成电路12上的存储器器件13的数目很大时，也可以将每个存储器器件13布置为靠近BGA型集成电路12，并且可以使得在印刷布线基板11上相邻布置的BGA型集成电路12之间的距离更短。
虽然上面已经详细地描述了本发明的优选实施例，但是本发明不限于上述具体实施例，可以进行各种改进和变化，而不脱离在权利要求中叙述的本发明的范围。
例如，在上述每个实施例中描述了将柔性印刷电路板15、50用作上面安装有存储器器件13的第二基板的实施例。然而，第二基板不限于柔性印刷电路板。可替代地，可以使用由玻璃环氧的刚性部分和聚酰亚胺的柔性部分整体形成的刚性-柔性(rigid-flexible)基板。
此处叙述的全部实例和条件语言都是作为教导目的，用于帮助读者理解由发明人所贡献的本发明的原理和概念，从而深化本领域，并且是用于解释而不是用于限制这些具体叙述的实例和条件，说明书中的这些实例的组织也不涉及对本发明的优势和劣势的展示。尽管已经详细地描述了本发明的实施例，但是应当理解，在不脱离本发明的精神和范围的情况下，可对本发明进行各种变化、替代和更改。

Claims (18)

1.一种电子元件安装结构，包括：
第一基板，上面安装有第一元件；以及
第二基板，被连接到所述第一基板；
其中所述第二基板向所述第一元件弯曲。
2.根据权利要求1所述的电子元件安装结构，其中所述第二基板被设置在所述第一元件和所述第一基板之间。
3.根据权利要求2所述的电子元件安装结构，其中所述第二基板包括被固定到所述第一基板的固定部和从该固定部向外延伸的延伸部，该延伸部相对于所述第一基板弯曲大约90度。
4.根据权利要求3所述的电子元件安装结构，其中第二元件被安装在所述第二基板的延伸部上。
5.根据权利要求4所述的电子元件安装结构，其中散热构件被装配在所述第一元件上，以及
所述第二元件被耦接到所述散热构件。
6.根据权利要求5所述的电子元件安装结构，其中所述第二元件经由粘合剂被耦接到所述散热构件的侧表面。
7.根据权利要求4所述的电子元件安装结构，其中旁路电容器被安装在位于所述第二基板上的所述第二元件的相对表面上。
8.根据权利要求3所述的电子元件安装结构，其中所述延伸部被耦接到所述第一元件的侧表面。
9.根据权利要求1所述的电子元件安装结构，其中所述第二基板包括被固定到所述第一基板的固定部和从该固定部向外延伸的延伸部，该延伸部相对于所述第一基板弯曲大约90度，所述固定部被设置在所述第一元件的外侧。
10.根据权利要求1所述的电子元件安装结构，其中所述第一基板包括印刷布线板；以及
所述第二基板包括柔性印刷电路板。
11.根据权利要求1所述的电子元件安装结构，其中所述第一基板包括印刷布线板；以及
所述第二基板包括刚性-柔性印刷电路板。
12.根据权利要求1所述的电子元件安装结构，其中
所述第一基板是印刷布线基板。
13.一种电子元件安装方法，包括如下步骤：
将第二基板连接到第一基板；
在所述第一基板上安装第一元件；以及
向所述第一基板上的所述第一元件弯曲所述第二基板。
14.根据权利要求13所述的方法，包括如下步骤：在所述第一元件和所述第一基板之间设置所述第二基板。
15.根据权利要求13所述的方法，包括如下步骤：相对于所述第一基板将所述第二基板弯曲大约90度。
16.根据权利要求13所述的方法，还包括如下步骤：在所述第二基板上安装第二元件。
17.根据权利要求16所述的方法，还包括如下步骤：在所述第一元件上装配散热构件；以及将所述第二元件耦接到所述散热构件。
18.根据权利要求14所述的方法，还包括如下步骤：堆叠多个第二基板；以及在所述第一元件和所述第一基板之间设置所述多个第二基板。
CN201010118858A 2009-02-24 2010-02-23 电子元件安装结构以及电子元件安装方法 Pending CN101814465A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-040930 2009-02-24
JP2009040930A JP2010199216A (ja) 2009-02-24 2009-02-24 部品実装構造及び部品実装方法

Publications (1)

Publication Number Publication Date
CN101814465A true CN101814465A (zh) 2010-08-25

Family

ID=42136210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010118858A Pending CN101814465A (zh) 2009-02-24 2010-02-23 电子元件安装结构以及电子元件安装方法

Country Status (4)

Country Link
US (1) US20100214741A1 (zh)
EP (1) EP2222149A1 (zh)
JP (1) JP2010199216A (zh)
CN (1) CN101814465A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752401A (zh) * 2013-12-26 2015-07-01 英特尔公司 柔性微电子组件和方法
CN105027687A (zh) * 2014-01-02 2015-11-04 皇家飞利浦有限公司 用于制造非平面印刷电路板组件的方法
CN106469719A (zh) * 2015-08-17 2017-03-01 飞思卡尔半导体公司 具有非水平管芯焊垫的ic封装及用于其的柔性基底
CN107089168A (zh) * 2016-02-18 2017-08-25 Zf腓德烈斯哈芬股份公司 用于车辆的集成的控制器及其制造方法
CN111133843A (zh) * 2017-09-21 2020-05-08 亚马逊技术股份有限公司 带有散热器的印刷电路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20085468A0 (fi) * 2008-05-16 2008-05-16 Polar Electro Oy Sähköpiirijärjestely
JP5888163B2 (ja) * 2012-07-20 2016-03-16 富士通株式会社 電気回路装置および電気回路装置の製造方法
US9401575B2 (en) 2013-05-29 2016-07-26 Sonion Nederland Bv Method of assembling a transducer assembly
US20150331447A1 (en) * 2014-05-15 2015-11-19 Kabushiki Kaisha Toshiba Substrate device comprising a reinforcing member
CN105321898A (zh) * 2014-06-03 2016-02-10 住友电木株式会社 金属基座安装基板以及金属基座安装基板安装部件
CN105321890A (zh) * 2014-06-03 2016-02-10 住友电木株式会社 金属基座安装基板以及金属基座安装基板安装部件
CN106061180B (zh) * 2016-06-03 2021-06-01 中国恩菲工程技术有限公司 机载控制箱
JP6489145B2 (ja) * 2017-03-28 2019-03-27 日本電気株式会社 電子部品及び電子部品の製造方法
CN114093770A (zh) * 2021-10-27 2022-02-25 珠海越亚半导体股份有限公司 埋嵌封装结构及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499655A (en) * 1981-03-18 1985-02-19 General Electric Company Method for making alignment-enhancing feed-through conductors for stackable silicon-on-sapphire
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
JP2002359448A (ja) 2001-06-01 2002-12-13 Nec Corp 電子回路の実装構造およびその製造方法
US20040233641A1 (en) * 2003-05-19 2004-11-25 Mark Moshayedi Processor/memory module with foldable substrate
JP2005123503A (ja) * 2003-10-20 2005-05-12 Renesas Technology Corp 半導体装置および半導体モジュール
KR100655218B1 (ko) * 2005-07-01 2006-12-08 삼성전자주식회사 다각기둥 형상의 접지 블록을 갖는 3차원 반도체 모듈
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752401A (zh) * 2013-12-26 2015-07-01 英特尔公司 柔性微电子组件和方法
CN104752401B (zh) * 2013-12-26 2019-07-16 英特尔公司 柔性微电子组件和方法
CN105027687A (zh) * 2014-01-02 2015-11-04 皇家飞利浦有限公司 用于制造非平面印刷电路板组件的方法
CN105027687B (zh) * 2014-01-02 2017-03-08 皇家飞利浦有限公司 用于制造非平面印刷电路板组件的方法
US9648755B2 (en) 2014-01-02 2017-05-09 Philips Lighting Holding B.V. Method for manufacturing a non-planar printed circuit board assembly
CN106469719A (zh) * 2015-08-17 2017-03-01 飞思卡尔半导体公司 具有非水平管芯焊垫的ic封装及用于其的柔性基底
CN107089168A (zh) * 2016-02-18 2017-08-25 Zf腓德烈斯哈芬股份公司 用于车辆的集成的控制器及其制造方法
CN111133843A (zh) * 2017-09-21 2020-05-08 亚马逊技术股份有限公司 带有散热器的印刷电路板
CN111133843B (zh) * 2017-09-21 2024-04-12 亚马逊技术股份有限公司 带有散热器的印刷电路板

Also Published As

Publication number Publication date
US20100214741A1 (en) 2010-08-26
EP2222149A1 (en) 2010-08-25
JP2010199216A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
CN101814465A (zh) 电子元件安装结构以及电子元件安装方法
US7667299B2 (en) Circuit board and method for mounting chip component
CN100556235C (zh) 印刷电路板、其制造方法以及电子装置
US7234218B2 (en) Method for separating electronic component from organic board
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
KR20010092350A (ko) 전자 회로 장치
JPH06296080A (ja) 電子部品実装基板及び電子部品実装方法
US5943217A (en) Printed circuit board for mounting at least one electronic part
US20080064232A1 (en) Integrated device
US20130329391A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP2001196141A (ja) 電気的コネクタハウジング
JP2001177235A (ja) モジュール基板接合方法
JP5105053B2 (ja) 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
KR100746362B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4225164B2 (ja) 配線基板の製造方法
JPH08191128A (ja) 電子装置
EP1387603A1 (en) Electronic assembly and method of manufacture thereof
JP2910668B2 (ja) 電子部品組立体およびその製造方法ならびに電子部品の接続部材
EP1317001A1 (en) A semiconductor device
JPH1187906A (ja) 半導体装置およびその実装方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JP2004319692A (ja) 電子回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100825