JP4854770B2 - プリント基板ユニット及び電子機器 - Google Patents

プリント基板ユニット及び電子機器 Download PDF

Info

Publication number
JP4854770B2
JP4854770B2 JP2009164034A JP2009164034A JP4854770B2 JP 4854770 B2 JP4854770 B2 JP 4854770B2 JP 2009164034 A JP2009164034 A JP 2009164034A JP 2009164034 A JP2009164034 A JP 2009164034A JP 4854770 B2 JP4854770 B2 JP 4854770B2
Authority
JP
Japan
Prior art keywords
circuit board
flexible substrate
printed circuit
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009164034A
Other languages
English (en)
Other versions
JP2011018853A (ja
Inventor
理映 高田
健一郎 坪根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009164034A priority Critical patent/JP4854770B2/ja
Priority to US12/821,543 priority patent/US20110007482A1/en
Priority to EP10167409A priority patent/EP2273858A1/en
Priority to CN2010102258166A priority patent/CN101951725A/zh
Publication of JP2011018853A publication Critical patent/JP2011018853A/ja
Application granted granted Critical
Publication of JP4854770B2 publication Critical patent/JP4854770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/147Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10712Via grid array, e.g. via grid array capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明はプリント基板ユニット及び電子機器に関する。
近年、プリント基板上に集積回路、抵抗器、コンデンサ等の電子部品が実装されるプリント基板ユニットは、集積回路の多機能化,高性能化に伴い、基板に搭載される部品点数が非常に多くなっている。その上、プリント基板ユニットが組み込まれる電子機器の小型化に伴い、プリント基板ユニットに対しても小型化の要求がある。よって、プリント基板ユニットにおける部品実装密度はいっそう高まる傾向にあり、十分な実装面積を確保するのは困難である。このため、基板の表面ばかりでなく、基板の背面にも部品を実装したプリント基板ユニットが提供されている(例えば、特許文献1参照)。
図1は、従来のプリント基板ユニット1の一例を示している。図1(A)はプリント基板ユニット1の断面図であり、図1(B)はプリント基板ユニット1の底面図である。プリント基板ユニット1は、プリント配線基板2の表面2aにBGA型集積回路5,BGA型メモリ6,メモリ7,バイパスコンデンサ(以下、「パスコン」と称する)8等の電子部品を実装すると共に、プリント配線基板2の背面2bにもメモリ7及びパスコン8を実装している。
また、プリント配線基板2の表面2aに実装された各部品と、背面2bに実装された各部品は、プリント配線基板2に形成されたスルーホール9を用いて電気的に接続されている。この基板の表面2aと背面2bに実装された部品を電気的に接続する他の方法としては、例えばスルーホール9以外にも基板としてビルトアップ基板を用い、このビルドアップ基板内に形成された層間配線やビアを用いて接続する方法も考えられる。
しかしながら、この方法は層間配線やビアの形成が困難でコストアップにも繋がるため、製造工程の簡単化及びコスト低減の面からは、スルーホール接続方式が望ましい。
特開2000−150775号公報
上記のようにスルーホールが格子状に配列されるプリント配線基板2にBGA型集積回路5を有している場合、プリント配線基板2には高密度にスルーホール9が形成されることとなる。
図1(B)に一点鎖線で囲った矢印Aで示す領域は、BGA型集積回路5に対応するスルーホール9が設けられた領域(以下、高密度形成領域Aという)である。このように高密度形成領域Aはスルーホール9が高密度に形成されているため、この高密度形成領域Aにはパスコン、終端抵抗などチップ部品を実装することが困難な場合がある。
このため、従来の部品実装構造では、この高密度形成領域Aはいわゆるデッドスペースとなり、これにより部品の高密度実装を十分に図ることができないという問題点があった。
本発明は上記の点に鑑みてなされたものであり、プリント基板に対して部品の高密度実装を行いうるプリント基板ユニット及び電子機器を提供することを目的とする。
一の観点からは、複数のスルーホールが格子状に配列され、該スルーホール上に集積回路が実装されるプリント配線基板と、
前記プリント配線基板の背面から前記スルーホールを覆って配設される可撓性基板と、を備え、
前記可撓性基板は、前記プリント配線基板の背面から離間して、前記プリント配線基板との間に空隙部が形成される延出部を有し、
前記プリント配線基板の表面には、前記スルーホールの一端と接続して前記集積回路が接続される複数の第1ランドが形成されており、
前記プリント配線基板の背面には、前記スルーホールの他端と接続して前記可撓性基板が接続される複数の第2ランドが形成されており、
前記可撓性基板の表面には、前記プリント配線基板の第2ランドと向き合わせられる複数の第3ランドが形成されており、
前記可撓性基板の背面には、前記第3ランドに電気的に接続されている複数の第4ランドが形成されていることを特徴とするプリント基板ユニットが提供される。
開示のプリント基板ユニットは、プリント配線基板における集積回路の実装領域の背面に可撓性基板を設けることで、該可撓性基板を介して電子部品の実装効率を高めることができる。
図1は、従来の一例であるプリント基板ユニットを説明するための図である。 図2は、本発明の第1実施形態であるプリント基板ユニットを説明するための図である。 図3は、図1(A)に矢印Bで示す領域を拡大して示す分解図である。 図4は、本発明の第1実施形態であるプリント基板ユニットにおいてBGA型集積回路に対してリワーク処理を行っている状態を示す断面図である。 図5は、本発明の第1実施形態であるプリント基板ユニットにおいてBGA型メモリに対してリワーク処理を行っている状態を拡大して示す断面図である。 図6は、第1実施形態の変形例であるプリント基板ユニットを示す断面図である。 図7は、図6に示すプリント基板ユニットを積層した実施形態を示す断面図である。 図8は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その1)。 図9は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その2)。 図10は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その3)。 図11は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その4)。 図12は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その5)。 図13は、第1実施形態であるプリント基板ユニットの製造方法を説明するための図である(その6)。 図14は、第1実施形態であるプリント基板ユニットの他の製造方法を説明するための図である。 図15は、本発明の第2実施形態であるプリント基板ユニットを説明するための図である。 図16は、第2実施形態であるプリント基板ユニットにおいて子基板としてリジッドフレキ基板を用いた例を示す図である。 図17は、第2実施形態であるプリント基板ユニットに適用できる各種フレキシブル基板を示す図である。
次に、本発明の実施の形態について図面と共に説明する。
図2乃至図3は、本発明の第1実施形態によるプリント基板ユニット10Aを説明するための図である。図2(A)はプリント基板ユニット10Aの断面図であり、図2(B)はプリント基板ユニット10Aの平面図、図2(C)はプリント基板ユニット10Aの底面図である。なお、図3は図2(A)に一点鎖線で囲まれた矢印Aで示す領域の分解図である。
プリント基板ユニット10Aは、プリント配線基板11、BGA型集積回路12、BGA型メモリ13、パスコン14、フレキシブル基板15、及びSOP型の変圧器16等を有している。このプリント基板ユニット10Aは、例えばネットワークサーバー等の高速信号処理を行う電子機器に搭載されるものである。
主基板であるプリント配線基板11は多層構造を有し、表面11aにBGA型集積回路12、パスコン14、変圧器16を実装しており、背面11bにパスコン14及び後述するフレキシブル基板15を実装している。本実施形態に係るプリント基板ユニット10Aは、格子状に配列されるスルーホール20を用いて表裏面の電子部品の電気的接続を行っている。
BGA型集積回路12は、例えばサーバー内における各種制御処理を行うものであり、表面実装構造のBGA(Ball Grid Array)パッケージを適用している。このBGA型集積回路12は電極として半田ボールを用い、この半田ボール17がプリント配線基板11配設される第1ランド36(図3参照)に接続されることにより、BGA型集積回路12はプリント配線基板11に実装される。
また、第1ランド36は、プリント配線基板11に形成されたスルーホール20に接続されている。スルーホール20は、プリント配線基板11を貫通するよう形成された貫通孔の内部に導電性金属(例えば銅)をメッキ形成した構造を有する。このスルーホール20の上端部に第1ランド36が形成され、下端部にはフレキシブル基板接続用の電極パッドが形成されている。
このスルーホール20は、BGA型集積回路12の実装領域において格子状に配列された状態となる。以下、BGA型集積回路12の実装領域においてスルーホール20が形成されている領域を高密度形成領域Aといい、また高密度形成領域Aに形成された電極パッドを第2ランド37というものとする。
また、本実施形態では、図2(B)に示すように4個のBGA型集積回路12がプリント配線基板11に実装される。よって、本実施形態に係るプリント基板ユニット10Aは、BGA型集積回路12の形成位置に対応する4箇所に高密度形成領域Aが形成されることになる。
図8(C)は、プリント配線基板11の底面の高密度形成領域Aを拡大して示す図である。プリント配線基板11の背面11bにおける高密度形成領域Aは、図8(C)に示すように、各スルーホール20に接続対応するフレキシブル基板接続用第2ランド37が高密度に形成されている。このプリント配線基板11の背面11bの高密度形成領域Aに、チップ部品など電子部品を実装することが困難であることは前述した通りである。
BGA型メモリ13は、例えばバッファメモリであり、BGA型集積回路12の処理速度を高めるようBGA型集積回路12に近接して配置することが望ましい。しかし、高発熱のBGA型集積回路12からの発熱影響のため、BGA型メモリ13に放熱フィンが取り付けられる場合がある。しかしながら、本実施形態では、BGA型メモリ13がフレキシブル基板15を介してBGA型集積回路12と電気的に接続されることで、放熱フィンを取り付けずにBGA型集積回路12からの発熱影響を受けにくくなる。さらに、BGA型集積回路12の接合不良などの原因でリワークを行う際には、子基板のフレキシブル基板15を丸ごと取り外すことにより、BGA型メモリ13の防熱保護が可能である。
次に、図9を参照しながら子基板のフレキシブル基板15について説明する。フレキシブル基板15は電子部品搭載用の基板であり、絶縁性及び可撓性を有する樹脂フィルム(例えば、ポリイミド等)からなる。フレキシブル基板15の表面15aには、プリント配線基板11の背面11bに形成される第2ランドと向き合わせられ、プリント配線基板接続用の第3ランド38が形成されている。一方、フレキシブル基板15の背面15bには、第3ランド38に電気的に接続され、電子部品搭載用の第4ランド39、40が形成されている。
プリント配線基板接続用の第3ランド38が、プリント配線基板11の第2ランド37にはんだ付けにて接合されることにより、フレキシブル基板15がプリント配線基板11に固定される。
電子部品搭載用の第4ランド39及び40は、フレキシブル基板15の背面15bに形成されている。BGA型メモリ13は後述する延出部48Bの第4ランド39に接続され、パスコン14は高密度形成領域Aに向き合わせられる第4ランド40に接続される。また、配線パターン41は、表面15aに形成されたプリント配線基板接続用第3ランド38と、背面15bに形成された第4ランド39,40とを接続している。尚、本実施形態では、フレキシブル基板15の両側部に開口部19が形成されている。第3ランド38のうち、一部が第4ランド39,40と電気的に接続されており、フレキシブル基板15の背面15bには、図9(c)に示すように、BGA型メモリ13またはパスコン14、終端抵抗等の電子部品が実装されるランド用の空間が確保される。なお、パスコン14が実装される第4ランド40のピッチはフレキシブル基板15の表面15aに形成される第3ランド38のピッチよりも大きい。
フレキシブル基板15は、プリント配線基板11の背面で、BGA型集積回路12が実装される実装位置と対向する位置に設けられている。
フレキシブル基板15の形状は、前記したプリント配線基板11に形成された高密度形成領域Aの大きさと等しいか、或いはそれよりも広く設定されている。本実施形態では、フレキシブル基板15の平面視したときの広さが、プリント配線基板11に形成された高密度形成領域Aよりも広く設定されている。このためフレキシブル基板15は、プリント配線基板11の表面11aでBGA型集積回路12の実装領域(即ち、高密度形成領域A)を含む位置に設けられている。前記のように本実施形態では、プリント配線基板11の表面11aに4個のBGA型集積回路12が設けられている。よって、プリント配線基板11の背面11bには、BGA型集積回路12の形成位置に対応するように4枚のフレキシブル基板15が設けられている。
これにより、本実施形態に係る実装構造を適用したプリント基板ユニット10Aは、従来では集積回路の実装領域の直下部に電子部品の実装が困難であった高密度形成領域Aにパスコン14等の電子部品を実装することが可能となり、よって部品実装密度を高めることができる。また、これに伴いプリント基板ユニット10Aは小型化され、このプリント基板ユニット10Aが搭載されるサーバー等の電子機器の小型化を図ることができる。
また、BGA型メモリ13をプリント配線基板11のBGA型集積回路12の実装位置と対向する位置に実装することが可能となるため、BGA型集積回路12とBGA型メモリ13との配線長を従来に比べて短くすることができる。よって、BGA型集積回路12とBGA型メモリ13との間における高速信号の送受信を良好に行うことができ、プリント基板ユニット10Aの信頼性を高めることができる。
図4及び図5は、プリント基板ユニット10Aにおいてリワーク処理を実施している状態を示している。図5はプリント配線基板11に実装されたBGA型集積回路12が性能不良、或いは接合不良などで、リワークする例を示している。また、図6はフレキシブル基板15に実装されたBGA型メモリ13が不良品であり、これをリワークする例を示している。
先ず、図4を用いてBGA型集積回路12をリワークする方法について説明する。BGA型集積回路12をプリント配線基板11から取り外すには、プリント配線基板11の表面11aには、BGA型集積回路12を上部加熱用カバー26で覆うと共に、BGA型集積回路12の近傍の変圧器16に熱が作用しないように防熱治具28を配設する。また、プリント配線基板11の背面11bでは、BGA型集積回路12の実装位置を含む下部加熱用カバー27を配設すると共に、この下部加熱用カバー27を囲繞するように加熱プレート29を配設する。
上部加熱用カバー26は、矢印の熱風を供給する熱風供給手段(図示せず)に接続されている。この熱風供給手段から上部加熱用カバー26には、半田ボール17を溶融しうる温度の熱風が供給される。これにより、半田ボール17は溶融し、プリント配線基板11からBGA型集積回路12を取り外すことが可能となる。この際、BGA型集積回路12に隣接して実装された変圧器16は防熱治具28により保護されるため、熱風供給手段から供給される熱風により変圧器16が損傷するようなことはない。
下部加熱用カバー27はプリント配線基板11の背面11bを加熱するものであり、上部加熱用カバー26と同様に熱風供給手段から矢印の熱風が供給される。また、加熱プレート29もプリント配線基板11の背面11bを加熱するものである。この下部加熱用カバー27及び加熱プレート29は、プリント配線基板11を予熱するためのプレートである。プリント配線基板11を予熱することにより、上部加熱用カバー26内を半田ボール17の溶融可能温度まで短時間で昇温することができ、リワークの効率を高めることができる。
また、本実施形態に係るプリント基板ユニット10Aは、フレキシブル基板15の外周近傍(後述する延出部48B)にBGA型メモリ13が実装されている。このBGA型メモリ13は、BGA型集積回路12がリワーク時に加熱されると熱損傷する可能性がある。
このため、リワーク処理を行う際にフレキシブル基板15の外周近傍をプリント配線基板11の背面11bに固定する固定用樹脂22を外すことにより、フレキシブル基板15のBGA型メモリ13の実装領域をプリント配線基板11から離間させ、BGA型メモリ13に防熱カバー30を配設している。これにより、BGA型メモリ13に熱損傷を与えることなく、BGA型集積回路12のリワークを行うことができる。よって、フレキシブル基板15用いてプリント基板ユニット10Aに対する部品実装効率を高めても、リワーク処理を確実に行うことができる。
図5は、フレキシブル基板15に実装されたBGA型メモリ13をリワークする処理を示している。前記のようにBGA型メモリ13はフレキシブル基板15の外周近傍に実装されている。よって、このBGA型メモリ13をリワークするには、固定用樹脂22を外すことによりフレキシブル基板15のBGA型メモリ13の実装領域をプリント配線基板11から離間させ、この部位に加熱用治具31を当接させる。
BGA型メモリ13は、BGA型集積回路12に比べて端子数が少なく小型であるため、加熱用治具31を当接することにより半田ボール21を溶融温度まで加熱することができる。よって、BGA型集積回路12のリワーク時のように加熱用カバー26,27、防熱治具28、加熱プレート29等を用いることなく、BGA型メモリ13をフレキシブル基板15から取り外すことができる。
図6は、前記した第1実施形態に係るプリント基板ユニット10Aの変形例であるプリント基板ユニット10Bを示している。本変形例に係るプリント基板ユニット10Bは、プリント配線基板11の表面11aに高発熱部品群を実装すると共に、背面11bにフレキシブル基板15を介して低発熱部品群を実装したものである。
BGA型集積回路12は、プリント基板ユニット10Bが搭載されるサーバー内における各種制御処理を行う半導体装置である。よってBGA型集積回路12は高速処理に対応しており、その稼動時に高熱を発生する。また、プリント配線基板11の表面11aに実装された変圧器16aも、稼動時に高熱を発生する。このように、稼動時に高熱を発生するBGA型集積回路12及び変圧器16a等の高発熱部品群は、プリント配線基板11の表面11aに集約的に実装されている。
これに対してBGA型メモリ13は、稼動に際しBGA型集積回路12のように高熱を発生しない。また、プリント配線基板11の背面11b側に実装されたバスコン16bも稼動時に高熱を発生させるものではない。このように、稼動時においても高熱を発生しないBGA型メモリ13,バスコン16b等の低発熱部品群は、プリント配線基板11の背面11bにフレキシブル基板15を介して集約的に実装されている。
このように、高発熱部品群と低発熱部品群をプリント配線基板11の表面11aと背面11bに分離して実装したことにより、これらの部品をプリント配線基板11の片面に混在させて実装した際に必要であった熱対応部品を設ける必要がなくなり、よって部品実装効率を高めることができる。
図7は、図6に示したプリント基板ユニット10Bを2枚積層した組立体を示している。上部に位置するプリント基板ユニット10Bは図7中プリント配線基板11の上面に高発熱部品群を実装し、図7中プリント配線基板11の下面に低発熱部品群を実装している。
また、下部に位置するプリント基板ユニット10Bは図7中上面に低発熱部品群を実装し、図中下面に高発熱部品群を実装している。よって、積層された2枚のプリント基板ユニット10B,10Bは、互いの低発熱部品群が実装された面を対向するよう配置されている。また、この一対のプリント基板ユニット10Bは、スタッグコネクタ32により電気的に接続されている。このようにプリント基板ユニット10Bを積層することにより、更に電子部品の実装効率を高めることができる。
更に、各プリント基板ユニット10A,10Bの高発熱部品群となるBGA型集積回路12には、図示されるように放熱フィン33を設けてもよい。この放熱フィン33はアルミニウム等の熱伝導性の高い材料により形成され、各BGA型集積回路12の上面に熱伝導率が高い接着剤を用いて固定されている。
次に、第1実施形態に係るプリント基板ユニット10Aの製造方法について説明する。
図8及び乃至図13は、プリント基板ユニット10Aの製造方法の一例を説明するための図である。プリント基板ユニット10Aを製造するには、図8に示すプリント配線基板11及び図9に示すフレキシブル基板15を製造する。
プリント配線基板11は、エポキシ樹脂等を含む樹脂基板であり多層構造のリジッド基板である。このプリント配線基板11は、周知の方法で製造される。この際、BGA型集積回路12の実装位置には、BGA型集積回路12の端子に対応して多数のスルーホール20を形成する。このスルーホール20の形成は、基材となる樹脂基板に貫通孔を形成し、その後に貫通孔内に銅メッキを行うことにより行われる。また、スルーホール20の表面側に形成される第1ランド36及び背面側に形成されるフレキシブル基板接続用の第2ランド37は、スルーホール20の銅メッキ時に同時形成されても、別途形成されても良い。
フレキシブル基板15は、絶縁性及び可撓性を有する樹脂フィルム(例えば、ポリイミドフィルム)にプリント配線基板接続用の第3ランド38と、電子部品搭載用の第4ランド39、40を形成することにより製造される。第3ランド38及び第4ランド39,40は、ポリイミドフィルム上に銅膜を、プリント技術を用いて形成される。
またフレキシブル基板15は、1枚のポリイミドフィルムから複数のフレキシブル基板15を同時形成する、いわゆる多数個取りにより製造される。第3ランド38及び第4ランド39,40が形成された後、ポリイミドフィルムは切断されてフレキシブル基板15に個片化される。この個片化処理の際に開口部19が同時に形成されてもよい。
上記のようにプリント配線基板11及びフレキシブル基板15が製造されると、図10(A)に示されるように、プリント配線基板11の背面11bでフレキシブル基板接続用第2ランド37の形成位置にはんだペースト43aが配設される。このはんだペースト43aの配設は、例えばスクリーン印刷法を用いることができる。
次に、図10(B)に示すように、固定用樹脂22がプリント配線基板11の背面11bに塗布される。この固定用樹脂22は、高密度形成領域Aの側部位置においては直線状に、またフレキシブル基板15が配設される位置の四隅位置にはポイント的に塗布される(図10(D)参照)。この固定用樹脂22は熱硬化性の樹脂であり、粘性を有するが加熱して熱硬化することにより接着力を発揮する。
上記のように、プリント配線基板11の背面11b上にはんだペースト43a及び固定用樹脂22が配設されると、続いてフレキシブル基板15がプリント配線基板11の背面11bに装着される。この際、はんだペースト43aはフレキシブル基板15の第3ランド38と接触し、固定用樹脂22もフレキシブル基板15と接触する。特に、熱硬化前の固定用樹脂22は粘性を有しているため、この粘性によりフレキシブル基板15はプリント配線基板11の背面11bに仮止めされた状態となる。
続いて、フレキシブル基板15が仮止めされたプリント配線基板11に対してリフロー処理を実施し、プリント配線基板11の第2ランド37とフレキシブル基板15の第3ランド38をはんだ付けする。これにより、フレキシブル基板15は、はんだ43によりプリント配線基板11にはんだ固定された状態となる。この際、固定用樹脂22も加熱されることにより熱硬化し、よってプリント配線基板11とフレキシブル基板15は固定用樹脂22により接着された状態となる。
このように、フレキシブル基板15は、はんだ43及び固定用樹脂22によりプリント配線基板11に固定される。図10(C)はフレキシブル基板15が固定されたプリント配線基板11を示す断面図であり、図10(D)はその底面図である。
本実施形態では、フレキシブル基板15として、透明な樹脂フィルムを用いている。このため、はんだ43によるはんだ付け位置及び固定用樹脂22による接着位置を、プリント配線基板11を底面視することにより、フレキシブル基板15の透明樹脂フィルムを通して直接確認することができる。よって、はんだ43のはんだ付け不良及び固定用樹脂22の接着不良を容易かつ直接的に検出することができ、フレキシブル基板15のプリント配線基板11に対する接続及び固定の信頼性を高めることができる。
また、本実施形態ではプリント配線基板11の第2ランド37とフレキシブル基板15の第3ランド38との接合をはんだ43により行ったが、両基板の接合は、はんだ付けに限定されるものではなく、圧着法、ACF(Anisotropic Conductive Film)接続法等を用いることができる。
フレキシブル基板15がプリント配線基板11に配設されると、続いてプリント配線基板11の背面11bに形成された第2ランド37以外のランド、及びフレキシブル基板15の背面15bに形成された第4ランド39,40にはんだペースト(図示せず)を配設する。このはんだペーストの配設は、スクリーン印刷法を用いることができる。この際、フレキシブル基板15の厚さは薄い(例えば、0.05mm)。このため、フレキシブル基板15が配設されていたとしても、プリント配線基板11に対するスクリーン印刷とフレキシブル基板15に対するはんだペーストのスクリーン印刷を同時に行うことができる。
上記のはんだペーストの印刷処理が終了すると、続いてプリント配線基板11の背面11bの第2ランド37以外のランド、及びフレキシブル基板15の背面15bの第4ランド39,40にBGA型メモリ13及びパスコン14等の電子部品が仮止めされる。次に、このBGA型メモリ13及びパスコン14等が仮止めされたプリント配線基板11をリフローすることにより、BGA型メモリ13及びパスコン14等の電子部品はプリント配線基板11及びフレキシブル基板15にはんだ付けされる。
これにより、BGA型メモリ13及びパスコン14等の電子部品は、プリント配線基板11及びフレキシブル基板15に実装された状態となる。図11(A)はプリント配線基板11の背面11b及びフレキシブル基板15にBGA型メモリ13,パスコン14等の電子部品が実装された状態を示す断面図であり、図11(B)はその底面図である。
上記のようにプリント配線基板11の背面11bに対する電子部品の実装が終了すると、次にプリント配線基板11の表面に対し電子部品の実装が行われる。即ち、プリント配線基板11の表面11aに形成された第1ランド36、及び変圧器16を実装するためのランドにはんだペースト(図示せず)を配設する。このはんだペーストの塗布は、スクリーン印刷法を用いることができる。
上記のはんだペーストの印刷処理が終了すると、続いてプリント配線基板11の表面11aの第1ランド36及び第1ランド36以外のランドにBGA型集積回路12及び変圧器16等の電子部品が仮止めされる。次に、このBGA型集積回路12等が仮止めされたプリント配線基板11をリフローすることにより、BGA型集積回路12等の電子部品はプリント配線基板11にはんだ付けされる。
これにより、BGA型集積回路12等の電子部品は、プリント配線基板11に実装された状態となる。図12(A)はプリント配線基板11の表面11aにBGA型集積回路12等の電子部品が実装された状態を示す断面図であり、図12(B)はその平面図である。
上記の一連の製造工程を経ることにより、プリント基板ユニット10Aが製造される。また、BGA型集積回路12の発熱量が大きいため、図13に示すようにBGA型集積回路12に放熱フィン45を配設することとしてもよい。この際、放熱フィン45は熱伝導性の高い熱接合部材(TIM)等を用いてBGA型集積回路12に接着することが望ましい。
次に、上記したプリント基板ユニット10Aの製造方法の変形例について説明する。
図14は、本変形例に係るプリント基板ユニット10Aの製造方法を示している。尚、図14において、図8乃至図13に示した構成と対応する構成については、同一符号を付してその説明を省略する。
前記したプリント基板ユニット10Aの製造方法では、フレキシブル基板15をプリント配線基板11に配設した後に、BGA型集積回路12,BGA型メモリ13等の電子部品をプリント配線基板11及びフレキシブル基板15に実装した。これに対して本変形例は、予めプリント配線基板11及びフレキシブル基板15に個別に電子部品を実装し、その後にそれぞれ電子部品が実装されたフレキシブル基板15をプリント配線基板11に配設する方法が用いられる。
具体的には、先ず図14(A)に示すプリント配線基板11に対し、表面11aに形成された第1ランド36や背面11bに形成されたフレキシブル基板接続用第2ランド37等にはんだペーストを配設した後、BGA型集積回路12,パスコン14,変圧器16等の電子部品を仮止めする。
次に、BGA型集積回路12等の電子部品が仮止めされたプリント配線基板11に対しリフローを行い、BGA型集積回路12等の電子部品をプリント配線基板11の表面11a及び背面11bにはんだ付けする。図14(B)は、BGA型集積回路12等の電子部品がプリント配線基板11に実装された状態を示している。
次に、フレキシブル基板15に対する電子部品の実装処理を行う。この処理は、上記したプリント配線基板11に対する電子部品の実装処理と平行して行うことができる。フレキシブル基板15に対して電子部品を実装するには、先ず図14(C)に示すフレキシブル基板15に対し、フレキシブル基板15の背面15bに形成された第4ランド39,40のはんだペーストを配設する。次に、第4ランド39にBGA型メモリ13を仮止めすると共に、第4ランド40にパスコン14を仮止めする。
次に、BGA型メモリ13及びパスコン14等の電子部品が仮止めされたフレキシブル基板15に対しリフローを行い、BGA型メモリ13等の電子部品をフレキシブル基板15の背面15bにはんだ付けする。図14(D)は、BGA型メモリ13等の電子部品がフレキシブル基板15に実装された状態を示している。
上記のようにプリント配線基板11及びフレキシブル基板15に電子部品が実装されると、プリント配線基板11の背面11bでフレキシブル基板接続用第2ランド37の形成位置にはんだペースト43aが配設されると共に、プリント配線基板11の背面11bの所定位置に熱硬化性の固定用樹脂22が塗布される(固定用樹脂22及びはんだペースト43aは図14に図示せず)。
続いて、フレキシブル基板15がプリント配線基板11の背面11bに仮止めされる。この仮止め状態では、はんだペースト43aがフレキシブル基板15の第3ランド38と接触し、固定用樹脂22もフレキシブル基板15と接触した状態となる。
続いて、フレキシブル基板15が仮止めされたプリント配線基板11に対してリフロー処理を実施し、プリント配線基板11のフレキシブル基板接続用第2ランド37とフレキシブル基板15のプリント配線基板接続用第3ランド38をはんだ付けする。これにより、フレキシブル基板15ははんだ43によりプリント配線基板11にはんだ固定された状態となる。またこの際、固定用樹脂22も加熱されることにより熱硬化し、よって固定用樹脂22によりフレキシブル基板15はプリント配線基板11に接着された状態となる。
本変形例では、上記の工程を実施することによりプリント基板ユニット10Aを製造する。図15(E)は、本変形例により製造されたプリント基板ユニット10Aを示している。同図に示すように本変形例に係る製造方法であっても,先に図8乃至図13を用いて説明した製造方法であっても、同一構成のプリント基板ユニット10Aを製造することができる。
しかしながら本変形例によれば、BGA型集積回路12等の電子部品をプリント配線基板11に実装した時点で、BGA型集積回路12等の電子部品について試験を行うことが可能となる。同様に、フレキシブル基板15にBGA型メモリ13等の電子部品を実装した時点で、BGA型メモリ13等の電子部品に対して試験を行うことができる。このように、本変形性によれば、フレキシブル基板15をプリント配線基板11に配設する前に電子部品の実装試験を行うことが可能となる。
次に、本発明の第2実施形態によるプリント基板ユニットについて説明する。
図15は、第2実施形態のプリント基板ユニットを説明するための図である。尚、図15において、図2及び図3に示した第1実施形態に係るプリント基板ユニット10Aの構成と対応する構成については、同一符号を付してその説明を省略する。
本実施形態に係るプリント基板ユニット10Cに配設されるフレキシブル基板48は、プリント配線基板11の背面11bに固定される固定部48Aと、この固定部47Aから外側に向け延出すると共に、プリント配線基板11から離間した延出部48Bを有している。
本実施形態で用いる子基板となるフレキシブル基板48は、ポリイミド等の絶縁性及び可撓性を有する樹脂フィルム上に、図9に示したと同様のプリント配線基板接続用第3ランド38、第4ランド39,40等を形成したものである。またフレキシブル基板48は、プリント配線基板11に固定される矩形状の固定部48Aと、この固定部48Aの外周縁から外側に向け延出する延出部48Bとを有している。
固定部48Aの背面には第4ランド40が形成されており、この第4ランド40にはパスコン14が実装される。また、固定部48Aの表面にはプリント配線基板接続用の第3ランド38が形成されており、この第3ランド38がプリント配線基板11の背面11bに形成されたフレキシブル基板接続用の第2ランド37とはんだ付けされる。これにより、フレキシブル基板48はプリント配線基板11に固定される。
尚、プリント配線基板11の第2ランド37とフレキシブル基板15の第3ランド38との接合は、はんだ付けに限定されるものではなく、圧着法、ACF(Anisotropic Conductive Film)接続法等を用いることができる。
プリント基板ユニット10Cの説明を続ける。延出部48Bの表面には、パスコン14またはBGA型メモリ13が実装される。一方、延出部48Bの背面には、BGA型メモリ13が実装される。よって、図15(A),(B)に示されるように、フレキシブル基板48の表面及び背面の双方にBGA型メモリ13及びパスコン14が両面実装される。
本実施形態に係るプリント基板ユニット10Cは、フレキシブル基板48の延出部48Bはプリント配線基板11に固定されておらず、プリント配線基板11の背面11bから離間している。これにより、プリント配線基板11の背面11bとフレキシブル基板48の延出部48Bとの間には、空間部55が形成されるため(図15(B)参照)、高密度実装が可能となる。
また、第1実施形態では、プリント基板ユニット10Aでは、フレキシブル基板15に開口部19を形成し、この開口部19内にプリント配線基板11に実装したパスコン14が位置するようにすることにより、さらに部品実装密度の向上を図っていた(図2(C)参照)。
これに対し、本実施形態に係るプリント基板ユニット10Cは、延出部48Bをプリント配線基板11から離間させることにより、延出部48Bの表面及び背面に電子部品の両面実装を行えると共に、更に延出部48Bと対向するプリント配線基板11の背面11bにも電子部品を実装することが可能となる。図15(B)に示す例では、図中左側に位置する延出部48Bの表面にパスコン14が実装され、背面にBGA型メモリ13が実装され、更にプリント配線基板11の背面11bにはパスコン14が実装されている。
このように、本実施形態に係るプリント基板ユニット10Cによれば、第1実施形態に係るプリント基板ユニット10Aに対し、更に電子部品の実装効率を高めることができる。
図16は、第2実施形態に係るプリント基板ユニット10Cにおいて、フレキシブル基板48に代えてリジッドフレキ基板50を用いた例を示している。
プリント配線基板11に固定される固定部50A及びBGA型メモリ13等の電子部品が実装される延出部50Bは、ガラスエポキシ等の硬く剛性が高い材質により形成され、また固定部50Aと延出部50Bとを連結する可撓部50Cはフレキシブル基板により形成されている。このように、固定部50A及び延出部50Bの剛性が高いことにより、プリント配線基板11への固定部50Aのはんだ付け処理、及びBGA型メモリ13等の電子部品の延出部50Bへの実装処理を確実に行うことができる。
図17は、上述あいたプリント基板ユニット10A、10B、10Cに適用できる各種フレキシブル基板を示している。図15に示すプリント基板ユニット10Cは、正方形状を有した固定部48Aの外周四辺に延出部48Bを一体的に形成した、略十字状の形状とされていた。
これに対して図17(A)に示すフレキシブル基板51は、略正方形状とされたフィルム基材の四隅位置から中心位置に向けて、具体的には外周辺に対して45°の角度で切り込み51Cを形成したものである。このように切り込み51Cを形成することにより、隣接する一対の切り込み51Cの間の部分は折り曲げ可能となるため、この部分を延出部51Bとして用いることができる。
また、各切り込み51Cの先端を頂点とする四角形部分(図中、破線で囲む部分)は、固定部51Aとして用いることができる。このように本実施形態では、四隅位置に切り込み51Cを形成するのみで固定部51A及び延出部51Bを有するフレキシブル基板51を形成することができ、フレキシブル基板51を容易に製造することができる。
図17(B)に示すフレキシブル基板52は、延出部51Bに開口部51Dを形成したものである。また、図17(C)に示すフレキシブル基板53は、延出部51Bに切欠き部51Eを形成したものである。この開口部51D及び切欠き部51Eは、切り込み51Cの形成時に一括的に形成することができるため、フレキシブル基板51〜53の製造工程の簡単化を図ることができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は上記した特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能なものである。
10A〜10C プリント基板ユニット
11 プリント配線基板
12 BGA型集積回路
13 BGA型メモリ
14 パスコン
15 フレキシブル基板
16 電子部品
18,33,45 放熱フィン
19 開口部
20 スルーホール
21 半田ボール
22 固定用樹脂
25 はんだ
26 上部加熱用カバー
27 下部加熱用カバー
28 防熱治具
29 加熱プレート
30 防熱カバー
31 加熱用治具
36 第1ランド
37 第2ランド
38 第3ランド
39,40 第4ランド
43 はんだ
43a はんだペースト
48 フレキシブル基板
48A,50A,51A 固定部
48B,50B,51B 延出部
50 リジッドフレキ基板
50C 可撓部
51〜53 フレキシブル基板
51C 切り込み
51D 開口部
51E 切欠き部
52 フレキシブル基板

Claims (12)

  1. プリント基板ユニットであって、
    複数のスルーホールが格子状に配列され、該スルーホール上に集積回路が実装されるプリント配線基板と、
    前記プリント配線基板の背面から前記スルーホールを覆って配設される可撓性基板と、を備え、
    前記可撓性基板は、前記プリント配線基板の背面から離間して、前記プリント配線基板との間に空隙部が形成される延出部を有し、
    前記プリント配線基板の表面には、前記スルーホールの一端と接続して前記集積回路が接続される複数の第1ランドが形成されており、
    前記プリント配線基板の背面には、前記スルーホールの他端と接続して前記可撓性基板が接続される複数の第2ランドが形成されており、
    前記可撓性基板の表面には、前記プリント配線基板の第2ランドと向き合わせられる複数の第3ランドが形成されており、
    前記可撓性基板の背面には、前記第3ランドに電気的に接続されている複数の第4ランドが形成されていることを特徴とするプリント基板ユニット。
  2. 前記第3ランドの一部が前記第4ランドと導通することを特徴とする請求項1に記載のプリント基板ユニット。
  3. 前記可撓性基板の第3ランドは、前記プリント配線基板の第2ランドにリフローはんだ付けされることを特徴とする請求項1に記載のプリント基板ユニット。
  4. 前記可撓性基板は、フレキシブル基板またはリジッドフレキシブル基板であること特徴とする請求項1に記載のプリント基板ユニット。
  5. 前記可撓性基板の第4ランドには、少なくともバイパスコンデンサ、終端抵抗、またはメモリ部材のいずれかが実装されることを特徴とする請求項1に記載のプリント基板ユニット。
  6. 前記第4ランドのうち、前記バイパスコンデンサが実装されるランドのピッチは、前記可撓性基板の表面に形成される第3ランドのピッチよりも大きいことを特徴とする請求項5に記載のプリント基板ユニット。
  7. 前記可撓性基板は、前記集積回路の実装領域よりも大きく形成され、前記第3ランドが前記第2ランドにリフローはんだ付けされる領域よりも外側に前記延出部を有することを特徴とする請求項2または3に記載のプリント基板ユニット。
  8. 前記可撓性基板の第4ランドの一部が前記延出部に配設されており、
    前記延出部の第4ランドにメモリ部材が実装されることを特徴とする請求項7に記載のプリント基板ユニット。
  9. 前記メモリ部材は、前記延出部に両面実装されることを特徴とする請求項に記載のプリント基板ユニット。
  10. 前記可撓性基板の延出部に、開口部が形成されていることを特徴とする請求項7に記載のプリント基板ユニット。
  11. 前記プリント配線基板の表面に実装される集積回路は、BGAパッケージであることを特徴とする請求項1乃至10に記載のプリント基板ユニット。
  12. 請求項1乃至11に記載のプリント基板ユニットを搭載した電子機器。
JP2009164034A 2009-07-10 2009-07-10 プリント基板ユニット及び電子機器 Expired - Fee Related JP4854770B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009164034A JP4854770B2 (ja) 2009-07-10 2009-07-10 プリント基板ユニット及び電子機器
US12/821,543 US20110007482A1 (en) 2009-07-10 2010-06-23 Printed circuit board unit and electronic device
EP10167409A EP2273858A1 (en) 2009-07-10 2010-06-25 Printed circuit board unit and electronic device
CN2010102258166A CN101951725A (zh) 2009-07-10 2010-07-09 印刷电路板单元和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009164034A JP4854770B2 (ja) 2009-07-10 2009-07-10 プリント基板ユニット及び電子機器

Publications (2)

Publication Number Publication Date
JP2011018853A JP2011018853A (ja) 2011-01-27
JP4854770B2 true JP4854770B2 (ja) 2012-01-18

Family

ID=42748805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164034A Expired - Fee Related JP4854770B2 (ja) 2009-07-10 2009-07-10 プリント基板ユニット及び電子機器

Country Status (4)

Country Link
US (1) US20110007482A1 (ja)
EP (1) EP2273858A1 (ja)
JP (1) JP4854770B2 (ja)
CN (1) CN101951725A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015056228A (ja) * 2013-09-10 2015-03-23 株式会社小糸製作所 プリント基板および車両用灯具
TWI638442B (zh) * 2017-05-26 2018-10-11 瑞昱半導體股份有限公司 電子裝置及其電路基板
CN108987364B (zh) * 2017-05-31 2021-03-12 瑞昱半导体股份有限公司 电子装置及其电路基板
US10643006B2 (en) * 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit
CN108573965B (zh) * 2018-06-28 2023-10-24 中国工程物理研究院电子工程研究所 一种基于sip的高压脉冲功率集成模块
US10451228B1 (en) 2018-09-13 2019-10-22 Elemental LED, Inc. Printed circuit board and component arrangements for linear LED lighting
CN109600917A (zh) * 2018-12-28 2019-04-09 郑州云海信息技术有限公司 一种降低bga短路风险的pcb板及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
JPH11266075A (ja) * 1998-03-17 1999-09-28 Nec Corp 変動電流対策コンデンサの実装構造および方法
JP2000150775A (ja) 1998-11-13 2000-05-30 Matsushita Electric Ind Co Ltd 半導体素子実装治具および半導体素子実装方法
US6281437B1 (en) * 1999-11-10 2001-08-28 International Business Machines Corporation Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection
JP2003332706A (ja) * 2002-05-07 2003-11-21 Fuji Xerox Co Ltd プリント配線基板装置
US6849935B2 (en) * 2002-05-10 2005-02-01 Sarnoff Corporation Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
US7405364B2 (en) * 2002-12-30 2008-07-29 Intel Corporation Decoupled signal-power substrate architecture
JP4597561B2 (ja) * 2004-04-09 2010-12-15 日本特殊陶業株式会社 配線基板およびその製造方法
JP2006005040A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 配線基板、磁気ディスク装置、配線基板の製造方法
TWI266552B (en) * 2004-11-05 2006-11-11 Ind Tech Res Inst Flexible electronic device with flexible speaker
JP2007273564A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント回路板、半導体パッケージ、および電子機器
JP2007335618A (ja) * 2006-06-15 2007-12-27 Canon Inc プリント回路基板
TWI378747B (en) * 2006-08-18 2012-12-01 Ind Tech Res Inst Flexible electronic assembly
JP5029821B2 (ja) * 2007-06-19 2012-09-19 ブラザー工業株式会社 フレキシブル配線体及び液滴吐出ヘッド

Also Published As

Publication number Publication date
JP2011018853A (ja) 2011-01-27
US20110007482A1 (en) 2011-01-13
CN101951725A (zh) 2011-01-19
EP2273858A1 (en) 2011-01-12

Similar Documents

Publication Publication Date Title
JP4854770B2 (ja) プリント基板ユニット及び電子機器
US7667299B2 (en) Circuit board and method for mounting chip component
US7985926B2 (en) Printed circuit board and electronic component device
EP2222149A1 (en) Electronic component mounting structure and electronic component mounting method
JPWO2009104506A1 (ja) プリント配線板、電子装置及びその製造方法
JP2006156534A (ja) モバイル機器内基板間接続構造およびそれを用いた電子回路装置
US7592702B2 (en) Via heat sink material
JP5456843B2 (ja) 電源装置
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP3879347B2 (ja) モジュール基板接合方法
US7124931B2 (en) Via heat sink material
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2008047605A (ja) プリント基板
JP2004303944A (ja) モジュール基板及びその製造方法
JP3988629B2 (ja) 電子装置
JP4802679B2 (ja) 電子回路基板の実装方法
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2009231467A (ja) 基板ユニット,電子装置,及び基板ユニット製造方法
CN116110806A (zh) 封装结构及其制作方法
JP2006332465A (ja) チップオンフィルム半導体装置
JP2010219181A (ja) 電子部品モジュールおよび電子部品実装方法
JP2004056065A (ja) 電子基板の製造方法
JP2023156805A (ja) プリント回路板の製造方法、プリント回路板及びプリント回路板用構造体
JP2012186210A (ja) 導電接続構造
US8270179B2 (en) Printed circuit board and method for mounting electronic components

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees