JP4802679B2 - 電子回路基板の実装方法 - Google Patents

電子回路基板の実装方法 Download PDF

Info

Publication number
JP4802679B2
JP4802679B2 JP2005333887A JP2005333887A JP4802679B2 JP 4802679 B2 JP4802679 B2 JP 4802679B2 JP 2005333887 A JP2005333887 A JP 2005333887A JP 2005333887 A JP2005333887 A JP 2005333887A JP 4802679 B2 JP4802679 B2 JP 4802679B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
board
wiring layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005333887A
Other languages
English (en)
Other versions
JP2007142146A (ja
Inventor
久彦 吉田
昌彦 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005333887A priority Critical patent/JP4802679B2/ja
Publication of JP2007142146A publication Critical patent/JP2007142146A/ja
Application granted granted Critical
Publication of JP4802679B2 publication Critical patent/JP4802679B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子機器において用いられているプリント配線板に電子部品を実装する電子回路基板の実装方法に係り、特に半導体素子を含む複数の電子部品を実装した半導体モジュール基板の実装方法に関するものである。
携帯型電子機器などに搭載される回路基板は小型かつ高機能化が進み、電子部品を高密度に実装する技術に対するニーズが高い。なかでもプリント配線板との接続端子が多い制御用半導体素子と、これに比べて接続端子が少なく汎用的なメモリ用半導体素子および複数の受動部品を組み合わせて所定の機能を実現する回路モジュールをブロックとした実装が求められている。
このとき、接続端子の多い制御用半導体素子を接続端子とプリント配線板を対向させて接続するフリップチップ実装を用いて狭ピッチ実装し、汎用的な樹脂封止によるパッケージ形態ではんだボールによる接続端子を形成したメモリ用半導体素子を３次元的に実装することで小型化を実現することができる。
フリップチップ実装のような狭ピッチ実装をする場合、プリント配線板に高精度な配線パターンが必要であることから、このプリント配線板の製造コストは高くなってしまう。プリント配線板の製造コストは基板面積に依存するため、メインプリント配線板とは別に比較的小さなサブプリント配線板を設け、このサブプリント配線板に制御用半導体素子、メモリ用半導体素子および複数の受動部品を実装して回路モジュールとしたものをメインプリント配線板に実装する構造をとることが一般的である。
このような構造を実現する方法として、例えば特許文献１に記載されているようにサブプリント配線板上に電子部品をはんだ付けした後、メインプリント配線板に回路モジュールをはんだ付けするといった技術がある。
図３は、従来の電子回路基板の断面図を示している。図３（ａ）に示すように、サブプリント配線板１０１の上面および下面には、表面に銅箔による回路パターンを形成した配線層１０２および配線層１０３がそれぞれ設けられている。半導体素子１０４はフリップチップ実装方法で熱硬化性樹脂１０５の加熱加圧によりサブプリント配線板１０１に固定されると共に、半導体素子１０４の接続端子がサブプリント配線板１０１の配線層１０２に対して電気的に接続される。
次に図３（ｂ）に示すように、配線層１０２上にはんだペーストがマスク印刷により供給され、セラミックコンデンサなどの受動部品１０６と、接続端子に予めはんだボール１１１が形成された半導体パッケージ１０７が配置されて、リフロー炉にてサブプリント配線板１０１の１回目の加熱を行うことによりはんだ付けが行われる。
次に図３（ｃ）に示すように、メインプリント配線板１０８に形成された配線層１０９の上にはんだペースト１１２がマスク印刷により供給され、他の電子部品１１０を配置すると共に、メインプリント配線板１０８の配線層１０９と面が対向するようにサブプリント配線板１０１の配線層１０３が配置された後、サブプリント配線板１０１とメインプリント配線板１０８および他の電子部品１１０をまとめてリフロー炉にて２回目の加熱を行うことによりはんだ付けが行われ、電子回路基板が実装される。
特開２００３−６９１８１号公報（第３図）
しかしながら、上述のような従来の技術では、サブプリント配線板への実装とメインプリント配線板への実装のときに鉛フリーはんだを用いてはんだ付けする場合、２２０℃〜２６０℃の温度でリフロー加熱する工程を２回設ける必要がある。このため電子回路基板上の半導体素子や半導体パッケージに加わる実装時のダメージが増加し、部品の信頼性が損なわれるといった問題点があった。
上記問題点を解決するために、本発明は、上面および下面に配線層を設けると共に、前記上面の配線層に半導体素子および受動部品がはんだ付けにより実装される第１のプリント配線板と、前記第１のプリント配線板の下面の配線層がはんだ付けされる配線層を上面に有する第２のプリント配線板と、前記第１のプリント配線板の上面の配線層に接続端子がはんだ付けされる前記半導体素子とは別の半導体パッケージとを備えた電子回路基板の実装方法であって、前記第１のプリント配線板に前記受動部品の端子がはんだ付けされる貫通スルーホール配線部を設け、かつ前記第２のプリント配線板の配線層にはんだペーストを配置した後、前記半導体素子を実装した第１のプリント配線板を前記第２のプリント配線板上に、第１のプリント配線板の下面の配線層および貫通スルーホール配線部が前記第２のプリント配線板の配線層に前記はんだペーストを介して対向するように配置し、さらに前記受動部品を第１のプリント配線板の貫通スルーホール配線部上に配置すると共に、接続端子にはんだボールを形成した前記半導体パッケージを第１のプリント配線板上に配置し、その後前記第１のプリント配線板および第２のプリント配線板をリフロー炉で加熱することにより、前記はんだペーストを溶融させ、溶融したはんだペーストを前記貫通スルーホール配線部を通して吸い上げて前記受動部品の端子を貫通スルーホール配線部にはんだ付けすると共に、第１のプリント配線板の下面の配線層と第２のプリント配線板の配線層とをはんだ付けし、かつ前記半導体パッケージのはんだボールを溶融させて前記第１のプリント配線板にはんだ付けすることを特徴とするものである。
本発明によれば、電子回路基板へ半導体素子を実装するときのリフロー加熱の回数を減らすことができるので、熱ダメージによって部品信頼性を損なうことなく、信頼性の高い電子回路基板を提供することができるものである。また本発明による電子回路基板では、リフローの加熱回数を減らし、加熱工程数の少ない簡略化した製造工程で製作することが可能となる。
以下、本発明の実施の形態について、図を用いて説明する。
図１は本発明の実施の形態１における電子回路基板の断面図である。図２は実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図である。
図１（ａ）に示すように、第１のプリント配線板であるサブプリント配線板１の上面および下面には、表面に銅箔による回路パターンを形成することにより配線層２および配線層３が設けられている。さらに、サブプリント配線板１には、上面から下面にかけて貫通した穴によって形成された貫通スルーホール配線部４が設けられている。
半導体素子５は、フリップチップ実装方法で熱硬化性樹脂６の加熱加圧によりサブプリント配線板１に固定されると共に、半導体素子５の接続端子がサブプリント配線板１の配線層２に対して電気的に接続される。さらに活性作用を有する液状フラックス７を配線層２の表面に噴霧する。
次に、図１（ｂ）に示すように、第２のプリント配線板であるメインプリント配線板８の上面に形成された配線層９にマスク印刷によりはんだペースト１３が供給され、他の電子部品１０が配置される。サブプリント配線板１は、下面の配線層３がメインプリント配線板８の上面の配線層９に対向するようにはんだペースト１３を介して配置される。次にセラミックコンデンサなどの受動部品１１がサブプリント配線板１の上に配置される。
図２（ａ）に示すように、受動部品１１の端子１１ａ、１１ｂは貫通スルーホール配線部４の配線部４ａ、４ｂの上に合わせて配置され、液状フラックス７の粘着力によって位置固定されている。貫通スルーホール配線部４の配線部４ａ、４ｂの内径は、溶融したはんだペースト１３の毛細管現象が発生しやすい内径として形成している。
さらに図１（ｂ）に示すように、接続端子に予めはんだボール１４が形成された半導体パッケージ１２をサブプリント配線板１上に配置した後、サブプリント配線板１およびメインプリント配線板８は、これらに配置した全ての電子部品と共に、まとめて１回だけリフロー炉にて加熱することにより、すべての箇所のはんだ付けを一度に行うことができる。
このとき図２（ｂ）に示すように、はんだペースト１３は溶融して流動性を持ちながら貫通スルーホール配線部４の配線部４ａ、４ｂの内部へ毛細管現象により吸い上げられてはんだペースト１３ａとなり、液状フラックス７で表面活性化された受動部品１１の端子１１ａ、１１ｂとメインプリント配線板８の上面の配線層９とがはんだ付けされ固定される。
また、サブプリント配線板１の下面の配線層３と、互いに対向するメインプリント配線板８の上面の配線層９とが、はんだペースト１３によりはんだ付けされる。さらに、半導体パッケージ１２は、接続端子のはんだボール１４が溶融してサブプリント配線板１の上面の配線層２にはんだ付けされ固定される。他の電子部品１０もはんだペースト１３が溶融して、メインプリント配線板８の上面の配線層９にはんだ付けされ固定される。
以上のような構成で、電子回路基板を一括で実装することでリフロー加熱工程の回数を少なくし、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくすると共に製造工程を簡略化できる。
本発明の電子回路基板の実装方法は、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくして信頼性品質を高めるとともに実装工程を簡略化することが可能であるといったことから高密度電子回路基板の実装用途に有用である。
本発明の実施の形態１における電子回路基板の断面図 本発明の実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図 従来の電子回路基板の断面図
１ サブプリント配線板
２、３、９ 配線層
４ 貫通スルーホール配線部
５ 半導体素子
６ 熱硬化性樹脂
７ 液状フラックス
８ メインプリント配線板
１１ 受動部品
１２ 半導体パッケージ
１３ はんだペースト
１４ はんだボール

Claims (1)

  1. 上面および下面に配線層を設けると共に、前記上面の配線層に半導体素子および受動部品がはんだ付けにより実装される第１のプリント配線板と、前記第１のプリント配線板の下面の配線層がはんだ付けされる配線層を上面に有する第２のプリント配線板と、前記第１のプリント配線板の上面の配線層に接続端子がはんだ付けされる前記半導体素子とは別の半導体パッケージとを備えた電子回路基板の実装方法であって、
    前記第１のプリント配線板に前記受動部品の端子がはんだ付けされる貫通スルーホール配線部を設け、
    かつ前記第２のプリント配線板の配線層にはんだペーストを配置した後、前記半導体素子を実装した第１のプリント配線板を前記第２のプリント配線板上に、第１のプリント配線板の下面の配線層および貫通スルーホール配線部が前記第２のプリント配線板の配線層に前記はんだペーストを介して対向するように配置し、さらに前記受動部品を第１のプリント配線板の貫通スルーホール配線部上に配置すると共に、接続端子にはんだボールを形成した前記半導体パッケージを第１のプリント配線板上に配置し、
    その後前記第１のプリント配線板および第２のプリント配線板をリフロー炉で加熱することにより、前記はんだペーストを溶融させ、溶融したはんだペーストを前記貫通スルーホール配線部を通して吸い上げて前記受動部品の端子を貫通スルーホール配線部にはんだ付けすると共に、第１のプリント配線板の下面の配線層と第２のプリント配線板の配線層とをはんだ付けし、かつ前記半導体パッケージのはんだボールを溶融させて前記第１のプリント配線板にはんだ付けすることを特徴とする電子回路基板の実装方法。
JP2005333887A 2005-11-18 2005-11-18 電子回路基板の実装方法 Expired - Fee Related JP4802679B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005333887A JP4802679B2 (ja) 2005-11-18 2005-11-18 電子回路基板の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005333887A JP4802679B2 (ja) 2005-11-18 2005-11-18 電子回路基板の実装方法

Publications (2)

Publication Number Publication Date
JP2007142146A JP2007142146A (ja) 2007-06-07
JP4802679B2 true JP4802679B2 (ja) 2011-10-26

Family

ID=38204660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005333887A Expired - Fee Related JP4802679B2 (ja) 2005-11-18 2005-11-18 電子回路基板の実装方法

Country Status (1)

Country Link
JP (1) JP4802679B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6167292A (ja) * 1984-09-10 1986-04-07 株式会社日立製作所 面付け部品の実装方法および装置
JPH0184463U (ja) * 1987-11-27 1989-06-05
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP3879347B2 (ja) * 1999-12-20 2007-02-14 富士電機システムズ株式会社 モジュール基板接合方法
JP4408598B2 (ja) * 2001-09-28 2010-02-03 パナソニック株式会社 カード型記録媒体
JP2003243562A (ja) * 2002-02-21 2003-08-29 Omron Corp 樹脂封止基板とその製造方法および該基板中間製品とその製造方法
JP2004335624A (ja) * 2003-05-06 2004-11-25 Hitachi Ltd 半導体モジュール

Also Published As

Publication number Publication date
JP2007142146A (ja) 2007-06-07

Similar Documents

Publication Publication Date Title
JP3352970B2 (ja) 複数の相互接続基板の組立方法
JP4312766B2 (ja) 半導体装置
US7102230B2 (en) Circuit carrier and fabrication method thereof
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
WO2009130958A1 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP2006344789A (ja) 電子回路モジュール及び半導体パッケージ
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2005216696A (ja) 中継基板、中継基板付き基板
JP2004296562A (ja) 電子部品内蔵基板及びその製造方法
JP2014045190A (ja) 印刷回路基板の製造方法
JP4802679B2 (ja) 電子回路基板の実装方法
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP5067283B2 (ja) 部品実装方法
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP2005191075A (ja) 中継基板及びその製造方法、中継基板付き基板
KR100746365B1 (ko) 플립칩 실장용 기판의 제조방법
US6429049B1 (en) Laser method for forming vias
JP5115241B2 (ja) 電子部品の実装方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2009135233A (ja) 半導体パッケージ及びその実装構造
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2007258654A (ja) 回路基板のランド接続方法及び回路基板
JP2006313792A (ja) プリント配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees