JP2001102717A - チップ型電子部品実装基板 - Google Patents

チップ型電子部品実装基板

Info

Publication number
JP2001102717A
JP2001102717A JP27848699A JP27848699A JP2001102717A JP 2001102717 A JP2001102717 A JP 2001102717A JP 27848699 A JP27848699 A JP 27848699A JP 27848699 A JP27848699 A JP 27848699A JP 2001102717 A JP2001102717 A JP 2001102717A
Authority
JP
Japan
Prior art keywords
chip
electronic component
type electronic
electrode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27848699A
Other languages
English (en)
Inventor
Masanori Iwaki
賢典 岩木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27848699A priority Critical patent/JP2001102717A/ja
Publication of JP2001102717A publication Critical patent/JP2001102717A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 電子部品の実装面積、電極が接合されるラン
ド、電極間の配線パターンが回路基板にしめる面積が大
きく、実装密度を改善することは困難であった。 【解決手段】 所定の配線パタンと接続され、互いに離
隔した位置に形成された第一のランド4および第二のラ
ンド6を有する回路基板3と、矩形状のチップ素子1c
の相対向する端面に電極が形成され、回路基板に対して
直立するように一端面の電極1aが第一のランド4に接
合された第一のチップ型電子部品1と、矩形状のチップ
素子2cの相対向する端面にそれぞれ電極が形成され、
回路基板3に対して直立するように一端面の電極2aが
第二のランド6に接合された第二のチップ型電子部品2
と、回路基板面の上方において第一のチップ型電子部品
1と第二のチップ型電子部品2の他端面の電極間を架橋
するように設けられ、両電極を電気的に接続する架橋導
体部8を設けた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、限られた面積の回
路基板上に抵抗、コンデンサなどのチップ型電子部品を
効率よく実装した、携帯電話、携帯情報端末などに用い
られるチップ型電子部品実装基板に関する。
【0002】
【従来の技術】図8はチップ型電子部品を示す斜視図で
ある。図8において、1は第一の電子部品、1aと1b
は第一の電子部品1の矩形状のチップ素子1cの相対向
する端面にそれぞれ設けられた電極であり、1aは第一
の電極、1bは第二の電極である。図8に示すチップ型
電子部品はコンデンサーや抵抗として用いられる。チッ
プ型電子部品のサイズは業界内で概ね統一されており、
実装面積を縮小すべく1618型(縦1.8mm横1.6mm)、
1005型(縦1.0mm横0.5mm)、0603型(縦0.6mm
横0.3mm)へと小型化されていく傾向にある。図8に示
すチップ型電子部品は1005型であり、そのサイズは
縦1.0mm、横0.5mm、高さ0.3mmである。
【0003】図9は従来のチップ型電子部品実装基板の
電気図、回路基板、チップ型電子部品実装基板を説明す
る説明図である。すなわち、図9(a)は抵抗Rとコン
デンサCを直列に接続した状態を示す電気図、図9
(b)は電子部品が半田付けされるランドが形成された
回路基板を示す平面図、図9(c)は回路基板に電子部
品が実装された状態を示す斜視図である。図9におい
て、2は第二の電子部品、2a、2bは第二の電子部品
の矩形状のチップ素子2cの相対向する端面にそれぞれ
設けられた電極であり、2aは第三の電極、2bは第四
の電極である。3は回路基板、4は第一の電極1aが半
田付けされるランド、5は第二の電極1bが半田付けさ
れるランド、6は第三の電極2aが半田付けされるラン
ド、7は第四の電極2bが半田付けされるランドであ
る。第一のチップ型電子部品1は、第一の電極1aがラ
ンド4と、第二の電極1bがランド5と半田付けされて
接合される。また、第二のチップ型電子部品2は、第三
の電極2aがランド6と、第四の電極2bがランド7と
半田付けされて接合される。
【0004】電子部品を回路基板に接合する半田付けは
「リフロー」と呼ばれる方式が用いられている。「リフ
ロー」とは、半田を固体成形品かペースト状で回路基板
に供給しておき、その上に部品を載せてからリフロー炉
の中へコンベアで搬送して加熱することにより半田を溶
かす方式である。リフロー炉の加熱方式には、発熱体の
雰囲気温度で半田を溶かす「抵抗ヒータ方式」および
「赤外線ヒータ方式」、半田の融点よりも20〜30度
程度高い温度の熱風をプリント基板に吹き付けて半田を
溶かす「熱風方式」、不活性な液体を半田の融点よりも
高い温度で蒸発させ、その雰囲気の中に回路基板を通す
ことにより半田を溶かす「ベーパ方式」がある。加熱温
度などのリフロー炉内部雰囲気の条件は、回路基板に実
装するチップ型電子部品の個数、サイズなどによって決
定される。また、リフロー炉内部において回路基板を搬
送するコンベアのスピード、半田付けされる電子部品に
対する熱風の吹き付け方向なども精度の高い半田付けを
行うためには設定しておく必要がある。
【0005】
【発明が解決しようとする課題】図10はチップ型電子
部品の面を異なる角度から示す斜視図である。説明の便
宜上、回路基板に対向し、ランドに半田付けされる電子
部品の面を「底面」、底面の面積を「底面積」と称す
る。図10(a)、(b)、(c)において、斜線でマ
ーキングが施された面が底面を示している。底面積が大
きいほど電子部品の実装面積も大きくなり、実装可能な
電子部品の個数は少なくなる。先に説明した図9(c)
は、第一および第二の電子部品1、2を回路基板3に対
して「寝かせる」ように、すなわち、図10(a)のマ
ーキングされた面を底面として実装する実装構造が示さ
れている。
【0006】チップ型電子部品を回路基板に対して「寝
かせる」ように実装するとは、チップ型電子部品の実装
高さが最も低く(すなわち0.3ミリに)なるようにチ
ップ型電子部品を回路基板に実装することを意味する。
先に説明したように、チップ型電子部品のサイズは規格
化されているので、実装高さが最も低くなるように回路
基板に実装すると図10(a)に示すように底面積は大
きくなる。また、チップ型電子部品1を寝かせて実装す
ると、第一の電極1a、第二の電極1b双方を回路基板
に半田付けすることになる。従って、回路基板上には電
極2つ分を半田付けするランドを設けざるを得なくな
り、ランドの面積分だけ回路基板に実装可能な電子部品
の個数が少なくなってしまう。
【0007】図11は特開昭61−63083号公報に
開示されたチップ型電子部品実装基板を示す斜視図であ
る。図11に示す実装基板は、チップ型電子部品1を回
路基板3に対して「立てる」ように載置して、チップ型
電子部品の両端に設けられた第一の電極1aをランド4
に、電極1bをランド5に半田付けすることによって電
子部品1を実装したものである。この場合の底面は図1
0(b)に示すようになる。図10(b)は図10
(a)に比べて底面積が小さいので、より多くの電子部
品を回路基板上に実装することが可能である。しかし、
図10(b)は図10(c)の底面積よりは大きいた
め、図10(c)に示すように電子部品を「立てて」実
装すれば、より多くの電子部品を実装することができ
る。また、電子部品1の相対向する端面に設けられた電
極1a、1bとランド4、5がそれぞれ半田付けされて
実装されるため回路基板3に占めるランド4、5の面積
も大きくなり、その分実装可能な電子部品の数は少なく
なる。つまり、限られた面積の回路基板により多くの電
子部品を実装するには、底面積の最も小さな面で電子部
品を回路基板に接合するとともに、回路基板に占めるラ
ンドの面積(ランドの数)を減少させるように実装構造
を改善する必要がある。
【0008】また、チップ型電子部品を「寝かせて」実
装する場合、リフロー炉内で生じる「マンハッタン現
象」に対する対策を講じる必要がある。図12はマンハ
ッタン現象により断線不良が生じたチップ型電子部品実
装基板を示す斜視図である。「マンハッタン現象」と
は、回路基板上のランドに盛られた半田の溶融が不均一
になった結果、図12に示すように、チップ型電子部品
1、2が立ち上がってしまう現象をいう。この場合、第
一の電極1aはランド4と、電極2はランド6とだけ接
合された状態になっており、それぞれランド5、ランド
7とは断線された状態になっているので、回路基板とし
て機能し得ない。マンハッタン現象はリフロー炉内の不
均一な温度分布、電子部品に対する熱風の吹き付け方
向、コンベアによる搬送速度および搬送方向等の様々な
要因が重なって発生するものであり、マンハッタン現象
を「確実に発生させない」ようにリフロー炉内の環境設
定を行うことは困難である。従って、リフローによる半
田付け工程においてマンハッタン現象に起因する接合不
良が発生し、これが歩留まりを下げる原因の一つとなっ
ている。
【0009】以上説明したように、限られた面積の回路
基板により多くの電子部品を実装するためには、チップ
型電子部品の面のうち、面積が最も小さい面を底面とし
て回路基板に実装する必要がある。また、回路基板に対
してランドの占める面積を小さくする必要もある。さら
に、実装不良を引き起こすマンハッタン現象を確実に発
生させないことは技術的に困難であり、マンハッタン現
象が発生することを前提として半田付けを行う必要があ
る。この発明は上記のような観点からなされたもので、
電子部品の実装面積を小さくし、より多くの電子部品を
実装可能な構造を採用したチップ型電子部品実装基板を
提供することを目的とする。
【0010】
【課題を解決するための手段】この発明に係るチップ型
電子部品実装基板は、それぞれ所定の配線パタンと接続
され、互いに離隔した位置に形成された第一のランドお
よび第二のランドを有する回路基板と、矩形状のチップ
素子の相対向する端面にそれぞれ電極が形成され、前記
回路基板に対して直立するように一端面の電極が前記第
一のランドに接合された第一のチップ型電子部品と、矩
形状のチップ素子の相対向する端面にそれぞれ電極が形
成され、前記回路基板に対して直立するように一端面の
電極が前記第二のランドに接合された第二のチップ型電
子部品と、前記回路基板面の上方において前記第一のチ
ップ型電子部品と前記第二のチップ型電子部品の他端面
の電極間を架橋するように設けられ、両電極を電気的に
接続する架橋導体部を設けたものである。
【0011】また、この発明に係るチップ型電子部品実
装基板は、第一のチップ型電子部品と第二のチップ型電
子部品を電極の長手方向が対向するように回路基板に接
合したものである。
【0012】また、この発明に係るチップ型電子部品実
装基板は、第一のチップ型電子部品と第二のチップ型電
子部品をそれぞれの電極の短辺が対向するように回路基
板に接合したものである。
【0013】また、この発明に係るチップ型電子部品実
装基板は、第一のチップ型電子部品と第二のチップ型電
子部品を一方の電極の長手方向と他方の電極の短辺が対
向するように回路基板に接合したものである。
【0014】また、この発明に係るチップ型電子部品実
装基板は、第二の電極と第四の電極間を半田、導電性樹
脂、前記第二の電極と第四の電極を接続するワイヤとそ
れを封止する封止樹脂、または片側に導電性樹脂が塗布
された金属片のいずれかで形成された架橋導体部を設け
たものである。
【0015】
【発明の実施の形態】実施の形態1.従来のチップ型電
子部品実装基板は、チップ型電子部品を回路基板に対し
て寝かせて載置して、さらにランド2カ所で電極を半田
付けすることにより回路基板に実装していた。しかしな
がら、(1)チップ型電子部品の最も面積が広い面を底
面として実装すると電子部品1個あたりの実装面積が大
きくなり、実装可能な電子部品の数が少なくなってしま
うこと、(2)電極が半田付けされるランドの占める面
積が大きくなり、実装可能な電子部品の個数が少なくな
ってしまうこと、(3)寝かせて載置したチップ型電子
部品が立った状態で接合されるマンハッタン現象の発生
を確実に防止することは困難であることという問題があ
った。
【0016】本発明は、以上3点の問題点を解決するた
めになされたものである。すなわち、問題点(1)につ
いては、チップ型電子部品の面のうち最も面積が小さい
面を底面として、すなわち、チップ型電子部品を回路基
板に対して直立するように実装することにより解決し、
問題点(2)については、チップ型電子部品1個につき
電極1個でランドに接合することにより解決し、問題点
(3)については、電子部品を回路基板に対して直立す
るように実装したのに伴い、従来、回路基板上に形成さ
れていた第二の電極、第四の電極を接続する配線を、回
路基板面の上方において架橋するように設けることによ
り解決したものである。このように、チップ型電子部品
の最上部に位置する第二の電極、第四の電極を架橋する
ように配線して、複数のチップ型電子部品を電気的に接
続することを「架橋配線」と称する。以下、実施の形態
1にて具体的に説明する。
【0017】図1はこの発明の実施の形態1に係るチッ
プ型電子部品実装基板を示す斜視図である。また、図2
〜図5は実施の形態1に係るチップ型電子部品実装基板
を正面から示す平面図である。図1において、4、6は
それぞれ所定の配線パタンと接続されて互いに離隔した
位置に形成されたランドである。8はチップ型電子部品
1の第二の電極1bとチップ型電子部品2の第四の電極
2b間を電気的に接続する架橋導体部である。なお、図
1から図5において、従来のものと同一の符号は同一ま
たは相当部分を示すものであり説明は省略する。
【0018】図1および図2を参照しながら実施の形態
1にかかるチップ型電子部品実装基板について説明す
る。図1において、矩形状のチップ素子1cの相対向す
る端面に第一の電極1a、第二の電極1bが設けられた
チップ型電子部品1は、第一の電極1aが電子部品の底
部となるようにランド4に半田付けされ、回路基板3に
対して直立するように接合されている。そして、第二の
チップ型電子部品2は、その上部に位置する第四の電極
2bの長手方向と第一のチップ型電子部品1の上部に位
置する第二の電極1bの長手方向が対向するように、第
一のチップ型電子部品1と対向して回路基板3に接合さ
れる。そして、回路基板面の上方において半田を用いた
架橋導体部8によって第二の電極1bと第四の電極2b
間を架橋するように配線して、チップ型電子部品1、2
は電気的に接続される。図2において、8が半田を用い
て形成された架橋導体部である。第二の電極1bと第四
の電極2b間を架橋するように設けられた架橋導体部8
は、チップ型電子部品1、2を電気的に接続する導体と
しての役割を果たすものである。
【0019】次に、チップ型電子部品の実装工程、特に
架橋導体部8の形成方法について説明する。回路基板3
のランド4及びランド6には、あらかじめクリーム状の
半田が印刷されている。このランド4、6に第一の電極
1aと第三の電極2aを底部として第一のチップ型電子
部品1と第二のチップ型電子部品2を直立した状態で載
置する。同時に、第一の電子部品1の第二の電極1b、
第二の電子部品2の第四の電極2bの上部に半田ペース
トをディスペンサなどを用いて塗布する。そして、ラン
ド4、6にチップ型電子部品1、2がそれぞれ載置され
た回路基板3をコンベアで搬送してリフロー炉に投入す
る。所定の条件に設定されたリフロー炉内において、回
路基板3は加熱されてランド上の半田、および第二の電
極1b、第四の電極2bの半田ペーストは溶融する。半
田が溶けた状態で回路基板3を冷却すると半田は固化
し、第一の電子部品1および第二のチップ型電子部品2
は回路基板に接合され、同時に架橋導体部8も形成され
る。
【0020】なお、上記の説明では、第一のチップ型電
子部品1と第二のチップ型電子部品2をランド4および
ランド6に直立した状態で載置してリフロー炉に投入す
る場合について説明したが、第一のチップ型電子部品1
と第二のチップ型電子部品2を寝かせて載置してリフロ
ー炉に投入してもよい。この場合、炉内環境を所定の条
件を満たすよう設定し、意図的にマンハッタン現象を発
生させると、第一、第二のチップ型電子部品1、2を直
立して回路基板3に接合することができる。
【0021】また、架橋導体部は半田以外の材料を用い
て形成、あるいは設けても良い。例えば、図3において
9は導電性樹脂を用いて樹脂接合した架橋導体部であ
る。架橋導体部9を形成する導電性樹脂は、エポキシ系
接着剤に金属フィラーが混入された導電性のある接着剤
である。金属フィラーの大きさはおよそ5μmでニッケ
ルが材料として多く用いられている。また、樹脂フィラ
ーに金メッキを施した金属フィラーが用いられることも
ある。この導電性樹脂を、第一の電子部品1、第二の電
子部品2の上部に位置する第二の電極1b、第四の電極
2bの上からポッティングして、第二の電極1b、第四
の電極2bを覆うように塗布する。ポッティングとは、
ディスペンサを用いて導電性樹脂を第二の電極1b、第
四の電極2bを覆うように塗布する工程をいう。この工
程を終えた回路基板をベーキング炉で加熱して導電性樹
脂を硬化させることにより、架橋導体部9は形成され
る。
【0022】また、ワイヤと封止樹脂を用いて架橋導体
部を設けてもよい。図4において、10はワイヤ、11
はワイヤ10を封止する封止樹脂、12はワイヤ10、
封止樹脂11から形成された架橋導体部である。チップ
型電子部品1、2の第二の電極1b、第四の電極2bは
ワイヤ10により接続される。ワイヤ10は第二の電極
1b、第四の電極2b間を1カ所で接続してもいいが、
複数箇所で接続しても良い。ワイヤ10の材料は半導体
パッケージを製造するときにも使用されるワイヤボンデ
ィングの材料であり、金ワイヤ(金純度99.99%)
やアルミワイヤ(純度99.99%やシリコンを1%含
有したもの)が採用される。次に、ワイヤ10で接続さ
れた第二の電極1b、第四の電極2bの上部から封止樹
脂11をポッティングする。封止樹脂はエポキシ樹脂な
どの熱硬化性樹脂を用いるほか、シリコン樹脂などの紫
外線硬化樹脂を使用することも可能である。そして、こ
の工程を終えた回路基板をベーキング炉にて加熱して封
止樹脂11を硬化させることにより架橋導体部12は設
けられる。
【0023】また、金属片と導電性樹脂を用いて架橋導
体部を設けてもよい。図5において、13は金属片、1
4は導電性樹脂、15は金属片13と導電性樹脂14か
ら形成された架橋導体部である。金属片13は厚さ0.
1mm程度のアルミを用いて形成されるものであり、片
面には熱硬化する導電性樹脂14が塗布される。そし
て、導電性樹脂14が塗布された面が第二の電極1b、
第四の電極2bに接するように、金属片13をチップ型
電子部品の上部に配置する。この工程を終えた回路基板
をベーキング炉にて加熱して導電性樹脂14を硬化させ
ることにより架橋導体部15は設けられる。以上説明し
たような導電性樹脂、ワイヤと封止樹脂、あるいは金属
片と導電性樹脂を用いて形成された架橋導体部は、半田
より形成された架橋導体部よりも耐熱性に優れるという
利点を有する。
【0024】以上説明したように、実施の形態1に係る
チップ型電子部品実装基板は、チップ型電子部品を回路
基板に対して直立するように実装したので、チップ型電
子部品の回路基板に占める実装面積を小さくすることが
できた。また、チップ型電子部品1個につき第一の電極
1個でランドに半田付けすることにより回路基板に占め
るランドの面積を小さくすることができた。さらに、回
路基板面の上方において第二の電極と第四の電極間を架
橋するように配線したので、第二の電極、第四の電極間
を接続する配線パタンが回路基板上に占めていた面積も
なくすことができた。従って、面積が限られた回路基板
上により多くのチップ型電子部品を実装することが可能
になり、携帯電話など移動通信端末の小型化、高性能化
に資するものである。
【0025】実施の形態2.図6はこの発明の実施の形
態2にかかるチップ型電子部品実装基板を示す斜視図で
ある。図6において図1に示すものと同一の符号は同一
または相当部分を示すものであり説明は省略する。図6
に示すチップ型電子部品実装基板は、第二の電極1bの
短辺と第四の電極2bの短辺が対向するように、第一の
チップ型電子部品1と第二のチップ型電子部品2を回路
基板に配置したものである。図1、図6に示すチップ型
電子部品の配置のうちいずれを選択するかは、製品の仕
様に応じて自由に決定できる。
【0026】実施の形態3.図7はこの発明の実施の形
態3にかかるチップ型電子部品実装基板を示す斜視図で
ある。図7において図1のものと同一の符号は同一また
は相当部分を示すものであり説明は省略する。図7
(a)に示すチップ型電子部品実装基板は、第二の電極
1bの長手方向と第四の電極2bの短辺が平行になるよ
うに、第一のチップ型電子部品1と第二のチップ型電子
部品2を配置したものである。また、図7(b)に示す
チップ型電子部品実装基板は、第二の電極1bの長手方
向と第四の電極2bの長手方向が平行ではあるが、第一
のチップ型電子部品1と第二のチップ型電子部品2を対
向しないように配置したものである。さらに、図7
(c)に示すチップ型電子部品実装基板は、第二の電極
1bの長手方向と第四の電極2bの長手方向が所定の角
度を持つように第一のチップ型電子部品1と第二のチッ
プ型電子部品2を配置したものである。
【0027】
【発明の効果】以上のように、この発明にかかるチップ
型電子部品実装基板は、チップ型電子部品を回路基板に
対して直立するように実装したので、チップ型電子部品
の回路基板に占める実装面積を小さくすることができ
た。また、チップ型電子部品1個につき電極1個でラン
ドに半田付けすることにより、回路基板に占めるランド
の面積を小さくすることができた。さらに、回路基板面
の上方において、チップ型電子部品の第二の電極と第四
の電極間を半田を用いて架橋するように架橋配線したの
で、従来、回路基板上に形成されていた第二の電極、第
四の電極間を接続する配線パタンが占めていた面積もな
くすことができた。従って、携帯電話、携帯情報端末の
実装に好適なチップ型電子部品実装基板を提供できる。
また、この発明にかかるチップ型電子部品実装基板は、
第二の電極と第四の電極の長手方向が対向するように、
第二の電極および第四の電極の短辺が対向するように、
または第二の電極の長手方向と第四の電極の短辺が対向
するように第一および第二のチップ型電子部品を配置し
てもよいので、製品の仕様に応じて、複数のチップ型電
子部品を自由に配置することができる。また、この発明
にかかるチップ型電子部品実装基板は、半田にかえて第
二の電極と第四の電極間を、導電性樹脂、ワイヤと封止
樹脂、または片面に導電性樹脂が塗布された金属片を用
いて架橋配線することにより行ったので、半田に比べて
より耐熱性が高まるという効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係るチップ型電子
部品実装基板を示す斜視図である。
【図2】 この発明の実施の形態1にかかるチップ型電
子部品実装基板を正面から示す平面図である。
【図3】 この発明の実施の形態1にかかるチップ型電
子部品実装基板を正面から示す平面図である。
【図4】 この発明の実施の形態1にかかるチップ型電
子部品実装基板を正面から示す平面図である。
【図5】 この発明の実施の形態1にかかるチップ型電
子部品実装基板を正面から示す平面図である。
【図6】 この発明の実施の形態2に係るチップ型電子
部品の配置を示す斜視図である。
【図7】 この発明の実施の形態3に係るチップ型電子
部品の配置を示す斜視図である。
【図8】 チップ型電子部品を示す斜視図である。
【図9】 従来のチップ型電子部品実装基板の電気図、
回路基板、チップ型電子部品実装基板を説明する説明図
である。
【図10】 チップ型電子部品の面を異なる角度から示
す斜視図である。
【図11】 従来のチップ型電子部品実装基板を示す斜
視図である。
【図12】 マンハッタン現象により断線不良が生じた
チップ型電子部品実装基板を示す斜視図である。
【符号の説明】
1 第一の電子部品、1a 第一の電極、1b 第二の
電極、1c チップ素子、2 第二の電子部品、2a
第一の電極、2b 第二の電極、2c チップ素子、3
回路基板、4 ランド、5 ランド、6 ランド、7
ランド、8 架橋導体部(半田)、9 架橋導体部
(導電性樹脂)、10 ワイヤ、11 封止樹脂、12
架橋導体部、13 金属片、14 導電性樹脂、15
架橋導体部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 それぞれ所定の配線パタンと接続され、
    互いに離隔した位置に形成された第一のランドおよび第
    二のランドを有する回路基板と、矩形状のチップ素子の
    相対向する端面にそれぞれ電極が形成され、前記回路基
    板に対して直立するように一端面の電極が前記第一のラ
    ンドに接合された第一のチップ型電子部品と、矩形状の
    チップ素子の相対向する端面にそれぞれ電極が形成さ
    れ、前記回路基板に対して直立するように一端面の電極
    が前記第二のランドに接合された第二のチップ型電子部
    品と、前記回路基板面の上方において前記第一のチップ
    型電子部品と前記第二のチップ型電子部品の他端面の電
    極間を架橋するように設けられ、両電極を電気的に接続
    する架橋導体部を設けたことを特徴とするチップ型電子
    部品実装基板。
  2. 【請求項2】 第一のチップ型電子部品と第二のチップ
    型電子部品は、電極の長手方向が対向するように回路基
    板に接合されたことを特徴とする請求項1に記載のチッ
    プ型電子部品実装基板。
  3. 【請求項3】 第一のチップ型電子部品と第二のチップ
    型電子部品は、電極の短辺が対向するように回路基板に
    接合されたことを特徴とする請求項1に記載のチップ型
    電子部品実装基板。
  4. 【請求項4】 第一のチップ型電子部品と第二のチップ
    型電子部品は、一方の電極の長手方向と他方の電極の短
    辺が対向するように回路基板に接合されたことを特徴と
    する請求項1に記載のチップ型電子部品実装基板。
  5. 【請求項5】 架橋導体部は、第二の電極と第四の電極
    間を半田、導電性樹脂、前記第二の電極と第四の電極を
    接続するワイヤとそれを封止する封止樹脂、または片側
    に導電性樹脂が塗布された金属片のいずれかで形成され
    ることを特徴とする請求項1に記載のチップ型電子部品
    実装基板。
JP27848699A 1999-09-30 1999-09-30 チップ型電子部品実装基板 Pending JP2001102717A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27848699A JP2001102717A (ja) 1999-09-30 1999-09-30 チップ型電子部品実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27848699A JP2001102717A (ja) 1999-09-30 1999-09-30 チップ型電子部品実装基板

Publications (1)

Publication Number Publication Date
JP2001102717A true JP2001102717A (ja) 2001-04-13

Family

ID=17598007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27848699A Pending JP2001102717A (ja) 1999-09-30 1999-09-30 チップ型電子部品実装基板

Country Status (1)

Country Link
JP (1) JP2001102717A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277361A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサおよびその実装構造
JP2010114223A (ja) * 2008-11-05 2010-05-20 Alps Electric Co Ltd チップ部品の実装方法及びチップ部品を搭載した基板モジュール
TWI386118B (zh) * 2008-09-30 2013-02-11 Kingbright Electronics Co Ltd Vertical circuit board combination structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277361A (ja) * 2007-04-26 2008-11-13 Lenovo Singapore Pte Ltd 積層セラミック・コンデンサおよびその実装構造
TWI386118B (zh) * 2008-09-30 2013-02-11 Kingbright Electronics Co Ltd Vertical circuit board combination structure
JP2010114223A (ja) * 2008-11-05 2010-05-20 Alps Electric Co Ltd チップ部品の実装方法及びチップ部品を搭載した基板モジュール

Similar Documents

Publication Publication Date Title
US5133495A (en) Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5435732A (en) Flexible circuit member
US5203075A (en) Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US7667299B2 (en) Circuit board and method for mounting chip component
JP7250517B2 (ja) バルクmlccコンデンサモジュール
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US8593825B2 (en) Apparatus and method for vertically-structured passive components
US5761048A (en) Conductive polymer ball attachment for grid array semiconductor packages
GB2286084A (en) Electronic package with thermally conductive support
JP5417572B2 (ja) チップ抵抗器とその製造方法
US9867285B2 (en) Printed circuit board components
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
US5641995A (en) Attachment of ceramic chip carriers to printed circuit boards
JP2004536442A (ja) ロープロファイルの集積モジュール相互連結体
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
JP2001102717A (ja) チップ型電子部品実装基板
WO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
KR100684374B1 (ko) 칩부품설치체 및 반도체장치
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
KR20070030518A (ko) 수동 소자 보호용 완충 수단을 구비하는 메모리 모듈
JP2591152Y2 (ja) 電子部品実装回路基板
JP3509532B2 (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2013258330A (ja) 電子装置およびその製造方法
JP2004273475A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041221