JP2004273475A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004273475A JP2004273475A JP2003057771A JP2003057771A JP2004273475A JP 2004273475 A JP2004273475 A JP 2004273475A JP 2003057771 A JP2003057771 A JP 2003057771A JP 2003057771 A JP2003057771 A JP 2003057771A JP 2004273475 A JP2004273475 A JP 2004273475A
- Authority
- JP
- Japan
- Prior art keywords
- solder balls
- package
- electronic components
- semiconductor device
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】放射ノイズ低減や信号波形品質の向上が可能な半導体装置を得る。
【解決手段】接続用パッドに被着されたハンダボール3と、このハンダボール3の連なる2個のハンダボール間に電子部品4が実装されている。これを実現する方法としては、例えば、まずベース基板2に電子部品4を実装し、その後、クリームハンダを塗布する工程を経て、リフロー工程でハンダボールを形成する。このようにして構成されたBGAパッケージにおいて、マザーボード11実装時に、ベース基板2との間には、少なくとも電子部品4の厚さ分の間隙が確保される。また、マザーボード実装時にハンダボール3を溶融させた時においても、ハンダボール3の溶融の不均一を原因とした不具合を回避することができる。これによって、ハンダボール3の溶融の不均一を原因とした不具合を効率的に回避することができる。また、これら電子部品4の実装場所をマザーボード11上に確保する必要がなくなる。このため、マザーボード11の小型化や高密度化にも効果がある。
【選択図】 図1
【解決手段】接続用パッドに被着されたハンダボール3と、このハンダボール3の連なる2個のハンダボール間に電子部品4が実装されている。これを実現する方法としては、例えば、まずベース基板2に電子部品4を実装し、その後、クリームハンダを塗布する工程を経て、リフロー工程でハンダボールを形成する。このようにして構成されたBGAパッケージにおいて、マザーボード11実装時に、ベース基板2との間には、少なくとも電子部品4の厚さ分の間隙が確保される。また、マザーボード実装時にハンダボール3を溶融させた時においても、ハンダボール3の溶融の不均一を原因とした不具合を回避することができる。これによって、ハンダボール3の溶融の不均一を原因とした不具合を効率的に回避することができる。また、これら電子部品4の実装場所をマザーボード11上に確保する必要がなくなる。このため、マザーボード11の小型化や高密度化にも効果がある。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップがボールグリッドアレイ(BGA)やチップスケールパッケージ(CSP)等のグリッドアレイ型パッケージ内に封入された半導体装置に係り、特に、マザーボードとの間に適切な間隙を形成しつつ放射ノイズ低減が可能なグリッドアレイ型パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】
従来のグリッドアレイ型パッケージを用いた半導体装置の一例を図4に示す。これらの図4(a)は従来のボールグリッドアレイ(BGA)パッケージを底面から示した図であり、図4(b)は図4(a)のB−B’の断面図である。本図4において、従来例のボールグリッドアレイパッケージは、1はボールグリッドアレイ(BGA)パッケージ、2はベース基板、3はハンダボール、5はスペーサ,の各部を有して構成される。
【0003】
BGAパッケージ1は、ベース基板2の底面に配列された端子(図示せず)とハンダボール3とを備え、マザーボード実装時に、ハンダボール3を溶融させることにより、不図示の端子部とマザーボード上の導体パターンとを接続する。
【0004】
しかし、BGAパッケージ1をマザーボードに実装するとき、ハンダボール3の溶融が不均一になることが多く、これを原因とした不具合が生じるという問題点がある。例えば、実装時にベース基板とマザーボードとの間隙が狭い場合、溶融したハンダが広がり、隣接する導体間をショートさせるといった問題が発生する。
【0005】
以上のような問題点を解決するために、先願発明例として下記の特許文献1の特開平8−316268号公報がある。
【0006】
【特許文献1】
特開平8−316268号公報
上記特開平8−316268号公報に記載の発明は、以上のような問題点を解決するために、ベース基板2とマザーボードの間にスペーサ5を設けたことを特徴としている。ベース基板2は、底面に所定のピッチで配列形成された複数の端子部を有し、所定の粒径を有するハンダボール3がそれぞれ端子部に被着される。またベース基板2の底面の端子部が形成されていない領域に少なくとも1個のスペーサ5が形成されている。BGAパッケージ1実装時には、マザーボードが有する導体パターンに端子部を位置決めした後、ベース基板2をマザーボードに搭載すると共に加熱し、溶融したハンダボール3で端子部と導体パターンを接続する。ベース基板2をマザーボードに搭載した時、ベース基板2とマザーボードとの間にスペーサ5により間隙が形成される。これにより、例えば、溶融したハンダが許容範囲を超えて周囲に広がり、隣接する導体との間をショートさせる等の問題を生じることを防止している。
【0007】
更に、BGAパッケージ1では、不具合が生じた時の修理のため、BGAパッケージ1の周囲に、例えば5mmくらいの部品実装禁止領域を設けることがあり、BGAパッケージ1に係わるマザーボード上の電子部品は、必然的にBGAパッケージ1から距離が離れてしまう。回路動作周波数の高周波化が進行する中で、信号伝送や放射ノイズの観点からマザーボード上の配線パターンには、極力短いことが求められている。これを実現するために、BGAパッケージ1が実装される面とは反対の面に、例えば、電源端子とグラウンド端子を最短の配線パターン長で接続するために、バイパスコンデンサを実装すること等が行われてきている。
【0008】
【発明が解決しようとする課題】
しかしながら、上述した従来のボールグリッドアレイ(BGA)パッケージにおいて、スペーサを形成するためには、ベース基板底面の端子部が形成されていない領域が必要となり、BGAパッケージ自体が大きくなるという問題がある。また、BGAパッケージは、高集積化された半導体装置の代表的なものであり、非常に多数の端子を有することから、マザーボード上でのBGAパッケージからの信号配線の引き出しが困難となることが多く、マザーボードの層数増加等の新たな構成要因を生じさせる場合もある。このとき、BGAパッケージが実装される面とは反対の面にバイパスコンデンサを配置することは、他の信号配線に対して制約となることが多々あり、スルーホール等を介して電源端子とグラウンド端子を最短で接続すること自体が困難である。そのため、BGAパッケージとBGAパッケージに係わる電子部品との距離は遠くなる傾向にあり、信号伝送や放射ノイズに悪影響を及ぼす問題点を生じさせる。
【0009】
本発明は、従来技術の有するこのような問題点に留意してなされたものであり、その目的とするところは、グリッドアレイ型パッケージ自体の大きさを変化させることなく、グリッドアレイ型パッケージとマザーボードとの間に所定の間隙を形成しつつ、グリッドアレイ型パッケージに係わる電子部品を最短且つ適切に配置とすることで、放射ノイズ低減や信号波形品質の向上が可能な半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、底面に複数の接続用パッドと、接続用パッドに被着されたハンダ部と、このハンダ部の連なる2個のハンダ部間に実装された電子部品とを有し、グリッドアレイ型パッケージを用いて構成される。
【0011】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体装置の実施の形態を詳細に説明する。図1から図3を参照すると、本発明の半導体装置の一実施形態が示されている。
以下、図1、図2及び図3の各図面を参照して本発明の実施の形態を説明する。
【0012】
(第1実施形態)
図1は、本発明にかかるBGA(ボールグリッドアレイ)パッケージの第1実施形態を示す図である。図1(a)は本発明にかかるボールグリッドアレイパッケージを底面から示した図であり、図1(b)は図1(a)のA−A’の断面図である。なお、図4の従来技術と同一または相当する部分には同一符号を付し、以下においては前記従来技術との相違点を主に説明する。
【0013】
図1において、4は電子部品である。
図1においては、BGAパッケージを例として記載しており、連なる2つのハンダボール3の間に電子部品4が実装されている。これを実現する方法としては、例えば、まずベース基板2に電子部品4を実装し、その後、クリームハンダを塗布する工程を経て、リフロー工程でハンダボールを形成する工程から成るものがある。また、BGAパッケージ1のハンダボール3のピッチを1.27mmとすると、0603サイズのチップ部品を実装することができる。
【0014】
このようにして構成されたBGAパッケージにおいて、マザーボード11実装時に、ベース基板2との間には、少なくとも電子部品4の厚さ分の間隙が確保される。また、マザーボード実装時にハンダボール3を溶融させた時においても、ハンダボール3の溶融の不均一を原因とした不具合を回避することができる。なお、図1において、電子部品4をBGAパッケージの4角近辺に配置した例を示している。これによって、ハンダボール3の溶融の不均一を原因とした不具合を効率的に回避することができる。なお、電子部品の位置や個数は、これに限定されるものではない。
【0015】
更には、電子部品4は、ベース基板2の底面に配列された端子に被着されているハンダボール3の間に実装されている。このことから、BGAパッケージ1にとって、回路動作的に必要不可欠の部品である。そのため、従来であれば、この電子部品4は、BGAパッケージ1の外側や、BGAパッケージ1が実装されている面とは反対側に実装されることになるが、本発明によれば、これら電子部品4の実装場所をマザーボード11上に確保する必要がなくなる。このため、マザーボード11の小型化や高密度化にも効果がある。
【0016】
(第2実施形態)
図2は、本発明にかかるボールグリッドアレイパッケージの第2実施形態を示す図である。
図2(a)は、本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図である。図2(b)、(c)は、本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【0017】
図2において、6は電源ライン、7はグラウンドライン、8は部品実装禁止領域、4aはチップコンデンサ、9は配線距離、10は接続用ランド、11はマザーボード、12はスルーホール、13は導体パターン、14はハンダである。
まず、図2(b)の従来の実装方法については、通常、BGAパッケージ1の周辺には、BGAパッケージ1に不具合が生じたときの修理のため、全周囲に部品実装禁止領域8(図では、部分的にのみ記載)が設けられ、そのため、電源ライン6とグラウンドライン7とをバイパスするチップコンデンサ4aは、部品実装禁止領域8の外側極の近傍に実装されることになる。
【0018】
同様に、図2(c)では、マザーボード11にBGAパッケージ1が実装される面とは反対側に、スルーホール12や導体パターン13を介して、チップコンデンサ4aがハンダ14によって実装されている。
【0019】
図2(b)、(c)で示したような実装方法においては、図2(b)の配線距離9や、BGAパッケージ1との接続用ランド10、スルーホール12と導体パターン13によるインダクタンス成分等の影響で、電源ライン6とグラウンドライン7をバイパスする目的のチップコンデンサ4aの効果が少なくなることがある。したがって、図2(a)に示す本発明を用いることで、電源ライン6とグラウンドライン7とをバイパスするチップコンデンサ4aを、BGAパッケージ1にとって最も近い所に実装することが可能となり、放射ノイズ低減や、電源・グラウンド電位の安定化による、信号伝送の品質向上に効果がある。更に、チップコンデンサ4aでは、その容量によって高さが異なることから、ベース基板2とマザーボード11との間に適切な間隙を形成することも可能である。
【0020】
(第3実施形態)
図3は、本発明にかかるボールグリッドアレイパッケージの第3実施形態を示す図である。
図3(a)は本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図であり、図3(b)は本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【0021】
図3において、4bはチップ抵抗、15は差動信号(+)、16は差動信号(−)、17はインピーダンス不整合領域である。
まず、図3(b)の従来の実装方法においては、前述した第2実施形態と同様、部品実装禁止領域8の外側に部品を実装することになる。特に、差動信号伝送では、2本の信号配線相互のインピーダンスマッチングや、終端抵抗の位置や方法が重要となってくる。そのため、差動信号(+)15と差動信号(−)16とは、平行した2本の配線としてマザーボード上を配線されることが多い。
【0022】
図3(b)では、BGAパッケージ1が受動側のとき、終端抵抗としてチップ抵抗4bを用いて終端している。ここでチップ抵抗4bの端子を配線するために、差動信号(−)16が曲がってマザーボード11上で配線されている。そのため、インピーダンス不整合領域17が発生し、波形品質の低下となってしまうことがあった。したがって、図3(a)に示す本発明によれば、ハンダボール3の間にチップ抵抗4bを実装することで、差動信号(+)15と差動信号(−)16の、それぞれの配線の平行度合いを極力崩すことなく、BGAパッケージ1のマザーボード11との接続ランド10まで配線することが可能となる。このため、信号波形品質を向上できるという効果がある。
【0023】
また、シングルエンド信号伝送の場合の終端抵抗として、電源端子またはグラウンド端子にチップ抵抗4bで接続することでも同様の効果が得られる。
【0024】
上記の実施の形態では、BGAパッケージに適応した場合の、電源とグラウンドのバイパスコンデンサと差動信号及びシングルエンド信号伝送における終端抵抗との場合について記載した。しかし、本発明はこれに限定されるものではなく、CSPパッケージやマルチチップ・モジュールなどグリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージについても適応できる。また、電子部品としても、チップコンデンサやチップ抵抗に限定されるものではなく、チップインダクタなどでも、同様の効果を得ることが可能である。ボールグリッドアレイパッケージの端子のピッチや電子部品のサイズについてもこれに限定されるものではない。本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。多様化の構成例およびそれに付随する効果例を以下に列挙する。
【0025】
(具体的変化例)
変化例1において、ハンダ部をハンダボールとして構成するとよい。本構造により部品製造および接続構成等が容易化し効率的となる。
変化例2において、連なる2個のハンダボールは、一方が電源用パッドに被着し、他方がグラウンド用パッドに被着して構成されるとよい。
変化例3において、連なる2個のハンダボールは、差動伝送信号用パッドの正負にそれぞれ被着して構成されるとよい。
変化例4において、連なる2個のハンダボールは、一つはシングルエンド伝送信号用パッドに被着し、もう一つは電源用パッドまたはグラウンド用パッドに被着して構成されるとよい。
変化例5において、電子部品は、チップコンデンサを用いて構成されるとよい。
変化例6において、電子部品は、チップ抵抗を用いて構成されるとよい。
【0026】
【発明の効果】
本発明は、以上説明したように構成されているため、次に記載する効果がある。
グリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージにおいて、ハンダボール間に回路動作上必要不可欠の電子部品を実装することによって、ベース基板とマザーボードとの間に適切な間隙を形成しつつ、放射ノイズ低減や、信号波形品質が向上できるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかるボールグリッドアレイパッケージの第1の実施形態を示す図である。
【図2】本発明にかかるボールグリッドアレイパッケージの第2の実施形態を示す図である。
【図3】本発明にかかるボールグリッドアレイパッケージの第3の実施形態を示す図である。
【図4】従来のボールグリッドアレイパッケージの構成例を示す図である。
【符号の説明】
1 BGAパッケージ
2 ベース基板
3 ハンダボール
4 電子部品
4a チップコンデンサ
4b チップ抵抗
5 スペーサ
6 電源ライン
7 グラウンドライン
8 部品実装禁止領域
9 配線距離
10 ランド
11 マザーボード
12 スルーホール
13 導体パターン
14 ハンダ
15 差動信号(+)
16 差動信号(−)
17 インピーダンス不整合領域
【発明の属する技術分野】
本発明は、半導体チップがボールグリッドアレイ(BGA)やチップスケールパッケージ(CSP)等のグリッドアレイ型パッケージ内に封入された半導体装置に係り、特に、マザーボードとの間に適切な間隙を形成しつつ放射ノイズ低減が可能なグリッドアレイ型パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】
従来のグリッドアレイ型パッケージを用いた半導体装置の一例を図4に示す。これらの図4(a)は従来のボールグリッドアレイ(BGA)パッケージを底面から示した図であり、図4(b)は図4(a)のB−B’の断面図である。本図4において、従来例のボールグリッドアレイパッケージは、1はボールグリッドアレイ(BGA)パッケージ、2はベース基板、3はハンダボール、5はスペーサ,の各部を有して構成される。
【0003】
BGAパッケージ1は、ベース基板2の底面に配列された端子(図示せず)とハンダボール3とを備え、マザーボード実装時に、ハンダボール3を溶融させることにより、不図示の端子部とマザーボード上の導体パターンとを接続する。
【0004】
しかし、BGAパッケージ1をマザーボードに実装するとき、ハンダボール3の溶融が不均一になることが多く、これを原因とした不具合が生じるという問題点がある。例えば、実装時にベース基板とマザーボードとの間隙が狭い場合、溶融したハンダが広がり、隣接する導体間をショートさせるといった問題が発生する。
【0005】
以上のような問題点を解決するために、先願発明例として下記の特許文献1の特開平8−316268号公報がある。
【0006】
【特許文献1】
特開平8−316268号公報
上記特開平8−316268号公報に記載の発明は、以上のような問題点を解決するために、ベース基板2とマザーボードの間にスペーサ5を設けたことを特徴としている。ベース基板2は、底面に所定のピッチで配列形成された複数の端子部を有し、所定の粒径を有するハンダボール3がそれぞれ端子部に被着される。またベース基板2の底面の端子部が形成されていない領域に少なくとも1個のスペーサ5が形成されている。BGAパッケージ1実装時には、マザーボードが有する導体パターンに端子部を位置決めした後、ベース基板2をマザーボードに搭載すると共に加熱し、溶融したハンダボール3で端子部と導体パターンを接続する。ベース基板2をマザーボードに搭載した時、ベース基板2とマザーボードとの間にスペーサ5により間隙が形成される。これにより、例えば、溶融したハンダが許容範囲を超えて周囲に広がり、隣接する導体との間をショートさせる等の問題を生じることを防止している。
【0007】
更に、BGAパッケージ1では、不具合が生じた時の修理のため、BGAパッケージ1の周囲に、例えば5mmくらいの部品実装禁止領域を設けることがあり、BGAパッケージ1に係わるマザーボード上の電子部品は、必然的にBGAパッケージ1から距離が離れてしまう。回路動作周波数の高周波化が進行する中で、信号伝送や放射ノイズの観点からマザーボード上の配線パターンには、極力短いことが求められている。これを実現するために、BGAパッケージ1が実装される面とは反対の面に、例えば、電源端子とグラウンド端子を最短の配線パターン長で接続するために、バイパスコンデンサを実装すること等が行われてきている。
【0008】
【発明が解決しようとする課題】
しかしながら、上述した従来のボールグリッドアレイ(BGA)パッケージにおいて、スペーサを形成するためには、ベース基板底面の端子部が形成されていない領域が必要となり、BGAパッケージ自体が大きくなるという問題がある。また、BGAパッケージは、高集積化された半導体装置の代表的なものであり、非常に多数の端子を有することから、マザーボード上でのBGAパッケージからの信号配線の引き出しが困難となることが多く、マザーボードの層数増加等の新たな構成要因を生じさせる場合もある。このとき、BGAパッケージが実装される面とは反対の面にバイパスコンデンサを配置することは、他の信号配線に対して制約となることが多々あり、スルーホール等を介して電源端子とグラウンド端子を最短で接続すること自体が困難である。そのため、BGAパッケージとBGAパッケージに係わる電子部品との距離は遠くなる傾向にあり、信号伝送や放射ノイズに悪影響を及ぼす問題点を生じさせる。
【0009】
本発明は、従来技術の有するこのような問題点に留意してなされたものであり、その目的とするところは、グリッドアレイ型パッケージ自体の大きさを変化させることなく、グリッドアレイ型パッケージとマザーボードとの間に所定の間隙を形成しつつ、グリッドアレイ型パッケージに係わる電子部品を最短且つ適切に配置とすることで、放射ノイズ低減や信号波形品質の向上が可能な半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、底面に複数の接続用パッドと、接続用パッドに被着されたハンダ部と、このハンダ部の連なる2個のハンダ部間に実装された電子部品とを有し、グリッドアレイ型パッケージを用いて構成される。
【0011】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体装置の実施の形態を詳細に説明する。図1から図3を参照すると、本発明の半導体装置の一実施形態が示されている。
以下、図1、図2及び図3の各図面を参照して本発明の実施の形態を説明する。
【0012】
(第1実施形態)
図1は、本発明にかかるBGA(ボールグリッドアレイ)パッケージの第1実施形態を示す図である。図1(a)は本発明にかかるボールグリッドアレイパッケージを底面から示した図であり、図1(b)は図1(a)のA−A’の断面図である。なお、図4の従来技術と同一または相当する部分には同一符号を付し、以下においては前記従来技術との相違点を主に説明する。
【0013】
図1において、4は電子部品である。
図1においては、BGAパッケージを例として記載しており、連なる2つのハンダボール3の間に電子部品4が実装されている。これを実現する方法としては、例えば、まずベース基板2に電子部品4を実装し、その後、クリームハンダを塗布する工程を経て、リフロー工程でハンダボールを形成する工程から成るものがある。また、BGAパッケージ1のハンダボール3のピッチを1.27mmとすると、0603サイズのチップ部品を実装することができる。
【0014】
このようにして構成されたBGAパッケージにおいて、マザーボード11実装時に、ベース基板2との間には、少なくとも電子部品4の厚さ分の間隙が確保される。また、マザーボード実装時にハンダボール3を溶融させた時においても、ハンダボール3の溶融の不均一を原因とした不具合を回避することができる。なお、図1において、電子部品4をBGAパッケージの4角近辺に配置した例を示している。これによって、ハンダボール3の溶融の不均一を原因とした不具合を効率的に回避することができる。なお、電子部品の位置や個数は、これに限定されるものではない。
【0015】
更には、電子部品4は、ベース基板2の底面に配列された端子に被着されているハンダボール3の間に実装されている。このことから、BGAパッケージ1にとって、回路動作的に必要不可欠の部品である。そのため、従来であれば、この電子部品4は、BGAパッケージ1の外側や、BGAパッケージ1が実装されている面とは反対側に実装されることになるが、本発明によれば、これら電子部品4の実装場所をマザーボード11上に確保する必要がなくなる。このため、マザーボード11の小型化や高密度化にも効果がある。
【0016】
(第2実施形態)
図2は、本発明にかかるボールグリッドアレイパッケージの第2実施形態を示す図である。
図2(a)は、本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図である。図2(b)、(c)は、本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【0017】
図2において、6は電源ライン、7はグラウンドライン、8は部品実装禁止領域、4aはチップコンデンサ、9は配線距離、10は接続用ランド、11はマザーボード、12はスルーホール、13は導体パターン、14はハンダである。
まず、図2(b)の従来の実装方法については、通常、BGAパッケージ1の周辺には、BGAパッケージ1に不具合が生じたときの修理のため、全周囲に部品実装禁止領域8(図では、部分的にのみ記載)が設けられ、そのため、電源ライン6とグラウンドライン7とをバイパスするチップコンデンサ4aは、部品実装禁止領域8の外側極の近傍に実装されることになる。
【0018】
同様に、図2(c)では、マザーボード11にBGAパッケージ1が実装される面とは反対側に、スルーホール12や導体パターン13を介して、チップコンデンサ4aがハンダ14によって実装されている。
【0019】
図2(b)、(c)で示したような実装方法においては、図2(b)の配線距離9や、BGAパッケージ1との接続用ランド10、スルーホール12と導体パターン13によるインダクタンス成分等の影響で、電源ライン6とグラウンドライン7をバイパスする目的のチップコンデンサ4aの効果が少なくなることがある。したがって、図2(a)に示す本発明を用いることで、電源ライン6とグラウンドライン7とをバイパスするチップコンデンサ4aを、BGAパッケージ1にとって最も近い所に実装することが可能となり、放射ノイズ低減や、電源・グラウンド電位の安定化による、信号伝送の品質向上に効果がある。更に、チップコンデンサ4aでは、その容量によって高さが異なることから、ベース基板2とマザーボード11との間に適切な間隙を形成することも可能である。
【0020】
(第3実施形態)
図3は、本発明にかかるボールグリッドアレイパッケージの第3実施形態を示す図である。
図3(a)は本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図であり、図3(b)は本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【0021】
図3において、4bはチップ抵抗、15は差動信号(+)、16は差動信号(−)、17はインピーダンス不整合領域である。
まず、図3(b)の従来の実装方法においては、前述した第2実施形態と同様、部品実装禁止領域8の外側に部品を実装することになる。特に、差動信号伝送では、2本の信号配線相互のインピーダンスマッチングや、終端抵抗の位置や方法が重要となってくる。そのため、差動信号(+)15と差動信号(−)16とは、平行した2本の配線としてマザーボード上を配線されることが多い。
【0022】
図3(b)では、BGAパッケージ1が受動側のとき、終端抵抗としてチップ抵抗4bを用いて終端している。ここでチップ抵抗4bの端子を配線するために、差動信号(−)16が曲がってマザーボード11上で配線されている。そのため、インピーダンス不整合領域17が発生し、波形品質の低下となってしまうことがあった。したがって、図3(a)に示す本発明によれば、ハンダボール3の間にチップ抵抗4bを実装することで、差動信号(+)15と差動信号(−)16の、それぞれの配線の平行度合いを極力崩すことなく、BGAパッケージ1のマザーボード11との接続ランド10まで配線することが可能となる。このため、信号波形品質を向上できるという効果がある。
【0023】
また、シングルエンド信号伝送の場合の終端抵抗として、電源端子またはグラウンド端子にチップ抵抗4bで接続することでも同様の効果が得られる。
【0024】
上記の実施の形態では、BGAパッケージに適応した場合の、電源とグラウンドのバイパスコンデンサと差動信号及びシングルエンド信号伝送における終端抵抗との場合について記載した。しかし、本発明はこれに限定されるものではなく、CSPパッケージやマルチチップ・モジュールなどグリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージについても適応できる。また、電子部品としても、チップコンデンサやチップ抵抗に限定されるものではなく、チップインダクタなどでも、同様の効果を得ることが可能である。ボールグリッドアレイパッケージの端子のピッチや電子部品のサイズについてもこれに限定されるものではない。本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。多様化の構成例およびそれに付随する効果例を以下に列挙する。
【0025】
(具体的変化例)
変化例1において、ハンダ部をハンダボールとして構成するとよい。本構造により部品製造および接続構成等が容易化し効率的となる。
変化例2において、連なる2個のハンダボールは、一方が電源用パッドに被着し、他方がグラウンド用パッドに被着して構成されるとよい。
変化例3において、連なる2個のハンダボールは、差動伝送信号用パッドの正負にそれぞれ被着して構成されるとよい。
変化例4において、連なる2個のハンダボールは、一つはシングルエンド伝送信号用パッドに被着し、もう一つは電源用パッドまたはグラウンド用パッドに被着して構成されるとよい。
変化例5において、電子部品は、チップコンデンサを用いて構成されるとよい。
変化例6において、電子部品は、チップ抵抗を用いて構成されるとよい。
【0026】
【発明の効果】
本発明は、以上説明したように構成されているため、次に記載する効果がある。
グリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージにおいて、ハンダボール間に回路動作上必要不可欠の電子部品を実装することによって、ベース基板とマザーボードとの間に適切な間隙を形成しつつ、放射ノイズ低減や、信号波形品質が向上できるという効果がある。
【図面の簡単な説明】
【図1】本発明にかかるボールグリッドアレイパッケージの第1の実施形態を示す図である。
【図2】本発明にかかるボールグリッドアレイパッケージの第2の実施形態を示す図である。
【図3】本発明にかかるボールグリッドアレイパッケージの第3の実施形態を示す図である。
【図4】従来のボールグリッドアレイパッケージの構成例を示す図である。
【符号の説明】
1 BGAパッケージ
2 ベース基板
3 ハンダボール
4 電子部品
4a チップコンデンサ
4b チップ抵抗
5 スペーサ
6 電源ライン
7 グラウンドライン
8 部品実装禁止領域
9 配線距離
10 ランド
11 マザーボード
12 スルーホール
13 導体パターン
14 ハンダ
15 差動信号(+)
16 差動信号(−)
17 インピーダンス不整合領域
Claims (1)
- 底面に複数の接続用パッドと、
前記接続用パッドに被着されたハンダ部と、
前記ハンダ部の連なる2個の該ハンダ部間に実装された電子部品とを有し、
グリッドアレイ型パッケージを用いて構成されたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057771A JP2004273475A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057771A JP2004273475A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273475A true JP2004273475A (ja) | 2004-09-30 |
Family
ID=33121084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003057771A Pending JP2004273475A (ja) | 2003-03-04 | 2003-03-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273475A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173669A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 多層回路基板及びicパッケージ |
JP2009027013A (ja) * | 2007-07-20 | 2009-02-05 | Cmk Corp | 半導体装置 |
WO2009028463A1 (ja) * | 2007-08-24 | 2009-03-05 | Nec Corporation | スペーサ及びその製造方法 |
JP2011238974A (ja) * | 2011-08-29 | 2011-11-24 | Murata Mfg Co Ltd | 多層配線基板 |
-
2003
- 2003-03-04 JP JP2003057771A patent/JP2004273475A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173669A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 多層回路基板及びicパッケージ |
JP2009027013A (ja) * | 2007-07-20 | 2009-02-05 | Cmk Corp | 半導体装置 |
WO2009028463A1 (ja) * | 2007-08-24 | 2009-03-05 | Nec Corporation | スペーサ及びその製造方法 |
US8174116B2 (en) | 2007-08-24 | 2012-05-08 | Nec Corporation | Spacer, and its manufacturing method |
JP5168284B2 (ja) * | 2007-08-24 | 2013-03-21 | 日本電気株式会社 | スペーサ及びその製造方法 |
JP2011238974A (ja) * | 2011-08-29 | 2011-11-24 | Murata Mfg Co Ltd | 多層配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7087991B2 (en) | Integrated circuit package and method of manufacture | |
US7573722B2 (en) | Electronic carrier board applicable to surface mounted technology (SMT) | |
US6509530B2 (en) | Via intersect pad for electronic components and methods of manufacture | |
TWI399146B (zh) | 一種印刷電路板及其製作方法和球柵陣列焊盤圖案 | |
US7292450B2 (en) | High density surface mount part array layout and assembly technique | |
US9095067B2 (en) | Apparatus and method for vertically-structured passive components | |
US8013443B2 (en) | Electronic carrier board and package structure thereof | |
US6507118B1 (en) | Multi-metal layer circuit | |
TW200416908A (en) | Mounting capacitors under ball grid array | |
US20090057913A1 (en) | Packaging substrate structure with electronic components embedded therein and method for fabricating the same | |
US20100327452A1 (en) | Mounting structure and method of manufacturing the same | |
KR100850286B1 (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
JP2005136360A (ja) | 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。 | |
JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
US8633398B2 (en) | Circuit board contact pads | |
JP2004273475A (ja) | 半導体装置 | |
JP3166490B2 (ja) | Bga型半導体装置 | |
JP2003124593A (ja) | 接続部品 | |
US6320758B1 (en) | Integrated circuit mounting board with bypass capacitors | |
JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
JP2001144207A (ja) | 多層配線基板及び半導体装置 | |
JP2009289977A (ja) | 電子部品モジュール | |
KR20130071046A (ko) | Bga 패키지 및 그 제조 방법 |