【０００１】
【発明の属する技術分野】
本発明は、半導体チップがボールグリッドアレイ（ＢＧＡ）やチップスケールパッケージ（ＣＳＰ）等のグリッドアレイ型パッケージ内に封入された半導体装置に係り、特に、マザーボードとの間に適切な間隙を形成しつつ放射ノイズ低減が可能なグリッドアレイ型パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来のグリッドアレイ型パッケージを用いた半導体装置の一例を図４に示す。これらの図４（ａ）は従来のボールグリッドアレイ（ＢＧＡ）パッケージを底面から示した図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ’の断面図である。本図４において、従来例のボールグリッドアレイパッケージは、１はボールグリッドアレイ（ＢＧＡ）パッケージ、２はベース基板、３はハンダボール、５はスペーサ，の各部を有して構成される。
【０００３】
ＢＧＡパッケージ１は、ベース基板２の底面に配列された端子（図示せず）とハンダボール３とを備え、マザーボード実装時に、ハンダボール３を溶融させることにより、不図示の端子部とマザーボード上の導体パターンとを接続する。
【０００４】
しかし、ＢＧＡパッケージ１をマザーボードに実装するとき、ハンダボール３の溶融が不均一になることが多く、これを原因とした不具合が生じるという問題点がある。例えば、実装時にベース基板とマザーボードとの間隙が狭い場合、溶融したハンダが広がり、隣接する導体間をショートさせるといった問題が発生する。
【０００５】
以上のような問題点を解決するために、先願発明例として下記の特許文献１の特開平８−３１６２６８号公報がある。
【０００６】
【特許文献１】
特開平８−３１６２６８号公報
上記特開平８−３１６２６８号公報に記載の発明は、以上のような問題点を解決するために、ベース基板２とマザーボードの間にスペーサ５を設けたことを特徴としている。ベース基板２は、底面に所定のピッチで配列形成された複数の端子部を有し、所定の粒径を有するハンダボール３がそれぞれ端子部に被着される。またベース基板２の底面の端子部が形成されていない領域に少なくとも１個のスペーサ５が形成されている。ＢＧＡパッケージ１実装時には、マザーボードが有する導体パターンに端子部を位置決めした後、ベース基板２をマザーボードに搭載すると共に加熱し、溶融したハンダボール３で端子部と導体パターンを接続する。ベース基板２をマザーボードに搭載した時、ベース基板２とマザーボードとの間にスペーサ５により間隙が形成される。これにより、例えば、溶融したハンダが許容範囲を超えて周囲に広がり、隣接する導体との間をショートさせる等の問題を生じることを防止している。
【０００７】
更に、ＢＧＡパッケージ１では、不具合が生じた時の修理のため、ＢＧＡパッケージ１の周囲に、例えば５ｍｍくらいの部品実装禁止領域を設けることがあり、ＢＧＡパッケージ１に係わるマザーボード上の電子部品は、必然的にＢＧＡパッケージ１から距離が離れてしまう。回路動作周波数の高周波化が進行する中で、信号伝送や放射ノイズの観点からマザーボード上の配線パターンには、極力短いことが求められている。これを実現するために、ＢＧＡパッケージ１が実装される面とは反対の面に、例えば、電源端子とグラウンド端子を最短の配線パターン長で接続するために、バイパスコンデンサを実装すること等が行われてきている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来のボールグリッドアレイ（ＢＧＡ）パッケージにおいて、スペーサを形成するためには、ベース基板底面の端子部が形成されていない領域が必要となり、ＢＧＡパッケージ自体が大きくなるという問題がある。また、ＢＧＡパッケージは、高集積化された半導体装置の代表的なものであり、非常に多数の端子を有することから、マザーボード上でのＢＧＡパッケージからの信号配線の引き出しが困難となることが多く、マザーボードの層数増加等の新たな構成要因を生じさせる場合もある。このとき、ＢＧＡパッケージが実装される面とは反対の面にバイパスコンデンサを配置することは、他の信号配線に対して制約となることが多々あり、スルーホール等を介して電源端子とグラウンド端子を最短で接続すること自体が困難である。そのため、ＢＧＡパッケージとＢＧＡパッケージに係わる電子部品との距離は遠くなる傾向にあり、信号伝送や放射ノイズに悪影響を及ぼす問題点を生じさせる。
【０００９】
本発明は、従来技術の有するこのような問題点に留意してなされたものであり、その目的とするところは、グリッドアレイ型パッケージ自体の大きさを変化させることなく、グリッドアレイ型パッケージとマザーボードとの間に所定の間隙を形成しつつ、グリッドアレイ型パッケージに係わる電子部品を最短且つ適切に配置とすることで、放射ノイズ低減や信号波形品質の向上が可能な半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置は、底面に複数の接続用パッドと、接続用パッドに被着されたハンダ部と、このハンダ部の連なる２個のハンダ部間に実装された電子部品とを有し、グリッドアレイ型パッケージを用いて構成される。
【００１１】
【発明の実施の形態】
次に、添付図面を参照して本発明による半導体装置の実施の形態を詳細に説明する。図１から図３を参照すると、本発明の半導体装置の一実施形態が示されている。
以下、図１、図２及び図３の各図面を参照して本発明の実施の形態を説明する。
【００１２】
（第１実施形態）
図１は、本発明にかかるＢＧＡ（ボールグリッドアレイ）パッケージの第１実施形態を示す図である。図１（ａ）は本発明にかかるボールグリッドアレイパッケージを底面から示した図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’の断面図である。なお、図４の従来技術と同一または相当する部分には同一符号を付し、以下においては前記従来技術との相違点を主に説明する。
【００１３】
図１において、４は電子部品である。
図１においては、ＢＧＡパッケージを例として記載しており、連なる２つのハンダボール３の間に電子部品４が実装されている。これを実現する方法としては、例えば、まずベース基板２に電子部品４を実装し、その後、クリームハンダを塗布する工程を経て、リフロー工程でハンダボールを形成する工程から成るものがある。また、ＢＧＡパッケージ１のハンダボール３のピッチを１．２７ｍｍとすると、０６０３サイズのチップ部品を実装することができる。
【００１４】
このようにして構成されたＢＧＡパッケージにおいて、マザーボード１１実装時に、ベース基板２との間には、少なくとも電子部品４の厚さ分の間隙が確保される。また、マザーボード実装時にハンダボール３を溶融させた時においても、ハンダボール３の溶融の不均一を原因とした不具合を回避することができる。なお、図１において、電子部品４をＢＧＡパッケージの４角近辺に配置した例を示している。これによって、ハンダボール３の溶融の不均一を原因とした不具合を効率的に回避することができる。なお、電子部品の位置や個数は、これに限定されるものではない。
【００１５】
更には、電子部品４は、ベース基板２の底面に配列された端子に被着されているハンダボール３の間に実装されている。このことから、ＢＧＡパッケージ１にとって、回路動作的に必要不可欠の部品である。そのため、従来であれば、この電子部品４は、ＢＧＡパッケージ１の外側や、ＢＧＡパッケージ１が実装されている面とは反対側に実装されることになるが、本発明によれば、これら電子部品４の実装場所をマザーボード１１上に確保する必要がなくなる。このため、マザーボード１１の小型化や高密度化にも効果がある。
【００１６】
（第２実施形態）
図２は、本発明にかかるボールグリッドアレイパッケージの第２実施形態を示す図である。
図２（ａ）は、本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図である。図２（ｂ）、（ｃ）は、本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【００１７】
図２において、６は電源ライン、７はグラウンドライン、８は部品実装禁止領域、４ａはチップコンデンサ、９は配線距離、１０は接続用ランド、１１はマザーボード、１２はスルーホール、１３は導体パターン、１４はハンダである。
まず、図２（ｂ）の従来の実装方法については、通常、ＢＧＡパッケージ１の周辺には、ＢＧＡパッケージ１に不具合が生じたときの修理のため、全周囲に部品実装禁止領域８（図では、部分的にのみ記載）が設けられ、そのため、電源ライン６とグラウンドライン７とをバイパスするチップコンデンサ４ａは、部品実装禁止領域８の外側極の近傍に実装されることになる。
【００１８】
同様に、図２（ｃ）では、マザーボード１１にＢＧＡパッケージ１が実装される面とは反対側に、スルーホール１２や導体パターン１３を介して、チップコンデンサ４ａがハンダ１４によって実装されている。
【００１９】
図２（ｂ）、（ｃ）で示したような実装方法においては、図２（ｂ）の配線距離９や、ＢＧＡパッケージ１との接続用ランド１０、スルーホール１２と導体パターン１３によるインダクタンス成分等の影響で、電源ライン６とグラウンドライン７をバイパスする目的のチップコンデンサ４ａの効果が少なくなることがある。したがって、図２（ａ）に示す本発明を用いることで、電源ライン６とグラウンドライン７とをバイパスするチップコンデンサ４ａを、ＢＧＡパッケージ１にとって最も近い所に実装することが可能となり、放射ノイズ低減や、電源・グラウンド電位の安定化による、信号伝送の品質向上に効果がある。更に、チップコンデンサ４ａでは、その容量によって高さが異なることから、ベース基板２とマザーボード１１との間に適切な間隙を形成することも可能である。
【００２０】
（第３実施形態）
図３は、本発明にかかるボールグリッドアレイパッケージの第３実施形態を示す図である。
図３（ａ）は本発明にかかるボールグリッドアレイパッケージを上面から透かしてマザーボードを示した図であり、図３（ｂ）は本発明にかかるボールグリッドアレイパッケージを説明するために、従来の実装方法を示した図である。
【００２１】
図３において、４ｂはチップ抵抗、１５は差動信号（＋）、１６は差動信号（−）、１７はインピーダンス不整合領域である。
まず、図３（ｂ）の従来の実装方法においては、前述した第２実施形態と同様、部品実装禁止領域８の外側に部品を実装することになる。特に、差動信号伝送では、２本の信号配線相互のインピーダンスマッチングや、終端抵抗の位置や方法が重要となってくる。そのため、差動信号（＋）１５と差動信号（−）１６とは、平行した２本の配線としてマザーボード上を配線されることが多い。
【００２２】
図３（ｂ）では、ＢＧＡパッケージ１が受動側のとき、終端抵抗としてチップ抵抗４ｂを用いて終端している。ここでチップ抵抗４ｂの端子を配線するために、差動信号（−）１６が曲がってマザーボード１１上で配線されている。そのため、インピーダンス不整合領域１７が発生し、波形品質の低下となってしまうことがあった。したがって、図３（ａ）に示す本発明によれば、ハンダボール３の間にチップ抵抗４ｂを実装することで、差動信号（＋）１５と差動信号（−）１６の、それぞれの配線の平行度合いを極力崩すことなく、ＢＧＡパッケージ１のマザーボード１１との接続ランド１０まで配線することが可能となる。このため、信号波形品質を向上できるという効果がある。
【００２３】
また、シングルエンド信号伝送の場合の終端抵抗として、電源端子またはグラウンド端子にチップ抵抗４ｂで接続することでも同様の効果が得られる。
【００２４】
上記の実施の形態では、ＢＧＡパッケージに適応した場合の、電源とグラウンドのバイパスコンデンサと差動信号及びシングルエンド信号伝送における終端抵抗との場合について記載した。しかし、本発明はこれに限定されるものではなく、ＣＳＰパッケージやマルチチップ・モジュールなどグリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージについても適応できる。また、電子部品としても、チップコンデンサやチップ抵抗に限定されるものではなく、チップインダクタなどでも、同様の効果を得ることが可能である。ボールグリッドアレイパッケージの端子のピッチや電子部品のサイズについてもこれに限定されるものではない。本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。多様化の構成例およびそれに付随する効果例を以下に列挙する。
【００２５】
（具体的変化例）
変化例１において、ハンダ部をハンダボールとして構成するとよい。本構造により部品製造および接続構成等が容易化し効率的となる。
変化例２において、連なる２個のハンダボールは、一方が電源用パッドに被着し、他方がグラウンド用パッドに被着して構成されるとよい。
変化例３において、連なる２個のハンダボールは、差動伝送信号用パッドの正負にそれぞれ被着して構成されるとよい。
変化例４において、連なる２個のハンダボールは、一つはシングルエンド伝送信号用パッドに被着し、もう一つは電源用パッドまたはグラウンド用パッドに被着して構成されるとよい。
変化例５において、電子部品は、チップコンデンサを用いて構成されるとよい。
変化例６において、電子部品は、チップ抵抗を用いて構成されるとよい。
【００２６】
【発明の効果】
本発明は、以上説明したように構成されているため、次に記載する効果がある。
グリッドアレイ型パッケージ内に封入されたボールグリッドアレイパッケージにおいて、ハンダボール間に回路動作上必要不可欠の電子部品を実装することによって、ベース基板とマザーボードとの間に適切な間隙を形成しつつ、放射ノイズ低減や、信号波形品質が向上できるという効果がある。
【図面の簡単な説明】
【図１】本発明にかかるボールグリッドアレイパッケージの第１の実施形態を示す図である。
【図２】本発明にかかるボールグリッドアレイパッケージの第２の実施形態を示す図である。
【図３】本発明にかかるボールグリッドアレイパッケージの第３の実施形態を示す図である。
【図４】従来のボールグリッドアレイパッケージの構成例を示す図である。
【符号の説明】
１ ＢＧＡパッケージ
２ ベース基板
３ ハンダボール
４ 電子部品
４ａ チップコンデンサ
４ｂ チップ抵抗
５ スペーサ
６ 電源ライン
７ グラウンドライン
８ 部品実装禁止領域
９ 配線距離
１０ ランド
１１ マザーボード
１２ スルーホール
１３ 導体パターン
１４ ハンダ
１５ 差動信号（＋）
１６ 差動信号（−）
１７ インピーダンス不整合領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device in which a semiconductor chip is enclosed in a grid array type package such as a ball grid array (BGA) or a chip scale package (CSP), and in particular, while forming an appropriate gap between the semiconductor chip and a motherboard. The present invention relates to a semiconductor device using a grid array type package capable of reducing radiation noise.
[0002]
[Prior art]
FIG. 4 shows an example of a semiconductor device using a conventional grid array type package. 4A is a diagram showing a conventional ball grid array (BGA) package from the bottom, and FIG. 4B is a cross-sectional view taken along the line BB ′ of FIG. 4A. In FIG. 4, the ball grid array package of the conventional example has a ball grid array (BGA) package 1, a base substrate 2, a solder ball 3, and a spacer 5.
[0003]
The BGA package 1 includes terminals (not shown) arranged on the bottom surface of the base substrate 2 and solder balls 3. When the motherboard is mounted, the solder balls 3 are melted, so that terminal portions (not shown) and the Connect to conductor pattern.
[0004]
However, when the BGA package 1 is mounted on a motherboard, the melting of the solder balls 3 is often non-uniform, which causes a problem that a defect occurs. For example, if the gap between the base substrate and the motherboard is small at the time of mounting, the molten solder spreads, causing a problem of causing a short circuit between adjacent conductors.
[0005]
In order to solve the above problems, Japanese Patent Application Laid-Open No. 8-316268 of Japanese Patent Application Laid-Open No. H8-316268 discloses the invention of the prior application.
[0006]
[Patent Document 1]
The invention described in JP-A-8-316268 is characterized in that a spacer 5 is provided between the base substrate 2 and the motherboard in order to solve the above problems. I have. The base substrate 2 has a plurality of terminals arranged at a predetermined pitch on the bottom surface, and solder balls 3 having a predetermined particle size are respectively attached to the terminals. At least one spacer 5 is formed in a region of the bottom surface of the base substrate 2 where no terminal portion is formed. At the time of mounting the BGA package 1, the terminal portion is positioned on the conductor pattern of the motherboard, and then the base substrate 2 is mounted on the motherboard and heated, and the terminal portion and the conductor pattern are connected by the molten solder balls 3. When the base substrate 2 is mounted on the motherboard, a gap is formed by the spacer 5 between the base substrate 2 and the motherboard. This prevents, for example, the problem that the melted solder spreads beyond the allowable range to the periphery and causes a short circuit between adjacent conductors.
[0007]
Further, in the BGA package 1, a component mounting prohibited area of, for example, about 5 mm may be provided around the BGA package 1 for repairing when a problem occurs. Inevitably, the distance from the BGA package 1 is increased. As the circuit operating frequency increases, the wiring pattern on the motherboard is required to be as short as possible from the viewpoint of signal transmission and radiation noise. In order to realize this, for example, a bypass capacitor is mounted on the surface opposite to the surface on which the BGA package 1 is mounted, for example, in order to connect the power supply terminal and the ground terminal with the shortest wiring pattern length. Have been
[0008]
[Problems to be solved by the invention]
However, in the above-mentioned conventional ball grid array (BGA) package, in order to form a spacer, a region where a terminal portion is not formed on the bottom surface of the base substrate is required, and there is a problem that the BGA package itself becomes large. In addition, the BGA package is a typical example of a highly integrated semiconductor device, and has an extremely large number of terminals, so that it is often difficult to draw out signal wiring from the BGA package on a motherboard. In some cases, new constituent factors such as an increase in the number of layers of the motherboard may be caused. At this time, arranging the bypass capacitor on the surface opposite to the surface on which the BGA package is mounted is often a constraint on other signal wiring, and the power supply terminal and the ground terminal are connected via through holes or the like. Is difficult to connect in the shortest time. Therefore, the distance between the BGA package and the electronic components related to the BGA package tends to be long, which causes a problem that adversely affects signal transmission and radiation noise.
[0009]
The present invention has been made in view of such problems of the prior art, and an object of the present invention is to provide a grid array package and a motherboard without changing the size of the grid array package itself. To provide a semiconductor device capable of reducing radiation noise and improving signal waveform quality by arranging electronic components related to a grid array type package in the shortest and most appropriate manner while forming a predetermined gap between them. Aim.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device of the present invention is mounted on a bottom surface between a plurality of connection pads, a solder portion attached to the connection pad, and two continuous solder portions of the solder portion. Electronic components, and is configured using a grid array type package.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. 1 to 3, there is shown one embodiment of the semiconductor device of the present invention.
An embodiment of the present invention will be described below with reference to FIGS. 1, 2 and 3.
[0012]
(1st Embodiment)
FIG. 1 is a diagram showing a first embodiment of a BGA (ball grid array) package according to the present invention. FIG. 1A is a diagram showing the ball grid array package according to the present invention from the bottom, and FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG. In addition, the same reference numerals are given to the same or corresponding portions as those in the prior art in FIG. 4, and differences from the above prior art will be mainly described below.
[0013]
In FIG. 1, reference numeral 4 denotes an electronic component.
FIG. 1 illustrates a BGA package as an example, and an electronic component 4 is mounted between two continuous solder balls 3. As a method of realizing this, for example, there is a method that firstly mounts the electronic component 4 on the base substrate 2 and then forms a solder ball by a reflow process through a process of applying cream solder. If the pitch of the solder balls 3 of the BGA package 1 is 1.27 mm, a chip component of 0603 size can be mounted.
[0014]
In the BGA package configured as described above, a gap corresponding to at least the thickness of the electronic component 4 is secured between the BGA package and the base substrate 2 when the motherboard 11 is mounted. Further, even when the solder balls 3 are melted at the time of mounting on the motherboard, it is possible to avoid a problem caused by uneven melting of the solder balls 3. FIG. 1 shows an example in which the electronic components 4 are arranged near four corners of a BGA package. This makes it possible to efficiently avoid problems caused by uneven melting of the solder balls 3. The position and the number of the electronic components are not limited to these.
[0015]
Further, the electronic component 4 is mounted between the solder balls 3 attached to the terminals arranged on the bottom surface of the base substrate 2. For this reason, the BGA package 1 is an indispensable component for circuit operation. Therefore, conventionally, the electronic component 4 is mounted on the outside of the BGA package 1 or on the side opposite to the surface on which the BGA package 1 is mounted. There is no need to secure a mounting location for the component 4 on the motherboard 11. This is also effective in reducing the size and density of the motherboard 11.
[0016]
(2nd Embodiment)
FIG. 2 is a diagram showing a second embodiment of the ball grid array package according to the present invention.
FIG. 2A is a diagram showing a motherboard through which a ball grid array package according to the present invention is seen from above. FIGS. 2B and 2C are views showing a conventional mounting method for explaining a ball grid array package according to the present invention.
[0017]
In FIG. 2, 6 is a power supply line, 7 is a ground line, 8 is a component mounting prohibited area, 4a is a chip capacitor, 9 is a wiring distance, 10 is a connection land, 11 is a motherboard, 12 is a through hole, and 13 is a conductor pattern. , 14 are solders.
First, according to the conventional mounting method of FIG. 2B, usually, the component mounting prohibited area 8 (in the figure, the periphery of the BGA package 1) is fixed around the BGA package 1 for repair when a failure occurs in the BGA package 1. Therefore, the chip capacitor 4 a that bypasses the power supply line 6 and the ground line 7 is mounted near the outer pole of the component mounting prohibited area 8.
[0018]
Similarly, in FIG. 2C, the chip capacitor 4a is mounted by solder 14 via the through hole 12 and the conductor pattern 13 on the side opposite to the surface on which the BGA package 1 is mounted on the motherboard 11.
[0019]
In the mounting method as shown in FIGS. 2B and 2C, the wiring distance 9 in FIG. 2B, the land 10 for connection to the BGA package 1, the inductance component due to the through hole 12 and the conductor pattern 13. The effect of the chip capacitor 4a for bypassing the power supply line 6 and the ground line 7 may be reduced due to the influence of the above. Therefore, by using the present invention shown in FIG. 2A, it is possible to mount the chip capacitor 4a that bypasses the power supply line 6 and the ground line 7 at a position closest to the BGA package 1, thereby reducing radiation noise. Also, the stabilization of the power supply / ground potential is effective in improving the quality of signal transmission. Furthermore, since the height of the chip capacitor 4a varies depending on the capacitance, it is possible to form an appropriate gap between the base substrate 2 and the motherboard 11.
[0020]
(Third embodiment)
FIG. 3 is a view showing a third embodiment of the ball grid array package according to the present invention.
FIG. 3A is a diagram showing a motherboard through which a ball grid array package according to the present invention is seen from above, and FIG. 3B is a view showing a conventional mounting method for explaining the ball grid array package according to the present invention. It is a figure showing a method.
[0021]
In FIG. 3, 4b is a chip resistor, 15 is a differential signal (+), 16 is a differential signal (-), and 17 is an impedance mismatch area.
First, in the conventional mounting method shown in FIG. 3B, components are mounted outside the component mounting prohibited area 8 as in the second embodiment described above. In particular, in differential signal transmission, the impedance matching between two signal wirings and the position and method of the terminating resistor become important. Therefore, the differential signal (+) 15 and the differential signal (-) 16 are often wired on the motherboard as two parallel wires.
[0022]
In FIG. 3B, when the BGA package 1 is on the passive side, termination is performed using a chip resistor 4b as a termination resistor. Here, in order to wire the terminals of the chip resistor 4 b, the differential signal (−) 16 is bent and wired on the motherboard 11. As a result, an impedance mismatching region 17 may be generated, and the waveform quality may be degraded. Therefore, according to the present invention shown in FIG. 3A, the wiring of the differential signal (+) 15 and the differential signal (-) 16 is achieved by mounting the chip resistor 4b between the solder balls 3. Can be wired to the connection land 10 of the BGA package 1 with the motherboard 11 without breaking the degree of parallelism as much as possible. Therefore, there is an effect that the signal waveform quality can be improved.
[0023]
A similar effect can be obtained by connecting the power supply terminal or the ground terminal with the chip resistor 4b as the terminating resistor in the case of single-ended signal transmission.
[0024]
In the above embodiment, the case of the bypass capacitor of the power supply and the ground and the terminating resistor in the differential signal and single-ended signal transmission when applied to the BGA package has been described. However, the present invention is not limited to this, and can be applied to a ball grid array package enclosed in a grid array type package such as a CSP package or a multi-chip module. Also, electronic components are not limited to chip capacitors and chip resistors, and similar effects can be obtained with chip inductors and the like. The pitch of the terminals of the ball grid array package and the size of the electronic components are not limited thereto. Various modifications can be made without departing from the spirit of the present invention. The diversification configuration examples and the accompanying effect examples are listed below.
[0025]
(Specific change example)
In the first modification, the solder portion may be configured as a solder ball. This structure simplifies component manufacturing, connection configuration, and the like, thus improving efficiency.
In the second modification, the two continuous solder balls may be configured such that one is attached to the power supply pad and the other is attached to the ground pad.
In the third modification, the two continuous solder balls may be respectively attached to the positive and negative pads of the differential transmission signal.
In the fourth modification, two continuous solder balls may be formed by attaching one to a single-ended transmission signal pad and the other to a power supply pad or a ground pad.
In the fifth modification, the electronic component may be configured using a chip capacitor.
In the sixth modification, the electronic component may be configured using a chip resistor.
[0026]
【The invention's effect】
Since the present invention is configured as described above, it has the following effects.
In a ball grid array package enclosed in a grid array type package, by mounting electronic components indispensable for circuit operation between solder balls, radiation is created while forming an appropriate gap between the base substrate and the motherboard. This has the effect of reducing noise and improving signal waveform quality.
[Brief description of the drawings]
FIG. 1 is a diagram showing a first embodiment of a ball grid array package according to the present invention.
FIG. 2 is a diagram showing a ball grid array package according to a second embodiment of the present invention.
FIG. 3 is a diagram showing a third embodiment of the ball grid array package according to the present invention.
FIG. 4 is a diagram showing a configuration example of a conventional ball grid array package.
[Explanation of symbols]
Reference Signs List 1 BGA package 2 Base substrate 3 Solder ball 4 Electronic component 4a Chip capacitor 4b Chip resistor 5 Spacer 6 Power line 7 Ground line 8 Component mounting prohibited area 9 Wiring distance 10 Land 11 Mother board 12 Through hole 13 Conductor pattern 14 Solder 15 Differential signal (+)
16 Differential signal (-)
17 Impedance mismatch area
