JP2006216631A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006216631A
JP2006216631A JP2005025867A JP2005025867A JP2006216631A JP 2006216631 A JP2006216631 A JP 2006216631A JP 2005025867 A JP2005025867 A JP 2005025867A JP 2005025867 A JP2005025867 A JP 2005025867A JP 2006216631 A JP2006216631 A JP 2006216631A
Authority
JP
Japan
Prior art keywords
brazing material
electronic component
chip
substrate body
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005025867A
Other languages
English (en)
Inventor
Kazuhiro Urashima
和浩 浦島
Tatsuharu Igawa
達晴 井川
Mitsuo Shiraishi
光雄 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2005025867A priority Critical patent/JP2006216631A/ja
Publication of JP2006216631A publication Critical patent/JP2006216631A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】基板本体の表面にバンプが形成され且つ裏面に前記バンプと融点が近接するロウ材を介して導体ピンなどが取り付けられた配線基板であって、上記バンプを加熱しても、導体ピンの倒れなどを防止できる配線基板およびその製造方法を提供する。
【解決手段】表面3および裏面4を有し且つガラス−セラミックなどの絶縁材からなる基板本体2と、かかる基板本体2の表面3に形成され且つ表面3上に実装すべきICチップ(電子部品)Cと導通する複数のバンプ6と、基板本体2の裏面4にロウ材9を介して形成される複数の導体ピンPと、を備え、当該導体ピンPのネールヘッド部12を包囲する上記ロウ材9の周囲に、上記バンプ6およびロウ材9の融点では軟化しない樹脂層10が形成されている、配線基板1。
【選択図】 図1

Description

本発明は、基板本体の表面にバンプが形成され且つ裏面に前記バンプと融点が近接するロウ材を介して導体ピンやチップ状電子部品などが取り付けられた配線基板およびその製造方法に関する。
樹脂からなる絶縁基体の下面に半田を介してリードピンを立設し、前記絶縁基体の上面に上記半田の融点よりも低い融点の半田バンプを形成しておくと共に、かかる上面に半導体素子を実装する際に、半田バンプの融点以上で且つ上記半田の融点以下の温度に加熱して、上記リードピンのズレや倒れを予防可能とするピン付き配線基板が提案されている(例えば、特許文献1参照)。
特開2002−353394号公報(第1〜7頁、図1,3)
しかし、前記ピン付き配線基板では、前記半田の融点と前記半田バンプの融点との差が例えば30℃以下になると、前記絶縁基体の上面に半導体素子を実装する際に、前記条件では半田が軟化してリードピンのズレを生じ易くなる。また、上記温度差が20℃以下になると、上記リードピンの倒れを生じ易くなる、という問題があった。
本発明は、前述した背景技術における問題点を解決し、基板本体の表面にバンプが形成され且つ裏面に上記バンプと融点が近接するロウ材を介して導体ピンやチップ状電子部品などが取り付けられた配線基板であって、上記バンプを加熱しても、導体ピンの倒れなどを防止できる配線基板およびその製造方法を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、基板本体の表面にバンプが形成され且つ裏面に上記バンプと融点が近接するロウ材を介して導体ピンやチップ状電子部品などが取り付けられた配線基板において、裏面に取り付けられる導体ピンなどのロウ付け部付近を覆うように所定の軟化温度の樹脂層を当該裏面に形成する、ことに着想して成されたものである。
即ち、本発明の配線基板は(請求項1)は、表面および裏面を有し且つ絶縁材からなる基板本体と、かかる基板本体の表面に形成され且つかかる表面上に実装すべき電子部品またはチップ状電子部品と導通するためのバンプと、上記基板本体の裏面にロウ材を介して形成される導体ピン、別のチップ状電子部品、および放熱板のうちの少なくとも1つと、を備え、上記導体ピンのネールヘッド部を包囲する上記ロウ材の周囲、あるいは、別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、上記バンプおよびロウ材の融点では軟化しない樹脂層が形成されている、ことを特徴とする。
これによれば、前記配線基板の裏面において、前記導体ピンのネールヘッド部を包囲するロウ材、前記別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、前記バンプおよびロウ材の融点では軟化しない樹脂層が形成されている。このため、前記配線基板の表面上方に電子部品またはチップ状電子部品を実装する際、上記バンプをその融点または当該融点よりも例えば20℃高い温度に加熱(リフロー)しても、上記樹脂層は、ロウ材を外側から押さえ且つ上記導体ピンのピン本体の周面や、別のチップ状電子部品または放熱板の側面を保持している。従って、上記加熱時に裏面側のロウ材が軟化しても、導体ピンのズレや倒れ、別のチップ状電子部品のチップ立ち、および放熱板の浮き上がりや傾きを確実に防止でき、設計通りの導通、電気的特性、あるいは放熱特性を発揮せしめることが可能となる。
尚、前記基板本体を形成する絶縁材は、例えばアルミナを主成分とするセラミック、低温焼成セラミックであるガラス−セラミック、あるいエポキシ系を初めとする各種の樹脂である。また、前記電子部品には、ICチップ、半導体素子、あるいはチップ状電子部品であるチップコンデンサなどが含まれる。更に、前記チップ状電子部品と別のチップ状電子部品とは、実装する位置が異なることを示す相対的な呼称であり、これらには、例えばチップコンデンサ、チップインダクタなどが含まれる。加えて、前記放熱板には、例えばAl、Cuやこれらの何れかの合金などの平板や、当該平板における一方の表面に複数の凸条(フィン)や突起群などを一体に突設した押出形材などが含まれる。
また、前記バンプやロウ材は、例えば融点が約200℃〜240℃の低融点合金であり、例えばSn−3.5wt%Ag(融点約221℃)やSn−5wt%Sb(融点約240℃)などが含まれる。更に、前記樹脂層を形成する樹脂は、例えばエポキシ系樹脂で且つ軟化温度が上記バンプやロウ材の融点よりも少なくとも30℃以上、望ましくは50℃以上高いものが適用される。
付言すれば、本発明には、前記樹脂層は、前記基板本体の裏面全体にわたって形成されている、配線基板も含まれる。これによる場合、前記導体ピンや別のチップ状電子部品などをロウ付けしたロウ材を、それらの外側面から樹脂層で押さえると共に、後述するように当該樹脂層を形成する工程を容易にすることが可能となる。尚、樹脂層は、導体ピンなどの周囲がやや盛り上がった形態のほか、基板本体の裏面でほぼ均一な厚みとなる形態が含まれる。
また、本発明には、前記基板本体の表面に形成されるバンプの融点と、かかる基板本体の裏面で用いる前記ロウ材の融点との差は、30℃以下である、配線基板も含まれる。これによる場合、基板本体の表面上方に実装する電子部品などと基板本体の裏面に取り付ける導体ピンなどとに対し、それぞれに最適で且つ融点がほぼ同一または互いに近接するバンプやロウ材を選定することが可能となる。
更に、本発明には、前記導体ピン、別のチップ状電子部品、または放熱板と前記ロウ材を介して導通し且つ前記基板本体の裏面に予め形成されるパッドの周囲には、当該パッドの側面および表面の周縁を覆う裏面絶縁層が形成されている、配線基板も含まれる。これによる場合、上記パッドの浮き上がりや位置ズレを防止することが可能となる。尚、基板本体がガラス−セラミックからなる場合、上記裏面絶縁層には、同じかまたは同種のガラス−セラミックが適用される。
一方、本発明の配線基板の製造方法は(請求項2)は、絶縁材からなる基板本体の表面に、当該表面上に実装すべき電子部品またはチップ状電子部品と導通するためのバンプを形成する工程と、上記基板本体の裏面にロウ材を介して導体ピン、別のチップ状電子部品、および放熱板のうちの少なくとも1つを取り付ける工程と、上記導体ピンにおけるネールヘッド部を包囲する上記ロウ材の周囲、あるいは、上記別のチップ状電子部品または放熱板をロウ付けした上記ロウ材の周囲に、上記ロウ材の融点よりも軟化温度の高い樹脂からなる樹脂フィルムまたは液状樹脂を配置する工程と、かかる樹脂フィルムまたは液状樹脂を加熱して硬化することで、導体ピンのネールヘッド部を包囲する上記ロウ材の周囲、あるいは別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、樹脂層を形成する工程と、を含む、ことを特徴とする。
これによれば、前記基板本体の表面にバンプを形成した配線基板の裏面において、前記導体ピンのネールヘッド部を包囲するロウ材、前記別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、前記バンプおよびロウ材の融点では軟化しない樹脂層を確実に形成することができる。このため、追って基板本体の表面上方に前記バンプを加熱(リフロー)して電子部品などを実装する際に、導体ピンの倒れなどを確実に防止できる配線基板を安定して提供することが可能となる。
尚、樹脂フィルムを用いる場合は、かかるフィルムを導体ピンのピン本体の先端、別のチップ状電子部品や放熱板の上に載置し、治具で当該フイルムを基板本体の裏面寄りに押し込むことで、導体ピンのピン本体や上記電子部品などを貫通させた後、加熱・硬化させる。一方、液状樹脂を用いる場合は、導体ピンのピン本体や別のチップ状電子部品をそれらの中間高さまで貫通させる治具、または放熱板との間に所定の隙間を形成する治具を配置し、かかる治具と基板本体の裏面との間に、液状樹脂を毛細管現象を利用してほぼ均一な厚みで浸透させる。
付言すれば、本発明には、前記バンプの融点とロウ材の融点との差が30℃以下であり、且つ当該バンプおよびロウ材のうち融点の高いものに対し、当該融点よりも軟化温度が30℃以上高い樹脂フィルムまたは液状樹脂を用いる、配線基板の製造方法も含まれる。これによる場合、基板本体の表面上に前記バンプを加熱(リフロー)して電子部品を実装する際に、導体ピンの倒れなどを確実に防止できる配線基板を確実に提供する、ことが可能となる。
以下において、本発明を実施するための最良の形態について説明する。
図1は、本発明における一形態の配線基板1を示す側面図、図2は、図1中の一点鎖線部分Xを拡大した部分断面図である。
配線基板1は、図1,図2に示すように、表面3および裏面4を有し且つガラス−セラミック(絶縁材)からなる基板本体2と、基板本体2の表面3に形成され且つ当該表面3上に実装すべきICチップ(電子部品)Cと導通するためのバンプ6と、基板本体2の裏面4にロウ材9を介して形成される導体ピンPと、を備えている。
上記導体ピンPは、例えばFe−42wt%Ni(以下、42アロイと称する)またはCu−2.3wt%Fe−0.03wt%P(以下、194合金と称する)からなり、ほぼ円盤状で直径約0.7mm×厚み約0.2mmのネールヘッド部12と、棒状で直径約0.3mm×長さ約1〜3mmのピン本体13とを有する。かかるピン本体13は、図示しないインターポーザやマザーボードなどのプリント基板との導通に活用される。
図1に示すように、基板本体2の表面3には、図示しない基板本体2内部の配線層と導通する複数のパッド5が形成され、これらの上にほぼ球形状にしてバンプ6が個別に形成されている。かかるバンプ6は、例えばSn−3.5wt%Ag(融点約221℃)からなる。尚、パッド5、基板本体2内部の配線層、およびビア導体(図示せず)は、Cuからなる。
また、図2に示すように、基板本体2の裏面4側には、基板本体2内部の配線層と導通する複数のパッド(電極)7が形成され、かかるパッド7の側面および表面の周縁を覆う(オーバーコート)ように裏面絶縁層(絶縁層)8が形成されている。尚、裏面絶縁層8も、前記と同じかまたは同種のガラス−セラミックからなる。また、上記パッド7は、Cuからなる。
図2に示すように、バッド7が露出する裏面絶縁層8の貫通孔8aには、導体ピンPのネールヘッド部12の頂部側が挿入されると共に、当該ネールヘッド部12を包囲し且つ貫通孔8a内およびピン本体13の基部に沿うようにして、ロウ材9が形成されている。
ロウ材9は、Pbを含まない所謂鉛フリーの低融点合金である例えばSn−5wt%Sb(融点約240℃)からなり、導体ピンPを裏面4に対してピン本体13が直角になるようにしてパッド7にロウ付けしている。尚、ロウ材9の融点は、前記バンプ6の融点よりも約20℃高い程度で、互いに近接している。
図1,図2に示すように、配線基板1の裏面4(裏面絶縁層8の表面)上および各ロウ材9の外側には、厚みが約130μmの樹脂層10が形成され、且つ各導体ピンPのピン本体13におけるネールヘッド部12寄りの中間位置を、外側から包囲している。かかる樹脂層10は、エポキシ系樹脂(例えば、新日鐵化学(株)製、製品番号:NEX−130C)からなり、その軟化温度は300℃超である。かかる軟化温度は、前記ロウ材9の融点よりも少なくとも60℃高い。
以上のような配線基板1では、図2に示すように、基板本体2の裏面4側にロウ材9を介してロウ付けされた複数の導体ピンPは、それぞれロウ材9の外側面を押さえる樹脂層10により、ピン本体13の中間を包囲されている。
かかる配線基板1の表面3側にICチップCの実装するため、図1に示すように、基板本体2の表面3の各パッド5上に形成された各バンプ6上にICチップ(電子部品)Cを配置し且つ各バンプ6と当該ICチップCの底面に位置する図示しない電極とを接触させる。かかる状態で、バンプ6の融点である約221℃よりも約20℃高い温度帯に加熱するリフローを約1〜2分間行う。
この結果、各バンプ6は、表層が溶解するため、ICチップCの各電極と個別にロウ付けされ、当該ICチップCを基板本体2の表面3の上方に実装できる。前記リフロー時において、各ロウ材9は、ほぼその融点付近の温度に加熱されるが、前記樹脂層10により外側面を押さえられ、且つ導体ピンPピンの本体13もその中間で樹脂層10に包囲されているため、かかる導体ピンPが傾いて倒れたり、ズレたりする事態は、皆無となる。
従って、配線基板1によれば、裏面4側の導体ピンPを所定の姿勢に保持しつつ、ICチップCを表面3側に容易且つ確実に実装することができる。
尚、基板本体2の表面3側には、ICチップ(電子部品)Cに替えて、例えばチップ状のトランジスタのようなチップ状電子部品を実装しても良い。
ここで、前記配線基板1の製造方法について説明する。
予め、複数枚のグリーンシートを用意する。かかるグリーンシートは、ガラス−セラミックからなり、表面および裏面の少なくとも一方に所定パターンのCuメタライズが形成されている。上記ガラス−セラミックは、ガラス粉末、フィラであるセラミック粉末、有機バインダ、可塑剤、および有機溶剤などを混合したものである。上記ガラス粉末のガラス成分には、例えばSiO−B−Al系、PB系ガラス、あるいはBi系ガラスなどが含まれる。また、前記セラミック粉末には、例えばAl−SiO−ZrOとアルカリ希土類金属酸化物との複合酸化物、TiOとアルカリ希土類金属酸化物との複合酸化物、スピネル、ムライト・コージェライトなど、が含まれる。
上記ガラス粉末とセラミック粉末とを、所定の割合で混合した後、有機バインダ、所要量の可塑剤、溶剤(有機溶剤または水)を加えてスラリとし、かかるスラリをドクターブレード法、圧延法、カレンダロール法、金型プレス法などにより、厚さ数100μmのシート状に成形してグリーンシートを得る。
次に、得られたガラス−セラミックからなる複数枚のグリ−ンシートの表面および裏面の少なくとも一方に、Cu粉末、有機バインダ、および可塑剤などを含む導電性ペーストをスクリーン印刷などにより、所定パターンで印刷・形成して厚み約15μmのCuメタライズを形成する。かかるCuメタライズは、追ってパッド、内部の配線層、あるいは電極となる。また、予め、各グリ−ンシートの表面と裏面との間を貫通する内径が約150μmのビアホールにも上記導電性ペーストを充填して、Cuメタライズのビア導体を形成する。
尚、上記グリ−ンシートは、複数の製品部分を含む大版のものでも良い。
次いで、複数枚のガラス−セラミックからなるグリ−ンシートを積層して、グリ−ンシート積層体を形成する。かかるグリ−ンシート積層体を連続焼成炉に挿入し、約800℃〜1000℃で焼成すると、前記基板本体2が得られる。
かかる基板本体2の表面3には、複数の前記パッド5が形成され、且つ基板本体2の裏面4を形成する裏面絶縁層8には、図3に示すように、複数のパッド7の表面が周縁を除いて露出するように、例えばマスキングにより貫通孔8aが個別に貫通している。
更に、図3に示すように、各パッド7の上方で貫通孔8a内に42アロイからなる導体ピンPのネールヘッド部12の頂部側が挿入するように、図示しない治具により各導体ピンPを保持する。尚、ネールヘッド部12の頂面上または貫通孔8a内には、ほぼ半球形または円盤形状のロウ材9が、予め付着または挿入されている。また、導体ピンPには、194合金からなるものを用いても良い。
かかる状態で、Sn−5wt%Sbからなるロウ材9の融点(約240℃)よりも約20℃高い約260℃の温度域に数分間加熱する。その結果、ロウ材9は、溶融した後に再度凝固し、図3に示すように、貫通孔8a内を含み且つ導体ピンPのネールヘッド部12およびピン本体13の基部を包囲するように、ほぼ円錐形となって、各導体ピンPをロウ付けして立設する。
次に、図4に示すように、複数の導体ピンPにおけるピン本体13の先端上にまたがって、エポキシ系樹脂からなり厚みが約130μmの樹脂フィルムFを載置した後、その上方に各ピン本体13が貫通可能な複数の貫通孔hを有する押さえ治具Gを配置する。かかる押さえ治具Gは、カーボンからなり、各貫通孔hと各ピン本体13とは、芯合わせされている。尚、樹脂フィルムFを形成するエポキシ系樹脂は、一旦硬化した後の軟化温度が300℃超である。
次いで、図5中の矢印で示すように、押さえ治具Gを樹脂フィルムFと共に、基板本体2の裏面4寄りに押し込む。この際、樹脂フィルムFには、複数の導体ピンPのピン本体13が貫通し、複数の貫通孔hが形成される。尚、予め樹脂フィルムFを打ち抜き加工して、複数の貫通孔hを開設したおいても良い。
図6に示すように、樹脂フィルムFを、その表面が各ロウ材9の頂部に接する位置まで押し込んだ後、押さえ治具Gを持ち上げ、各ピン本体13から抜き出して除去する。
更に、図6に示す状態で、約155℃×約60分間の加熱を行って、樹脂フィルムFを硬化させる。その結果、一旦軟化した樹脂フィルムFは、その後で硬化するため、図7に示すように、配線基板2の裏面4および各ロウ材9の形状に倣った断面形状の樹脂層10が形成される。かかる樹脂層10は、各ロウ材9の外側面を押さえつつ覆う傾斜部11を有すると共に、各導体ピンPのピン本体13の中間を傾斜部11で包囲している。これにより、図8に示すように、複数の傾斜部11を含む外観を呈する樹脂層10が基板本体2の裏面4側に形成される。
そして、前記図1で示したように、基板本体2の表面3に位置する複数のパッド5の上に、Sn−3.5wt%Agからなるバンプ6をほぼ球形状に形成することにより、前記配線基板1を得ることができる。
図9および図10は、異なる形態の製造方法の工程を示す。
前記と同様にして、表面3に複数のパッド5を有し、裏面4に開口する貫通孔8aの底面にパッド7の表面が露出する基板本体2を形成した後、図9に示すように、ロウ材9により複数の導体ピンPを裏面4側に立設する。
次に、図10に示すように、複数の貫通孔hに各導体ピンPのピン本体13を貫通させて、かかる貫通孔hを有する間隔保持用の治具gを、各ロウ材9の頂部に接触しない位置で且つ基板本体2の裏面4から所定の間隔を置いて配置する。かかる治具gは、カーボンの平板に孔明け加工したものであり、基板本体2の裏面4に対向する表面には、予め離型剤(図示せず)が塗布されている。
かかる状態で、図10中の左右の矢印で示すように、液状樹脂Lを、治具gと基板本体2の裏面4との隙間に毛細管現象を利用して浸透させた後、前記同様に加熱して硬化させる。かかる液状樹脂Lも、エポキシ系樹脂を主成分とし、一旦硬化した後の軟化温度が300℃超である。
液状樹脂Lが硬化した後に治具gを除去すると、図11に示すように、配線基板2の裏面4に沿ってほぼ平坦な表面で厚みが均一な樹脂層10が形成される。かかる樹脂層10は、各ロウ材9の外側面を押さえると共に、各ピン本体13をロウ材9の直上の位置で包囲している。
そして、基板本体2の表面3に位置する複数のパッド5上に、前記同様にしてバンプ6を個別に形成する。
この結果、図11の断面図および図12の外観図で示されるように、基板本体2の裏面4側に平坦な樹脂層10と、これを貫通して立設する複数の導体ピンPとを有し、且つ基板本体2の表面3に前記同様のバンプ6が形成された配線基板1aが得られる。かかる配線基板1aも、前記配線基板1と同様の効果を有する。
図13は、異なる形態の配線基板1bを示す側面図、図14は、図13中の一点鎖線部分Yを拡大して示す部分断面図である。
配線基板1bは、図13,図14に示すように、前記同様の基板本体2、その表面3に設けた複数のパッド5上に個別に形成したバンプ6、基板本体2の裏面4に設けた複数のパッド7、隣接する一対のパッド7,7にロウ材9を介してロウ付けされた2個のチップコンデンサ(別のチップ状電子部品)14、およびかかるコンデンサ14を包囲して裏面4に形成された樹脂層10を備えている。
チップコンデンサ14は、図14に示すように、コンデンサ本体15とその両端に設けた一対の電極16とからなり、かかる一対の電極16は、互いに異極である一対のパッド7,7上にロウ材9を介してロウ付けされている。
樹脂層10は、前記樹脂フィルムFからなり、平面視でチップコンデンサ14の外形に倣った貫通孔を予め開設されたものを、前記図4〜図7で示した方法と同様にして、前記治具Gを用いて基板本体2の裏面4寄りに押し込んだ後、前記同様に加熱および硬化して形成したものである。このため、図14に示すように、硬化後の樹脂層10は、パッド7およびロウ材9に沿った円弧部11aや、コンデンサ本体15の側面などに倣って盛り上がった円弧部などを表面に有すると共に、コンデンサ本体15と基板本体2の裏面4との間に進入した充填部10aを有している。
尚、図13に示すように、基板本体2の表面3の上方には、追ってICチップ(電子部品)Cが複数のバンプ6を介し且つこれを加熱(リフロー)して実装される。かかるICチップCに替えて、チップ状電子部品を実装しても良い。
図15は、前記配線基板1bの変形形態である配線基板1cを示す図14と同様な断面図である。かかる配線基板1cは、前記図10で示したと同様な方法により製造される。即ち、前記液状樹脂Lを、前記治具gと基板本体2の裏面4との隙間に毛細管現象を利用して浸透させた後、前記同様に加熱して硬化させることで、図15に示すように、チップコンデンサ14やロウ材9などを包囲しつつ基板本体2の裏面4に平坦な表面の樹脂層10を形成したものである。かかる配線基板1cの基板本体2の表面3側にも、追ってICチップCまたはチップ状電子部品が実装される。
以上のような配線基板1b,1cでは、基板本体2の表面3側にICチップCまたはチップ状電子部品を実装時に、各バンプ6を加熱(リフロー)する。この際、基板本体2の裏面4側に各チップコンデンサ14をロウ付けしたロウ材9は、樹脂層10により外側面を押されているため、表層付近が融点付近に加熱されても、当初の形状を保ち各チップコンデンサ14を保持する。しかも、チップコンデンサ14は、コンデンサ本体15および一対の電極16の側面で樹脂層10に包囲されているため、上記加熱時にチップ立ちを生じない。
従って、配線基板1b,1cによれば、基板本体2の裏面4側に取り付けたチップコンデンサ14と、基板本体2の表面3の上方に実装するICチップCまたはチップ状電子部品とを、確実に活用することが可能となる。
本発明は、以上において説明した各形態に限定されるものではない。
本発明には、前記基板本体2の裏面4側に、例えばAlまたはCu、これらの何れかの合金などからなる平板、あるいは当該平板における一方の表面に複数の凸条(フィン)や突起群などを一体に突設した押出形材などからなる放熱板を、前記ロウ材9を介してロウ付けした配線基板も含まれる。
また、前記基板本体を形成する絶縁材のうち、樹脂には、ビスマレイミドトリアジン(BT)樹脂、ポリイミド樹脂などとしても良く、セラミックには、ムライトや窒化アルミニウムとしても良い。
更に、前記チップ状電子部品には、チップ状のフィルタや抵抗などの受動部品、トランジスタ、メモリ、ローノイズアンプ(LNA)などの能動部品、あるいは、SAWフィルタ、LCフィルタ、カプラ、ダイプレクサ、アンテナスイッチモジュールなどを用いても良い。
本発明における一形態の配線基板を示す側面図。 図1中の一点鎖線部分Xを拡大した部分断面図。 上記配線基板の製造方法の一工程を示す概略図。 図3に続く工程を示す概略図。 図4に続く工程を示す概略図。 図5に続く工程を示す概略図。 図6に続く工程を示す概略図。 図7の工程直後を示す部分外観図。 異なる製造方法の一工程を示す概略図。 図9に続く工程を示す概略図。 図10に続く工程を示す概略図。 図11の工程直後および変形形態の配線基板を示す部分外観図。 異なる形態の配線基板を示す側面図。 図13中の一点鎖線部分Yを拡大した部分断面図。 上記配線基板の変形形態を示す部分断面図。
符号の説明
1,1a〜1c…配線基板
2…………………基板本体
3…………………表面
4…………………裏面
6…………………バンプ
9…………………ロウ材
10………………樹脂層
12………………ネールヘッド部
14………………チップコンデンサ(別のチップ状電子部品)
C…………………ICチップ(電子部品)
P…………………導体ピン
F…………………樹脂フィルム
L…………………液状樹脂

Claims (2)

  1. 表面および裏面を有し且つ絶縁材からなる基板本体と、
    上記基板本体の表面に形成され且つかかる表面上に実装すべき電子部品またはチップ状電子部品と導通するためのバンプと、
    上記基板本体の裏面にロウ材を介して形成される導体ピン、別のチップ状電子部品、および放熱板のうちの少なくとも1つと、を備え、
    上記導体ピンのネールヘッド部を包囲する上記ロウ材の周囲、あるいは、別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、上記バンプおよびロウ材の融点では軟化しない樹脂層が形成されている、
    ことを特徴とする配線基板。
  2. 絶縁材からなる基板本体の表面に、当該表面上に実装すべき電子部品またはチップ状電子部品と導通するためのバンプを形成する工程と、
    上記基板本体の裏面にロウ材を介して導体ピン、別のチップ状電子部品、および放熱板のうちの少なくとも1つを取り付ける工程と、
    上記導体ピンにおけるネールヘッド部を包囲する上記ロウ材の周囲、あるいは、上記別のチップ状電子部品または放熱板をロウ付けした上記ロウ材の周囲に、上記ロウ材の融点よりも軟化温度の高い樹脂からなる樹脂フィルムまたは液状樹脂を配置する工程と、
    上記樹脂フィルムまたは液状樹脂を加熱して硬化することで、導体ピンのネールヘッド部を包囲する上記ロウ材の周囲、あるいは別のチップ状電子部品または放熱板をロウ付けする上記ロウ材の周囲に、樹脂層を形成する工程と、を含む、
    ことを特徴とする配線基板の製造方法。
JP2005025867A 2005-02-02 2005-02-02 配線基板およびその製造方法 Withdrawn JP2006216631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005025867A JP2006216631A (ja) 2005-02-02 2005-02-02 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005025867A JP2006216631A (ja) 2005-02-02 2005-02-02 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006216631A true JP2006216631A (ja) 2006-08-17

Family

ID=36979608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005025867A Withdrawn JP2006216631A (ja) 2005-02-02 2005-02-02 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006216631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103520A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010080457A (ja) * 2008-08-26 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法と半導体装置及びその製造方法
WO2015141802A1 (ja) * 2014-03-20 2015-09-24 オリンパス株式会社 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103520A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 半導体装置およびその製造方法
JP2010080457A (ja) * 2008-08-26 2010-04-08 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法と半導体装置及びその製造方法
WO2015141802A1 (ja) * 2014-03-20 2015-09-24 オリンパス株式会社 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置
CN106104791A (zh) * 2014-03-20 2016-11-09 奥林巴斯株式会社 安装构造体的制造方法、安装用夹具、安装构造体的制造装置、摄像装置以及内窥镜装置
JPWO2015141802A1 (ja) * 2014-03-20 2017-04-13 オリンパス株式会社 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置
US10426324B2 (en) 2014-03-20 2019-10-01 Olympus Corporation Imaging apparatus including an image sensor chip mount assembly

Similar Documents

Publication Publication Date Title
JP3116273B2 (ja) 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP3038644B2 (ja) 中継基板、その製造方法、中継基板付き基板、基板と中継基板と取付基板とからなる構造体、その製造方法およびその構造体の分解方法
US7358445B1 (en) Circuit substrate and apparatus including the circuit substrate
US20070007323A1 (en) Standoff structures for surface mount components
JP2007214162A (ja) 配線基板およびその製造方法
JP3145331B2 (ja) 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
JP5535451B2 (ja) セラミック配線基板およびその製造方法
JP2006216631A (ja) 配線基板およびその製造方法
JP2001210749A (ja) バンプ電極付き配線基板およびその製造方法
JP2006128229A (ja) 複合多層基板
JP2006237573A (ja) 回路装置の製造方法
US8232481B2 (en) Wiring board with columnar conductor and method of making same
JP4571853B2 (ja) 配線基板
JP3754809B2 (ja) 中継基板およびその製造方法
JP3823881B2 (ja) 回路基板間の接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP4404063B2 (ja) 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
JP3756300B2 (ja) 中継基板およびその製造方法
JP2004056082A (ja) 配線基板およびその製造方法
JP4802679B2 (ja) 電子回路基板の実装方法
JP3745514B2 (ja) 中継基板
JP5067107B2 (ja) 回路基板および半導体装置
JP2007234662A (ja) 複数個取り配線基板
JP2741611B2 (ja) フリップチップボンディング用基板
JP4381657B2 (ja) 回路基板および電子部品実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513