JP2004056082A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004056082A JP2004056082A JP2003053107A JP2003053107A JP2004056082A JP 2004056082 A JP2004056082 A JP 2004056082A JP 2003053107 A JP2003053107 A JP 2003053107A JP 2003053107 A JP2003053107 A JP 2003053107A JP 2004056082 A JP2004056082 A JP 2004056082A
- Authority
- JP
- Japan
- Prior art keywords
- brazing material
- material layer
- wiring board
- cavity
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱板の表面に基板本体がロウ付けされ且つ当該基板本体の内側に位置するキャビティの底面が平坦となり、電子部品を放熱板に確実に搭載できる配線基板およびその製造方法を提供する。
【解決手段】表面３および裏面４を有する放熱板２と、かかる放熱板２の表面３に均一な厚みで形成したロウ材層２５と、かかるロウ材層２５の表面上に固着され且つ内側に上記ロウ材層２５が露出するキャビティ１０を有する基板本体６と、を備え、上記基板本体６は、複数の絶縁層８とこれらの間に形成される配線層１２，１４とを含む、配線基板１。
【選択図】 図１
【解決手段】表面３および裏面４を有する放熱板２と、かかる放熱板２の表面３に均一な厚みで形成したロウ材層２５と、かかるロウ材層２５の表面上に固着され且つ内側に上記ロウ材層２５が露出するキャビティ１０を有する基板本体６と、を備え、上記基板本体６は、複数の絶縁層８とこれらの間に形成される配線層１２，１４とを含む、配線基板１。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、放熱用の放熱板（ヒート・シンク）を固着した配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
放熱用の放熱板を有する従来の配線基板には、以下の形態のものがあった。
図５（Ａ）に示す配線基板３０は、平面視が矩形のキャビティ３９を内側に有し且つ図示しない配線層を内蔵する（あるいは内蔵しない）平面視が矩形枠状のセラミックからなる基板本体３６と、表面３３および裏面３４を有し且つかかる基板本体３６を銀ロウ４２を介してロウ付けした放熱板３２と、を含んでいる。
かかる放熱板３２の表面３３に、上記基板本体３６をロウ付けする際に銀ロウ４２を用いるが、この銀ロウ４２の量が過多になると、図５（Ａ）に示すように、かかる銀ロウ４２の一部４３がキャビティ３９側に流れ出し、ＩＣチップ４０などの電子部品を水平に搭載できなくなる。
一方、銀ロウ４２の量が過少になると、放熱板３２と基板本体３６との間における当該銀ロウ４２中に巣（ホール）が生じるため、接合強度が低下し且つ放熱性を阻害してしまう、という問題があった。
【０００３】
銀ロウ４２の不用意な流出を避けるため、図５（Ｂ）に示すように、放熱板３２の表面３３に、内外一対の突条（ペデスタル）３５，３５を突設し、これらの間に銀ロウ４２を充填して、基板本体３６をロウ付けする配線基板３０ａも提案されている。これによれば、キャビティ３９内における放熱板３２の表面３３上にロウ材４５を介して、ＩＣチップ４０を水平に搭載することができる。
更に、図５（Ｃ）に示すように、放熱板３２の表面３３側にＮｉメッキのメッキ膜４４を被覆し、その上に銀ロウ４２を充填して、基板本体３６をロウ付けする配線基板３０ｂも提案されている。これによっても、キャビティ３９内にＩＣチップ４０をロウ材４５を介して水平に搭載することができる。
【０００４】
【発明が解決すべき課題】
しかし、上記突条３５を突設したり、Ｎｉメッキのメッキ膜４４を被覆すると、得られる配線基板３０ａ，３０ｂがコスト高になる、という問題があった。
本発明は、以上に説明した従来の技術における問題点を解決し、放熱板の表面に基板本体がロウ付けされ且つ当該基板本体の内側に位置するキャビティの底面が平坦となり、電子部品を放熱板に確実に搭載できる配線基板およびその製造方法を提供する、ことを課題とする。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するため、放熱板に基板本体をロウ付けするためのロウ材を当該基板本体内側のキャビティ内にも均一な厚みで形成する、ことに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、表面および裏面を有する放熱板と、かかる放熱板の表面にほぼ均一な厚みで形成したロウ材層と、かかるロウ材層の表面上に固着され且つ内側に上記ロウ材層が露出するキャビティを有する基板本体と、を備え、上記基板本体は、少なくとも絶縁層とその表面に形成される配線層とを含む、ことを特徴とする。
あるいは、表面および裏面を有する放熱板と、かかる放熱板の表面にほぼ均一な厚みで形成したロウ材層と、かかるロウ材層の上に固着され且つ内側に上記ロウ材層が露出するキャビティを有する基板本体と、を備え、前記基板本体は、複数の絶縁層とこれらの間に形成される配線層とを含む、配線基板としても良い。
【０００６】
これらによれば、放熱板の表面にロウ材層がほぼ均一な厚みで形成されているため、かかるロウ材層の周辺にロウ付けした基板本体のキャビティ内の底面にも、当該ロウ材層の平坦な表面が露出する。これにより、キャビティ内にＩＣチップなどの電子部品を水平にして搭載することが確実に行える。従って、上記基板本体の表面に設けたパッドと搭載したＩＣチップなどの表面に設けたパッドとを、ワイヤなどを介して正確に導通することができる。しかも、上記基板本体は、その裏面全体でロウ材層を介して放熱板と接続するため、当該基板本体の動作に伴って発生する熱を確実に放熱板に伝達し、外部に放熱することができる。
【０００７】
尚、前記基板本体は、単一層の絶縁層とその表面に形成された配線層とからなる形態や、複数の絶縁層とこれらの間に形成される配線層とを含む形態を含み、例えば、セラミックなどからなる複数の絶縁層と、これらの間に形成した配線層と、を備えたものであると共に、その動作に伴って高い発熱量を生じるものである。尚また、前記放熱板には、Ｍｏ（モリブデン）、Ｗ（タングステン）などの高融点金属や、Ｃｕ−Ｗ、Ｃｏ−Ｍｏなどの合金が適用される。
尚更に、前記ロウ材には、銀ロウ（Ａｇ−Ｃｕ−Ｚｎ，Ａｇ−Ｃｕ−Ｃｄ）、洋銀ロウ（Ａｇ−Ｚｎ−Ｎｉ）、黄銅ロウ、Ｍｎロウ（Ｃｕ−Ｍｎ，Ｃｕ−Ｚｎ−Ｍｎ）、金ロウ（Ａｕ−Ａｇ−Ｃｕ）、Ａｌロウ（Ａｌ−Ｓｉ−Ｃｕ）などが含まれる。
【０００８】
一方、本発明の配線基板の製造方法（請求項２）は、表面および裏面を有する放熱板のかかる表面にほぼ均一な厚みでロウ材層を形成する工程と、かかるロウ材層の表面上に、内側にキャビティを有し且つ少なくとも絶縁層とその表面に形成される配線層とを含む配線基板本体をロウ付けする工程と、を含む、ことを特徴とする。
あるいは、表面および裏面を有する放熱板のかかる表面にほぼ均一な厚みでロウ材層を形成する工程と、前記ロウ材層の上に、内側にキャビティを有し且つ複数の絶縁層とこれらの間に形成される配線層とを含む配線基板本体をロウ付けする工程と、を含む、配線基板の製造方法としても良い。
【０００９】
これらによれば、放熱板の表面にほぼ均一な厚みで形成したロウ材層の表面上に基板本体をロウ付けすることにより、かかる基板本体のキャビティ内の底面に上記ロウ材層の表面が平坦にして露出した配線基板を確実に製造することができる。これにより、上記キャビティ内にＩＣチップなどの電子部品を水平にして確実に搭載することが可能となる。
尚、放熱板の表面にほぼ均一な厚みでロウ材層を形成する工程には、例えば予めシート状に成形されたロウ材を放熱板の表面に載置する方法などが用いられる。また、上記配線基板本体をロウ付けする工程、または上記配線基板の製造後において、上記キャビティ内の底面に露出する上記ロウ材層を活用し、かかるロウ材層の表面上に搭載すべきＩＣチップなどの電子部品をロウ付けしても良い。即ち、本発明の製造方法は、電子部品を上記ロウ材層の表面上に搭載する工程を含んでも良い。
【００１０】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１（Ａ），（Ｂ）は、本発明の配線基板１を示す斜視図または断面図である。
かかる配線基板１は、図１（Ａ），（Ｂ）に示すように、平面視が長方形または正方形で所定の厚みを有する放熱板２と、かかる放熱板２の表面３上におけるほぼ中央にロウ材層２５を介してロウ付けされた基板本体６と、を備えている。
放熱板２は、例えばＣｕ−Ｗ合金からなり、表面３および裏面４を有し且つ厚みが約１ｍｍの金属板である。
【００１１】
また、基板本体６は、図１（Ａ），（Ｂ）に示すように、平面視が長方形または正方形を呈し、内側にほぼ相似形のキャビティ１０を有すると共に、例えばアルミナを主成分とするセラミックからなる複数の絶縁層８と、これらの間に形成された配線層１２，１４と、を含んでいる。
図１（Ｂ）に示すように、上記配線層１２，１４間は、ビア導体１８によって接続され、上層の配線層１４と基板本体６の表面９に形成されたパッド１６との間は、ビア導体１９によって接続されている。かかる基板本体６のキャビティ１０内の底面には、ロウ材層２５の平坦な表面が露出している。即ち、ロウ材層２５は、図１（Ａ），（Ｂ）に示すように、放熱板２の表面３上にほぼ均一な厚みで形成され、その周辺の表面上に上記基板本体６の裏面１１をロウ付けしている。
【００１２】
上記キャビティ１０内には、図１（Ａ），（Ｂ）に示すように、ＩＣチップ２０が挿入される。かかるＩＣチップ（電子部品）２０は、その本体２２の底面を図示しない低融点合金のハンダを介して上記ロウ材層２５に固着され、あるいは上記ロウ材層２５に直にロウ付けすることで、水平姿勢を保って実装（搭載）される。
図１（Ｂ）に示すように、ＩＣチップ２０の上面に形成されたパッド２４と、基板本体６の表面９の内周側に形成されたパッド１６との間には、ハンダ２７などにより両端を固着されたワイヤ２６が接続される。尚、ワイヤ２６は、公知の超音波を用いる接合法により接続しても良い。
また、基板本体６の表面９の外周側に形成されたパッド１６には、ハンダ２９などを介して接続され且つ外側に延びるリード２８の一端が固着される。尚、かかるリード２８がない形態としても良い。
【００１３】
以上のような配線基板１によれば、放熱板２の表面３にロウ材層２５がほぼ均一な厚みで形成されているため、かかるロウ材層２５の周辺にロウ付けした基板本体６のキャビティ１０内の底面にも、当該ロウ材層２５の平坦な表面が露出する。これにより、キャビティ１０内にＩＣチップ２０を確実に水平姿勢にして実装（搭載）できる。従って、基板本体６の表面９に設けたパッド１６と搭載したＩＣチップ２０の上面に設けたパッド２４とを、ワイヤ２６を介して正確に導通できるため、上記基板本体６およびＩＣチップ２０を誤動作なく活用できる。
また、上記基板本体６は、その裏面１１全体でロウ材層２５を介して放熱板２と接続するため、当該基板本体６の動作に伴って発生する熱を放熱板２に確実に伝達して、外部に放熱することができる。
【００１４】
以下において、前記配線基板１の製造方法を説明する。
図２（Ａ）は、アルミナを主成分とし且つ平面視が矩形を呈するグリーンシートＳの断面を示す。かかるグリーンシートＳは、アルミナの粉末に有機バインダなどを添加して混練したセラミックスラリを、平面上に塗布して乾燥したもので、焼成後の厚みが数１０μｍとなるように当初の厚みを予め設定されている。
上記グリーンシートＳを３枚用意し、図２（Ｂ）に示すように、このうちのグリーンシートＳ１，Ｓ２における所定の位置に、例えば炭酸ガスレーザを用いるレーザ加工またはパンチング加工などにより、ビアホールｈをそれぞれ穿孔する。
【００１５】
次に、図２（Ｃ）に示すように、グリーンシートＳ１，Ｓ２における各ビアホールｈ内に、Ｗ、Ｍｏ、Ａｇ、Ｐｄ、Ｎｉなどの金属またはＡｇ−Ｐｄなどの合金製の金属粉末を含み且つ所定の流動性を有する導電性ペースト（本実施形態ではＷ）を、図示しないメタルマスクおよびスキージを用いて充填し、ビア導体１８，１９を形成する。
次いで、グリーンシートＳ１〜Ｓ３の表面における所定の位置に、上記同様の導電性ペーストを、例えばスクリーン印刷によって所定のパターンにより塗布する。この結果、図２（Ｃ）に示すように、グリーンシートＳ１〜Ｓ３の表面には、複数のパッド１６および所定パターンの配線層１４，１２が個別に形成される。
【００１６】
引き続いて、図２（Ｄ）に示すように、上記グリーンシートＳ１〜Ｓ３を、厚み方向に沿って圧着しつつ積層する。この際、配線層１２，１４、パッド１６の相互間は、ビア導体１８，１９を介して接続される。
次に、積層された上記グリーンシートＳ１〜Ｓ３における内側を、プレスにより打ち抜き加工し、図２（Ｅ）に示すように、平面視で矩形のキャビティ１０を形成する。尚、上記打ち抜き加工は、グリーンシートＳ１〜Ｓ３の積層前に個別に行っても良い。
次いで、配線層１２，１４などを内蔵し且つキャビティ１０を形成した上記グリーンシートＳ１〜Ｓ３を、図示しない焼成炉内に挿入し、８００〜１４００℃の温度域で０．５〜６時間ほど加熱して焼成する。
【００１７】
その結果、図２（Ｅ）に示すように、グリーンシートＳ１〜Ｓ３は、焼成された主にアルミナからなる複数の絶縁層８ａ〜８ｃ、即ち一体の絶縁層８となり、配線層１２，１４などが焼成されることにより、基板本体６が得られる。
一方、図３（Ａ）に示すように、予め所定サイズにして用意された放熱板２の表面３上における中央寄りの位置に、平面視で長方形または正方形を呈する銀ロウなどからなるロウ材のシートを載置した後、これをかかるロウ材の融点以上の約８５０℃に加熱して流動化させることにより、ほぼ均一な厚みのロウ材層２５を形成する。尚、上記ロウ材には、シート状でない形状、例えばほぼ球形状やその他の形状のものを載置しても良い。
次に、表面が流動化したロウ材層２５の周辺部の表面上に、図３（Ｂ），（Ｃ）に示すように、前記基板本体６を配置し、その裏面１１をロウ付けする。
【００１８】
この結果、基板本体６は、その裏面１１の全面において凝固したロウ材層２５を介して放熱板２の表面３上に強固にロウ付けされる。また、かかる基板本体６のキャビティ１０内の底面には、かかるロウ材層２５の平坦な表面が露出する。これにより、図３（Ｃ）に示すように、配線基板１が得られる。
以上のような配線基板の製造方法によれば、放熱板２に強固にロウ付けされた基板本体６と、その内側に位置し底面が平坦な表面を有するキャビティ１０と、を有する配線基板１を確実に製造することができる。
【００１９】
尚、前記ＩＣチップ２０は、上記配線基板１のキャビティ１０内の底面に露出するロウ材層２５の平坦な表面上に、ハンダによるハンダ付けまたは別のロウ材を介してロウ付けして固着することで、当該キャビティ１０内に水平姿勢を保って搭載される。尚、上記ハンダには、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ｐｂ−Ｓｎ系などの低融点合金が用いられる。
あるいは、図３（Ｂ），（Ｃ）に示すように、ＩＣチップ２０を前記基板本体６と共に配置し、表面が流動化しているロウ材層２５の中央寄りの位置に、かかるＩＣチップ２０の本体２２の底面を、同時にロウ付けすることも可能である。これによれば、ロウ材層２５のみにより、基板本体６およびＩＣチップ２０の双方を、同じ工程で同時に放熱板２の表面３にロウ付けできるため、ＩＣチップ２０が搭載された配線基板１を少ない工程により製造することが可能となる。
【００２０】
図４（Ａ），（Ｂ）は、異なる形態の配線基板１ａの斜視図または断面図を示す。この配線基板１ａは、図４（Ａ），（Ｂ）に示すように、平面視がほぼ正方形で所定の厚みを有する前記同様の放熱板２と、かかる放熱板２の表面３上におけるほぼ中央にロウ材層２５を介してロウ付けされた基板本体６ａと、を備えている。
また、基板本体６ａは、図４（Ａ），（Ｂ）に示すように、平面視が長方形または正方形を呈し、内側にほぼ相似形のキャビティ１０を有すると共に、例えばアルミナを主成分とするセラミックからなる単一層の絶縁層７と、その表面９に形成された配線層１７と、を含んでいる。配線層１７は、図４（Ａ）に示すように、表面９の内外方向に沿って細長く且つ放射状のパターンで形成された複数の配線層（本実施形態ではＭｏ）からなる。
【００２１】
基板本体６ａのキャビティ１０内の底面には、ロウ材層２５の平坦な表面が露出している。即ち、ロウ材層２５は、図４（Ａ），（Ｂ）に示すように、放熱板２の表面３上にほぼ均一な厚みで形成され、その周辺で上記基板本体６ａの裏面１１をロウ付けしている。キャビティ１０内には、ＩＣチップ２０が挿入され且つロウ材層２５の表面上に前記同様にして水平姿勢で固着されている。
図４（Ｂ）に示すように、ＩＣチップ２０の上面に形成されたパッド２４と、基板本体６ａの表面９に形成された配線層１７の内端部との間には、ハンダ２７などにより両端を固着されたワイヤ２６が接続される。また、基板本体６の表面９に形成された配線層１７の外端部には、ハンダ２９などを介して接続され且つ外側に延びるリード２８の一端が固着されている。
【００２２】
以上のような配線基板１ａにおいても、放熱板２の表面３にロウ材層２５がほぼ均一な厚みで形成されているため、かかるロウ材層２５の周辺の表面上にロウ付けした基板本体６ａのキャビティ１０内の底面にも、ロウ材層２５の平坦な表面が露出する。この結果、キャビティ１０内にＩＣチップ２０を確実に水平姿勢にして実装（搭載）できる。従って、基板本体６ａの表面９に設けたパッド１６と搭載したＩＣチップ２０の上面に設けたパッド２４とを、ワイヤ２６を介して正確に導通できるため、上記ＩＣチップ２０を誤動作なく活用できる。しかも、基板本体６ａは、その裏面１１全体でロウ材層２５を介して放熱板２と接続しているため、パッド１６への通電などに伴って発生する熱を放熱板２に確実に伝達して、外部に放熱することができる。尚、基板本体６ａの表面９に形成する配線層１７は、平面視でＶ字形またはＹ字形などのパターンとしても良い。
【００２３】
本発明は、以上に説明した形態に限定されるものではない。
前記図３（Ａ）に示した厚みがほぼ均一なロウ材層２５を、放熱板２の表面３上に形成する工程は、次のような方法によって行うこともできる。
先ず、放熱板２の表面３上に、平面視で長方形または正方形を呈し且つ内側にほぼ相似形の切り欠き部を有する銀ロウなどからなる矩形枠状のロウ材のシートを載置する。次に、かかる矩形枠状のロウ材のシートにおける上記開口部内に、同じか同種の溶融したロウ材を注下し、上面が上記シートと面一になるようにして凝固させる。この結果、周辺のロウ材のシートも凝固したロウ材と一体化し、厚みがほぼ均一なロウ材層２５を得ることができる。
【００２４】
また、前記絶縁層７，８のセラミックには、前記アルミナのほか、チタン酸バリウム、ムライト、窒化アルミニウム、ガラスセラミック、比較的低温で焼成可能な低温焼成セラミックなどを用いても良い。あるいは、かかる絶縁層８を、ロウ付け温度に抵抗可能な耐熱性の合成樹脂により形成することも可能である。この場合、前記配線層１２，１４などは、銅メッキなどの金属メッキにより形成する公知のフォトグラフィ技術を用いることができる。
更に、前記ビア導体を形成する方法は、前記レーザ加工に限らず、極細径のドリルやメカニカルパンチなどを用いることも可能である。
また、本発明には、１つの放熱板の表面上に複数の基板本体をロウ付けした配線基板も含まれる。
【００２５】
更に、１つの基板本体の内側に複数のキャビティを設けることも可能である。加えて、前記キャビティ内に搭載する電子部品は、前記ＩＣチップに限らず、チップコンデンサ、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ（ＬＮＡ）などの能動部品も含まれ、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ、半導体集積回路なども含まれる。そして、同種または異種の複数の電子部品を前記基板本体内の同じキャビティ内に併せて実装（搭載）することも可能である。
【００２６】
【発明の効果】
以上に説明した本発明の配線基板（請求項１）によれば、放熱板の表面にロウ材層がほぼ均一な厚みで形成されているため、かかるロウ材層の周辺の表面上にロウ付けした基板本体のキャビティ内の底面にも、当該ロウ材層の平坦な表面が露出する。この結果、キャビティ内にＩＣチップなどの電子部品を水平姿勢を保って確実に搭載することが容易となる。従って、基板本体の表面に設けたパッドと搭載したＩＣチップなどの表面に設けたパッドとを、ワイヤなどを介して正確に導通できるため、当該配線基板およびＩＣチップなどを正確に動作させることができる。しかも、基板本体は、その裏面全体においてロウ材層を介して放熱板と接続するため、当該基板本体の動作に伴って発生する熱を確実に放熱板に伝達し、外部に放熱することができる。
【００２７】
一方、本発明の配線基板の製造方法（請求項２）によれば、放熱板の表面にほぼ均一な厚みで形成したロウ材層の表面上に基板本体をロウ付けすることで、かかる基板本体のキャビティ内の底面に上記ロウ材層の表面が平坦にして露出した配線基板を確実に製造することができる。このため、上記キャビティ内にＩＣチップなどの電子部品を水平姿勢を保って確実に搭載することが容易となる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の配線基板を示す斜視図、（Ｂ）は（Ａ）中のＢ−Ｂ線に沿った矢視における断面図。
【図２】（Ａ）〜（Ｅ）は本発明の配線基板の製造方法における各工程を示す概略図。
【図３】（Ａ）〜（Ｃ）は図２（Ｅ）に続く本発明の製造方法における各工程を示す概略図または得られた配線基板の部分断面図。
【図４】（Ａ）は本発明における異なる形態の配線基板を示す斜視図、（Ｂ）は（Ａ）中のＢ−Ｂ線に沿った矢視における断面図。
【図５】（Ａ）〜（Ｃ）は従来の配線基板を示す概略図。
【符号の説明】
１，１ａ……………配線基板
２……………………放熱板
３……………………表面
４……………………裏面
６，６ａ……………基板本体
７……………………単一の絶縁層（絶縁層）
８，８ａ〜８ｃ……複数の絶縁層（絶縁層）
１０…………………キャビティ
１２，１４，１７…配線層
２５…………………ロウ材層
【発明の属する技術分野】
本発明は、放熱用の放熱板（ヒート・シンク）を固着した配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
放熱用の放熱板を有する従来の配線基板には、以下の形態のものがあった。
図５（Ａ）に示す配線基板３０は、平面視が矩形のキャビティ３９を内側に有し且つ図示しない配線層を内蔵する（あるいは内蔵しない）平面視が矩形枠状のセラミックからなる基板本体３６と、表面３３および裏面３４を有し且つかかる基板本体３６を銀ロウ４２を介してロウ付けした放熱板３２と、を含んでいる。
かかる放熱板３２の表面３３に、上記基板本体３６をロウ付けする際に銀ロウ４２を用いるが、この銀ロウ４２の量が過多になると、図５（Ａ）に示すように、かかる銀ロウ４２の一部４３がキャビティ３９側に流れ出し、ＩＣチップ４０などの電子部品を水平に搭載できなくなる。
一方、銀ロウ４２の量が過少になると、放熱板３２と基板本体３６との間における当該銀ロウ４２中に巣（ホール）が生じるため、接合強度が低下し且つ放熱性を阻害してしまう、という問題があった。
【０００３】
銀ロウ４２の不用意な流出を避けるため、図５（Ｂ）に示すように、放熱板３２の表面３３に、内外一対の突条（ペデスタル）３５，３５を突設し、これらの間に銀ロウ４２を充填して、基板本体３６をロウ付けする配線基板３０ａも提案されている。これによれば、キャビティ３９内における放熱板３２の表面３３上にロウ材４５を介して、ＩＣチップ４０を水平に搭載することができる。
更に、図５（Ｃ）に示すように、放熱板３２の表面３３側にＮｉメッキのメッキ膜４４を被覆し、その上に銀ロウ４２を充填して、基板本体３６をロウ付けする配線基板３０ｂも提案されている。これによっても、キャビティ３９内にＩＣチップ４０をロウ材４５を介して水平に搭載することができる。
【０００４】
【発明が解決すべき課題】
しかし、上記突条３５を突設したり、Ｎｉメッキのメッキ膜４４を被覆すると、得られる配線基板３０ａ，３０ｂがコスト高になる、という問題があった。
本発明は、以上に説明した従来の技術における問題点を解決し、放熱板の表面に基板本体がロウ付けされ且つ当該基板本体の内側に位置するキャビティの底面が平坦となり、電子部品を放熱板に確実に搭載できる配線基板およびその製造方法を提供する、ことを課題とする。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するため、放熱板に基板本体をロウ付けするためのロウ材を当該基板本体内側のキャビティ内にも均一な厚みで形成する、ことに着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、表面および裏面を有する放熱板と、かかる放熱板の表面にほぼ均一な厚みで形成したロウ材層と、かかるロウ材層の表面上に固着され且つ内側に上記ロウ材層が露出するキャビティを有する基板本体と、を備え、上記基板本体は、少なくとも絶縁層とその表面に形成される配線層とを含む、ことを特徴とする。
あるいは、表面および裏面を有する放熱板と、かかる放熱板の表面にほぼ均一な厚みで形成したロウ材層と、かかるロウ材層の上に固着され且つ内側に上記ロウ材層が露出するキャビティを有する基板本体と、を備え、前記基板本体は、複数の絶縁層とこれらの間に形成される配線層とを含む、配線基板としても良い。
【０００６】
これらによれば、放熱板の表面にロウ材層がほぼ均一な厚みで形成されているため、かかるロウ材層の周辺にロウ付けした基板本体のキャビティ内の底面にも、当該ロウ材層の平坦な表面が露出する。これにより、キャビティ内にＩＣチップなどの電子部品を水平にして搭載することが確実に行える。従って、上記基板本体の表面に設けたパッドと搭載したＩＣチップなどの表面に設けたパッドとを、ワイヤなどを介して正確に導通することができる。しかも、上記基板本体は、その裏面全体でロウ材層を介して放熱板と接続するため、当該基板本体の動作に伴って発生する熱を確実に放熱板に伝達し、外部に放熱することができる。
【０００７】
尚、前記基板本体は、単一層の絶縁層とその表面に形成された配線層とからなる形態や、複数の絶縁層とこれらの間に形成される配線層とを含む形態を含み、例えば、セラミックなどからなる複数の絶縁層と、これらの間に形成した配線層と、を備えたものであると共に、その動作に伴って高い発熱量を生じるものである。尚また、前記放熱板には、Ｍｏ（モリブデン）、Ｗ（タングステン）などの高融点金属や、Ｃｕ−Ｗ、Ｃｏ−Ｍｏなどの合金が適用される。
尚更に、前記ロウ材には、銀ロウ（Ａｇ−Ｃｕ−Ｚｎ，Ａｇ−Ｃｕ−Ｃｄ）、洋銀ロウ（Ａｇ−Ｚｎ−Ｎｉ）、黄銅ロウ、Ｍｎロウ（Ｃｕ−Ｍｎ，Ｃｕ−Ｚｎ−Ｍｎ）、金ロウ（Ａｕ−Ａｇ−Ｃｕ）、Ａｌロウ（Ａｌ−Ｓｉ−Ｃｕ）などが含まれる。
【０００８】
一方、本発明の配線基板の製造方法（請求項２）は、表面および裏面を有する放熱板のかかる表面にほぼ均一な厚みでロウ材層を形成する工程と、かかるロウ材層の表面上に、内側にキャビティを有し且つ少なくとも絶縁層とその表面に形成される配線層とを含む配線基板本体をロウ付けする工程と、を含む、ことを特徴とする。
あるいは、表面および裏面を有する放熱板のかかる表面にほぼ均一な厚みでロウ材層を形成する工程と、前記ロウ材層の上に、内側にキャビティを有し且つ複数の絶縁層とこれらの間に形成される配線層とを含む配線基板本体をロウ付けする工程と、を含む、配線基板の製造方法としても良い。
【０００９】
これらによれば、放熱板の表面にほぼ均一な厚みで形成したロウ材層の表面上に基板本体をロウ付けすることにより、かかる基板本体のキャビティ内の底面に上記ロウ材層の表面が平坦にして露出した配線基板を確実に製造することができる。これにより、上記キャビティ内にＩＣチップなどの電子部品を水平にして確実に搭載することが可能となる。
尚、放熱板の表面にほぼ均一な厚みでロウ材層を形成する工程には、例えば予めシート状に成形されたロウ材を放熱板の表面に載置する方法などが用いられる。また、上記配線基板本体をロウ付けする工程、または上記配線基板の製造後において、上記キャビティ内の底面に露出する上記ロウ材層を活用し、かかるロウ材層の表面上に搭載すべきＩＣチップなどの電子部品をロウ付けしても良い。即ち、本発明の製造方法は、電子部品を上記ロウ材層の表面上に搭載する工程を含んでも良い。
【００１０】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１（Ａ），（Ｂ）は、本発明の配線基板１を示す斜視図または断面図である。
かかる配線基板１は、図１（Ａ），（Ｂ）に示すように、平面視が長方形または正方形で所定の厚みを有する放熱板２と、かかる放熱板２の表面３上におけるほぼ中央にロウ材層２５を介してロウ付けされた基板本体６と、を備えている。
放熱板２は、例えばＣｕ−Ｗ合金からなり、表面３および裏面４を有し且つ厚みが約１ｍｍの金属板である。
【００１１】
また、基板本体６は、図１（Ａ），（Ｂ）に示すように、平面視が長方形または正方形を呈し、内側にほぼ相似形のキャビティ１０を有すると共に、例えばアルミナを主成分とするセラミックからなる複数の絶縁層８と、これらの間に形成された配線層１２，１４と、を含んでいる。
図１（Ｂ）に示すように、上記配線層１２，１４間は、ビア導体１８によって接続され、上層の配線層１４と基板本体６の表面９に形成されたパッド１６との間は、ビア導体１９によって接続されている。かかる基板本体６のキャビティ１０内の底面には、ロウ材層２５の平坦な表面が露出している。即ち、ロウ材層２５は、図１（Ａ），（Ｂ）に示すように、放熱板２の表面３上にほぼ均一な厚みで形成され、その周辺の表面上に上記基板本体６の裏面１１をロウ付けしている。
【００１２】
上記キャビティ１０内には、図１（Ａ），（Ｂ）に示すように、ＩＣチップ２０が挿入される。かかるＩＣチップ（電子部品）２０は、その本体２２の底面を図示しない低融点合金のハンダを介して上記ロウ材層２５に固着され、あるいは上記ロウ材層２５に直にロウ付けすることで、水平姿勢を保って実装（搭載）される。
図１（Ｂ）に示すように、ＩＣチップ２０の上面に形成されたパッド２４と、基板本体６の表面９の内周側に形成されたパッド１６との間には、ハンダ２７などにより両端を固着されたワイヤ２６が接続される。尚、ワイヤ２６は、公知の超音波を用いる接合法により接続しても良い。
また、基板本体６の表面９の外周側に形成されたパッド１６には、ハンダ２９などを介して接続され且つ外側に延びるリード２８の一端が固着される。尚、かかるリード２８がない形態としても良い。
【００１３】
以上のような配線基板１によれば、放熱板２の表面３にロウ材層２５がほぼ均一な厚みで形成されているため、かかるロウ材層２５の周辺にロウ付けした基板本体６のキャビティ１０内の底面にも、当該ロウ材層２５の平坦な表面が露出する。これにより、キャビティ１０内にＩＣチップ２０を確実に水平姿勢にして実装（搭載）できる。従って、基板本体６の表面９に設けたパッド１６と搭載したＩＣチップ２０の上面に設けたパッド２４とを、ワイヤ２６を介して正確に導通できるため、上記基板本体６およびＩＣチップ２０を誤動作なく活用できる。
また、上記基板本体６は、その裏面１１全体でロウ材層２５を介して放熱板２と接続するため、当該基板本体６の動作に伴って発生する熱を放熱板２に確実に伝達して、外部に放熱することができる。
【００１４】
以下において、前記配線基板１の製造方法を説明する。
図２（Ａ）は、アルミナを主成分とし且つ平面視が矩形を呈するグリーンシートＳの断面を示す。かかるグリーンシートＳは、アルミナの粉末に有機バインダなどを添加して混練したセラミックスラリを、平面上に塗布して乾燥したもので、焼成後の厚みが数１０μｍとなるように当初の厚みを予め設定されている。
上記グリーンシートＳを３枚用意し、図２（Ｂ）に示すように、このうちのグリーンシートＳ１，Ｓ２における所定の位置に、例えば炭酸ガスレーザを用いるレーザ加工またはパンチング加工などにより、ビアホールｈをそれぞれ穿孔する。
【００１５】
次に、図２（Ｃ）に示すように、グリーンシートＳ１，Ｓ２における各ビアホールｈ内に、Ｗ、Ｍｏ、Ａｇ、Ｐｄ、Ｎｉなどの金属またはＡｇ−Ｐｄなどの合金製の金属粉末を含み且つ所定の流動性を有する導電性ペースト（本実施形態ではＷ）を、図示しないメタルマスクおよびスキージを用いて充填し、ビア導体１８，１９を形成する。
次いで、グリーンシートＳ１〜Ｓ３の表面における所定の位置に、上記同様の導電性ペーストを、例えばスクリーン印刷によって所定のパターンにより塗布する。この結果、図２（Ｃ）に示すように、グリーンシートＳ１〜Ｓ３の表面には、複数のパッド１６および所定パターンの配線層１４，１２が個別に形成される。
【００１６】
引き続いて、図２（Ｄ）に示すように、上記グリーンシートＳ１〜Ｓ３を、厚み方向に沿って圧着しつつ積層する。この際、配線層１２，１４、パッド１６の相互間は、ビア導体１８，１９を介して接続される。
次に、積層された上記グリーンシートＳ１〜Ｓ３における内側を、プレスにより打ち抜き加工し、図２（Ｅ）に示すように、平面視で矩形のキャビティ１０を形成する。尚、上記打ち抜き加工は、グリーンシートＳ１〜Ｓ３の積層前に個別に行っても良い。
次いで、配線層１２，１４などを内蔵し且つキャビティ１０を形成した上記グリーンシートＳ１〜Ｓ３を、図示しない焼成炉内に挿入し、８００〜１４００℃の温度域で０．５〜６時間ほど加熱して焼成する。
【００１７】
その結果、図２（Ｅ）に示すように、グリーンシートＳ１〜Ｓ３は、焼成された主にアルミナからなる複数の絶縁層８ａ〜８ｃ、即ち一体の絶縁層８となり、配線層１２，１４などが焼成されることにより、基板本体６が得られる。
一方、図３（Ａ）に示すように、予め所定サイズにして用意された放熱板２の表面３上における中央寄りの位置に、平面視で長方形または正方形を呈する銀ロウなどからなるロウ材のシートを載置した後、これをかかるロウ材の融点以上の約８５０℃に加熱して流動化させることにより、ほぼ均一な厚みのロウ材層２５を形成する。尚、上記ロウ材には、シート状でない形状、例えばほぼ球形状やその他の形状のものを載置しても良い。
次に、表面が流動化したロウ材層２５の周辺部の表面上に、図３（Ｂ），（Ｃ）に示すように、前記基板本体６を配置し、その裏面１１をロウ付けする。
【００１８】
この結果、基板本体６は、その裏面１１の全面において凝固したロウ材層２５を介して放熱板２の表面３上に強固にロウ付けされる。また、かかる基板本体６のキャビティ１０内の底面には、かかるロウ材層２５の平坦な表面が露出する。これにより、図３（Ｃ）に示すように、配線基板１が得られる。
以上のような配線基板の製造方法によれば、放熱板２に強固にロウ付けされた基板本体６と、その内側に位置し底面が平坦な表面を有するキャビティ１０と、を有する配線基板１を確実に製造することができる。
【００１９】
尚、前記ＩＣチップ２０は、上記配線基板１のキャビティ１０内の底面に露出するロウ材層２５の平坦な表面上に、ハンダによるハンダ付けまたは別のロウ材を介してロウ付けして固着することで、当該キャビティ１０内に水平姿勢を保って搭載される。尚、上記ハンダには、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ｐｂ−Ｓｎ系などの低融点合金が用いられる。
あるいは、図３（Ｂ），（Ｃ）に示すように、ＩＣチップ２０を前記基板本体６と共に配置し、表面が流動化しているロウ材層２５の中央寄りの位置に、かかるＩＣチップ２０の本体２２の底面を、同時にロウ付けすることも可能である。これによれば、ロウ材層２５のみにより、基板本体６およびＩＣチップ２０の双方を、同じ工程で同時に放熱板２の表面３にロウ付けできるため、ＩＣチップ２０が搭載された配線基板１を少ない工程により製造することが可能となる。
【００２０】
図４（Ａ），（Ｂ）は、異なる形態の配線基板１ａの斜視図または断面図を示す。この配線基板１ａは、図４（Ａ），（Ｂ）に示すように、平面視がほぼ正方形で所定の厚みを有する前記同様の放熱板２と、かかる放熱板２の表面３上におけるほぼ中央にロウ材層２５を介してロウ付けされた基板本体６ａと、を備えている。
また、基板本体６ａは、図４（Ａ），（Ｂ）に示すように、平面視が長方形または正方形を呈し、内側にほぼ相似形のキャビティ１０を有すると共に、例えばアルミナを主成分とするセラミックからなる単一層の絶縁層７と、その表面９に形成された配線層１７と、を含んでいる。配線層１７は、図４（Ａ）に示すように、表面９の内外方向に沿って細長く且つ放射状のパターンで形成された複数の配線層（本実施形態ではＭｏ）からなる。
【００２１】
基板本体６ａのキャビティ１０内の底面には、ロウ材層２５の平坦な表面が露出している。即ち、ロウ材層２５は、図４（Ａ），（Ｂ）に示すように、放熱板２の表面３上にほぼ均一な厚みで形成され、その周辺で上記基板本体６ａの裏面１１をロウ付けしている。キャビティ１０内には、ＩＣチップ２０が挿入され且つロウ材層２５の表面上に前記同様にして水平姿勢で固着されている。
図４（Ｂ）に示すように、ＩＣチップ２０の上面に形成されたパッド２４と、基板本体６ａの表面９に形成された配線層１７の内端部との間には、ハンダ２７などにより両端を固着されたワイヤ２６が接続される。また、基板本体６の表面９に形成された配線層１７の外端部には、ハンダ２９などを介して接続され且つ外側に延びるリード２８の一端が固着されている。
【００２２】
以上のような配線基板１ａにおいても、放熱板２の表面３にロウ材層２５がほぼ均一な厚みで形成されているため、かかるロウ材層２５の周辺の表面上にロウ付けした基板本体６ａのキャビティ１０内の底面にも、ロウ材層２５の平坦な表面が露出する。この結果、キャビティ１０内にＩＣチップ２０を確実に水平姿勢にして実装（搭載）できる。従って、基板本体６ａの表面９に設けたパッド１６と搭載したＩＣチップ２０の上面に設けたパッド２４とを、ワイヤ２６を介して正確に導通できるため、上記ＩＣチップ２０を誤動作なく活用できる。しかも、基板本体６ａは、その裏面１１全体でロウ材層２５を介して放熱板２と接続しているため、パッド１６への通電などに伴って発生する熱を放熱板２に確実に伝達して、外部に放熱することができる。尚、基板本体６ａの表面９に形成する配線層１７は、平面視でＶ字形またはＹ字形などのパターンとしても良い。
【００２３】
本発明は、以上に説明した形態に限定されるものではない。
前記図３（Ａ）に示した厚みがほぼ均一なロウ材層２５を、放熱板２の表面３上に形成する工程は、次のような方法によって行うこともできる。
先ず、放熱板２の表面３上に、平面視で長方形または正方形を呈し且つ内側にほぼ相似形の切り欠き部を有する銀ロウなどからなる矩形枠状のロウ材のシートを載置する。次に、かかる矩形枠状のロウ材のシートにおける上記開口部内に、同じか同種の溶融したロウ材を注下し、上面が上記シートと面一になるようにして凝固させる。この結果、周辺のロウ材のシートも凝固したロウ材と一体化し、厚みがほぼ均一なロウ材層２５を得ることができる。
【００２４】
また、前記絶縁層７，８のセラミックには、前記アルミナのほか、チタン酸バリウム、ムライト、窒化アルミニウム、ガラスセラミック、比較的低温で焼成可能な低温焼成セラミックなどを用いても良い。あるいは、かかる絶縁層８を、ロウ付け温度に抵抗可能な耐熱性の合成樹脂により形成することも可能である。この場合、前記配線層１２，１４などは、銅メッキなどの金属メッキにより形成する公知のフォトグラフィ技術を用いることができる。
更に、前記ビア導体を形成する方法は、前記レーザ加工に限らず、極細径のドリルやメカニカルパンチなどを用いることも可能である。
また、本発明には、１つの放熱板の表面上に複数の基板本体をロウ付けした配線基板も含まれる。
【００２５】
更に、１つの基板本体の内側に複数のキャビティを設けることも可能である。加えて、前記キャビティ内に搭載する電子部品は、前記ＩＣチップに限らず、チップコンデンサ、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ（ＬＮＡ）などの能動部品も含まれ、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ、半導体集積回路なども含まれる。そして、同種または異種の複数の電子部品を前記基板本体内の同じキャビティ内に併せて実装（搭載）することも可能である。
【００２６】
【発明の効果】
以上に説明した本発明の配線基板（請求項１）によれば、放熱板の表面にロウ材層がほぼ均一な厚みで形成されているため、かかるロウ材層の周辺の表面上にロウ付けした基板本体のキャビティ内の底面にも、当該ロウ材層の平坦な表面が露出する。この結果、キャビティ内にＩＣチップなどの電子部品を水平姿勢を保って確実に搭載することが容易となる。従って、基板本体の表面に設けたパッドと搭載したＩＣチップなどの表面に設けたパッドとを、ワイヤなどを介して正確に導通できるため、当該配線基板およびＩＣチップなどを正確に動作させることができる。しかも、基板本体は、その裏面全体においてロウ材層を介して放熱板と接続するため、当該基板本体の動作に伴って発生する熱を確実に放熱板に伝達し、外部に放熱することができる。
【００２７】
一方、本発明の配線基板の製造方法（請求項２）によれば、放熱板の表面にほぼ均一な厚みで形成したロウ材層の表面上に基板本体をロウ付けすることで、かかる基板本体のキャビティ内の底面に上記ロウ材層の表面が平坦にして露出した配線基板を確実に製造することができる。このため、上記キャビティ内にＩＣチップなどの電子部品を水平姿勢を保って確実に搭載することが容易となる。
【図面の簡単な説明】
【図１】（Ａ）は本発明の配線基板を示す斜視図、（Ｂ）は（Ａ）中のＢ−Ｂ線に沿った矢視における断面図。
【図２】（Ａ）〜（Ｅ）は本発明の配線基板の製造方法における各工程を示す概略図。
【図３】（Ａ）〜（Ｃ）は図２（Ｅ）に続く本発明の製造方法における各工程を示す概略図または得られた配線基板の部分断面図。
【図４】（Ａ）は本発明における異なる形態の配線基板を示す斜視図、（Ｂ）は（Ａ）中のＢ−Ｂ線に沿った矢視における断面図。
【図５】（Ａ）〜（Ｃ）は従来の配線基板を示す概略図。
【符号の説明】
１，１ａ……………配線基板
２……………………放熱板
３……………………表面
４……………………裏面
６，６ａ……………基板本体
７……………………単一の絶縁層（絶縁層）
８，８ａ〜８ｃ……複数の絶縁層（絶縁層）
１０…………………キャビティ
１２，１４，１７…配線層
２５…………………ロウ材層
Claims (2)
- 表面および裏面を有する放熱板と、
上記放熱板の表面にほぼ均一な厚みで形成したロウ材層と、
上記ロウ材層の表面上に固着され且つ内側に上記ロウ材層が露出するキャビティを有する基板本体と、を備え、
上記基板本体は、少なくとも絶縁層とその表面に形成される配線層とを含む、ことを特徴とする配線基板。 - 表面および裏面を有する放熱板のかかる表面にほぼ均一な厚みでロウ材層を形成する工程と、
上記ロウ材層の表面上に、内側にキャビティを有し且つ少なくとも絶縁層とその表面に形成される配線層とを含む配線基板本体をロウ付けする工程と、を含む、ことを特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003053107A JP2004056082A (ja) | 2002-05-31 | 2003-02-28 | 配線基板およびその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002159605 | 2002-05-31 | ||
| JP2003053107A JP2004056082A (ja) | 2002-05-31 | 2003-02-28 | 配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004056082A true JP2004056082A (ja) | 2004-02-19 |
Family
ID=31949171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003053107A Withdrawn JP2004056082A (ja) | 2002-05-31 | 2003-02-28 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004056082A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007947A (ja) * | 2009-06-24 | 2011-01-13 | Ricoh Co Ltd | マルチビーム光源装置、およびそれを用いたマルチビーム走査装置ならびに画像形成装置 |
| CN104900609A (zh) * | 2014-03-05 | 2015-09-09 | 台达电子国际（新加坡）私人有限公司 | 封装结构 |
| CN109712943A (zh) * | 2017-10-26 | 2019-05-03 | 联发科技股份有限公司 | 半导体封装组件 |
-
2003
- 2003-02-28 JP JP2003053107A patent/JP2004056082A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011007947A (ja) * | 2009-06-24 | 2011-01-13 | Ricoh Co Ltd | マルチビーム光源装置、およびそれを用いたマルチビーム走査装置ならびに画像形成装置 |
| CN104900609A (zh) * | 2014-03-05 | 2015-09-09 | 台达电子国际（新加坡）私人有限公司 | 封装结构 |
| CN109712943A (zh) * | 2017-10-26 | 2019-05-03 | 联发科技股份有限公司 | 半导体封装组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256425A (ja) | パッケージ基板およびその製造方法 | |
| JP6267803B2 (ja) | 配線基板、電子装置および電子モジュール | |
| US7656677B2 (en) | Multilayer electronic component and structure for mounting multilayer electronic component | |
| JP2007214162A (ja) | 配線基板およびその製造方法 | |
| EP3633719A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| WO2020045480A1 (ja) | 配線基板、電子装置および電子モジュール | |
| JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
| JP2004056082A (ja) | 配線基板およびその製造方法 | |
| JP6473829B2 (ja) | 配線基板、電子装置および電子モジュール | |
| US10834812B2 (en) | Wiring board | |
| JP6374293B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP2006216631A (ja) | 配線基板およびその製造方法 | |
| JP2005243970A (ja) | 複合回路基板 | |
| JP2004111849A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP2006173389A (ja) | 表面実装部品を搭載した回路基板の製造方法 | |
| JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
| JP5631268B2 (ja) | 配線基板 | |
| JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
| JP3762282B2 (ja) | 配線基板の製造方法 | |
| JP2004111803A (ja) | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 | |
| JP2007234659A (ja) | 基板およびそれを用いた電子装置 | |
| JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
| JPH0837254A (ja) | 電子回路装置 | |
| JP5058071B2 (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |