CN109712943A - 半导体封装组件 - Google Patents

半导体封装组件 Download PDF

Info

Publication number
CN109712943A
CN109712943A CN201810365183.5A CN201810365183A CN109712943A CN 109712943 A CN109712943 A CN 109712943A CN 201810365183 A CN201810365183 A CN 201810365183A CN 109712943 A CN109712943 A CN 109712943A
Authority
CN
China
Prior art keywords
inductor structure
semiconductor
electrically connected
pad
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810365183.5A
Other languages
English (en)
Other versions
CN109712943B (zh
Inventor
孙瑞伯
林圣谋
吴文洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/794,128 external-priority patent/US10068857B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN109712943A publication Critical patent/CN109712943A/zh
Application granted granted Critical
Publication of CN109712943B publication Critical patent/CN109712943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装组件，包括：基板，具有晶粒附接表面和与晶粒附接表面相对的焊球附接表面；半导体晶粒，安装在所述基板的晶粒附接表面上，其中所述半导体晶粒包括：射频电路；以及电连接到所述射频电路的第一晶粒焊盘；基座，安装在所述基板的焊球附接表面上；以及第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子。第一电感器结构的这种设置可以保护射频电路避免受到来自数字/模拟电路的噪声干扰，减少噪声耦合问题，从而提高射频电路的噪声抗干扰能力，提高封装组件的稳定性。

Description

半导体封装组件
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体封装组件。
背景技术
为了确保电子产品和通信设备的小型化和多功能性，业界希望半导体封装尺寸小，以支持多引脚连接、高速和高实用性。多功能系统级芯片(system-on-a-chip,SoC)封装包括单个芯片，并将系统通常需要的多个功能电路集成到单个芯片之中。然而，在设计用于射频(radio frequency,RF)应用的系统级芯片(SoC)封装时，集成的RF数字电路和RF模拟电路会引起不期望的噪声耦合问题。
因此，一种新颖的半导体封装组件是亟需的。
发明内容
有鉴于此，本发明提供一种半导体封装组件，以提高射频电路的噪声抗干扰能力。
根据本发明的第一方面，公开一种半导体封装组件，包括：基板，具有晶粒附接表面和与晶粒附接表面相对的焊球附接表面；半导体晶粒，安装在所述基板的晶粒附接表面上，其中所述半导体晶粒包括：射频电路；以及电连接到所述射频电路的第一晶粒焊盘；基座，安装在所述基板的焊球附接表面上；以及第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子。
根据本发明的第二个方面，公开一种半导体封装组件，包括：半导体晶粒，安装在基座上，其中所述半导体晶粒包括：射频电路；电连接到所述射频电路的第一晶粒焊盘；基板，在所述半导体晶粒和所述基座之间；以及第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子；天线，在基座上，并且不经过所述第一电感器结构而电连接到所述第一晶粒焊盘。
根据本发明的第三个方面，公开一种半导体封装组件，包括：半导体晶粒，安装在基座上，其中所述半导体晶粒包括：射频电路；电连接到所述射频电路的第一晶粒焊盘；基板，在所述半导体晶粒和所述基座之间；以及第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子；天线，在基座上，并且电连接到所述第一晶粒焊盘，其中从所述第一电感器结构的第二端子到所述第一晶粒焊盘的第一导电路径的第一距离小于从所述天线到所述第一晶粒焊盘的第二导电路径的第二距离，其中所述第一晶粒焊盘在所述第一导电路径与所述第二导电路径之间。
本发明提供的半导体封装组件包括在所述基板、所述半导体晶粒或所述基座上的第一电感器结构，第一电感器结构包括电连接到所述第一晶粒焊盘的第一端子以及电连接到接地端子的第二端子。第一电感器结构的这种设置可以保护射频电路避免受到来自数字/模拟电路的噪声干扰，减少噪声耦合问题，从而提高射频电路的噪声抗干扰能力，提高封装组件的稳定性。
在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。
附图说明
图1-4是根据本发明的一些实施例的半导体封装组件的电路图；
图5A-5E是根据本发明的一些实施例的位于半导体封装组件上的同一封装的无源电感器结构的俯视图；
图6是根据本发明的一些实施例的位于半导体封装组件上的同一封装的有源电感器结构的电路图。
具体实施方式
在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包含”和“包括”被用于开放式类型，因此应当被解释为意味着“包含，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。
以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。
下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
本实施例提供一种半导体封装组件。半导体封装组件为系统级芯片(system-on-a-chip,SoC)封装组件。半导体封装组件至少包括半导体晶粒(die)、基板(substrate)、基座(base)(例如印刷电路板(printed circuit board,PCB))和单独的电感器结构。半导体晶粒为射频(radio frequency,RF)SoC晶粒。单独的电感器结构布置为靠近半导体晶粒的RF电路的晶粒焊盘，并与晶粒焊盘电连接。单独的电感器结构具有两个端子。单独的电感器结构的一端子电连接到半导体晶粒的RF电路的晶粒焊盘，并与晶粒焊盘物理接触；单独的电感器的另一端子不通过任何额外的电子器件而电连接到接地端。单独的电感器结构可以减少来自半导体晶粒的数字/模拟电路的噪声干扰。
图1-4是根据本发明的一些实施例的半导体封装组件600A，600B，600C和600D的电路图。在一些实施例中，半导体封装组件600A包括半导体封装500A(例如，安装在基座800上的射频(RF)系统级芯片(SoC)封装或者射频(RF)系统级封装(system-in-package,SiP))。此外，半导体封装500A包括半导体晶粒300和基板200。类似地，半导体封装组件600B/600C/600D相应的包括半导体封装500B/500C/500D(例如，安装在基座800上的射频(RF)系统级芯片(SoC)封装或者射频(RF)系统级封装(SiP))。此外，半导体封装500B/500C/500D包括半导体晶粒300和基板200。应该注意，基板200和半导体晶粒300是半导体封装组件500A/500B/500C/500D的分离的单独元件。为了清楚地示出半导体封装500A/500B/500C/500D的半导体晶粒300和基板200的布置，图1-4中未示出半导体封装500A/500B/500C/500D的塑封材料。
如图1所示，半导体封装组件600A的半导体封装500A通过多个导电结构(图未示)安装在基座800的封装附接表面(package-attach surface)801上。在一些实施例中，基座800可以包括印刷电路板(PCB)。导电结构可以包括导电凸块结构，例如铜凸块、焊球结构、焊料凸块结构、导电柱结构、导电线结构或导电膏结构。
在一些实施例中，半导体封装组件600A的基座800包括多个分离的焊盘802和804以及至少一个靠近封装附接表面801设置的晶粒外部件电路(off-die componentcircuit)810。焊盘802可以用作半导体晶粒300的RF电路的输入/输出(input/output,I/O)连接。因此，焊盘802也用作基座800的RF焊盘。此外，焊盘804可用作半导体晶粒300的数字/模拟电路304的输入/输出(I/O)连接。因此，焊盘804也用作基座800的数字/模拟焊盘。
如图1所示，晶粒外部件电路810电连接到焊盘802。换句话说，晶粒外部件电路810可以通过焊盘802电连接到半导体晶粒300的RF电路302。晶粒外部件电路810配置为匹配RF电路(例如半导体晶粒300的RF电路302)中的宽范围的阻抗，或者执行滤波功能。晶粒外部件电路810可以包括匹配电路(例如电感器-电容器电路)811，滤波器818和天线820。在一些实施例中，如图1所示，匹配电路811至少包括电感器结构812和电连接到电感器结构812的至少一个电容器814。滤波器818可以包括平衡-不平衡转换器(balun)、双工器(diplexer/duplexer)、或薄膜体声波谐振器(film bulk acoustic resonator,FBAR)滤波器。匹配电路811配置为匹配RF电路(例如半导体晶粒300的RF电路302)中的宽范围的阻抗。在一些实施例中，如图1所示，匹配电路811，滤波器818和天线820通过导电布线(conductiverouting)842串联电连接。天线820布置在靠近晶粒外部件电路810的末端。此外，电容器814的一个电极电耦合在电感器结构812和滤波器818之间，电容器814的另一个电极电连接到接地(GND)端子816(电连接到地)。
如图1所示，半导体封装组件600A的基板200包括晶粒附接表面202和与晶粒附接表面202相对的焊球附接表面204。半导体晶粒300安装在基板200的晶粒附接表面202上，并且靠近晶粒附接表面202。此外，基板200的焊球附接表面204朝向基座800并且在焊球附接表面204上具有导电结构(图未示)，使得基板200可以安装在基座800上的相应焊盘上。换句话说，基座800安装在基板200的焊球附接表面204上。
如图1所示，基座200包括多个分离的焊盘214和216，导电布线217和218以及通孔结构220和222。在一些实施例中，焊盘214和216，导电布线217和218以及通孔结构220和222用作基板200的相互连接(interconnection)。焊盘214和216可以靠近晶粒附接表面202设置。焊盘214可以设置为靠近RF电路302，并且焊盘216设置为靠近半导体晶粒300的数字/模拟电路304。在一些实施例中，焊盘214用于半导体晶粒300的RF电路302的输入/输出(I/O)连接。因此，焊盘214也可以用作基板200的RF焊盘。此外，焊盘216可以用作半导体晶粒300的数字/模拟电路304的输入/输出(I/O)连接。因此，焊盘216也用作基板200的数字/模拟焊盘。
如图1所示，导电布线217和218以及通孔结构220和222，均用作基板200的相互连接，导电布线217电连接于通孔结构220和焊盘214之间，导电布线218电连接于通孔结构222和焊盘216之间。在一些实施例中，导电布线217和218靠近晶粒附接表面202设置，并且通孔结构220和222穿过基板200形成。每个通孔结构220和222的两端可以分别靠近晶粒附接表面202和焊球附接表面204。导电布线217电连接到焊盘214和通孔结构220。导电布线218电连接到焊盘216和通孔结构222。此外，通孔结构220电连接到基座800的焊盘802。通孔结构222电连接到基座800的焊盘804。
在一些实施例中，基板200可以包括半导体基板，诸如硅基板。在一些其他实施例中，基板200可以包括诸如有机材料的介电质材料。在一些实施例中，有机材料包括具有玻璃纤维的聚丙烯(polypropylene,PP)，环氧树脂，聚酰亚胺，氰酸酯，其他合适的材料或它们的组合。
如图1所示，半导体晶粒300通过半导体晶粒300和基板200之间的粘合剂(图未示)安装在基板200的晶粒附接表面202上，并且靠近晶粒附接表面202。此外，半导体晶粒300通过半导体晶粒300与基座800之间的基板200安装在基座800上。在一些实施例中，半导体晶粒300包括一个或多个RF电路302，一个或多个数字/模拟电路304，多个分离的焊盘306和312，以及导电布线376。此外，RF电路302和数字/模拟电路304形成在半导体晶粒300中。焊盘306和312以及导电布线376可以用作在半导体晶粒300中的RF电路302和数字/模拟电路304的相互连接。RF电路302和数字/模拟电路304集成到单个晶粒(半导体晶粒300)中。在一些实施例中，RF电路302的基本部件包括至少一个接收器(Rx)或至少一个发射器(Tx)。RF电路302也可以用作被干扰电路(victim circuit)，其中被干扰电路为被耦合噪声(couplednoise)干扰到而造成效能变差的电路。在一些实施例中，数字/模拟电路304的基本组件包括导电布线，电阻器，电容器，电感器，二极管和晶体管。数字/模拟电路304也可以用作干扰源电路(aggressor circuit)，其中干扰源电路为制造并发射耦合噪声的电路。在一些实施例中，导电布线376包括半导体晶粒300中的接触结构，通孔结构和导电迹线。
如图1所示，焊盘306和312可以靠近半导体晶粒300的上表面301设置。在一些实施例中，焊盘306靠近RF电路302布置。此外，焊盘306可以用于半导体晶粒300的RF电路302的输入/输出(I/O)连接。因此，焊盘306也可以用作半导体晶粒300的RF焊盘。焊盘312可以布置为靠近数字/模拟电路304。此外，焊盘312可以用作半导体晶粒300的数字/模拟电路304的输入/输出(I/O)连接。因此，焊盘312也用作半导体晶粒300的数字/模拟焊盘。
在一些实施例中，半导体晶粒300通过引线接合技术电连接到基板200。在一些实施例中，如图1所示，半导体芯片300通过包括有导电线的导电结构(例如导电线210和212)与基板200电连接。例如，导电线210的两端可以分别电连接到半导体晶粒300的相应的焊盘306和基板200的相应的焊盘214。例如，每一根导电线212的两端可分别电连接至半导体晶粒300的相应的数字/模拟焊盘312和基板200的相应的数字/模拟焊盘216。
如图1所示，半导体封装组件600A包括设置在或嵌入在半导体封装500A的半导体晶粒300中的电感器结构350。电感器结构350可以布置为靠近焊盘306并且电连接到焊盘306。在一些实施例中，电感器结构350包括用作焊盘区域的两个端子352和354。电感器结构350的一端子352可以通过导电布线374电连接到焊盘306。换句话说，导电布线374连接电感器结构350的一端子352和半导体晶粒300的焊盘306。导电布线374包括在半导体晶粒300中的接触结构，通孔结构和导电迹线。电感器结构350的另一端子354可以电连接并短接到接地(GND)端子360A(即电连接到地)。在一些实施例中，在导电布线374与电感器结构350的一端子352之间以及在接地(GND)端子360A与电感器结构350的另一端子354之间没有额外的电子设备/部件(例如电容器、滤波器或天线)来耦合。
在一些实施例中，半导体封装组件600A的电感器结构350包括无源电感器结构或有源电感器结构。例如，无源电感器结构可以包括方形螺旋形导电布线(例如图5A中示出的电感器结构350A)。如图5A所示，电感器结构350A的一端子352A可以与半导体封装500A的半导体晶粒300的相互连接(例如导电布线、通孔结构等)集成在一起。电感器结构350A的一端子352A可以电连接到位于RF电路302和焊盘306之间的导电布线374。电感器结构350A的另一端子354A可以电连接到接地(GND)端子360A。此外，(无源)电感器结构350可以使用其他螺旋形电感器结构，例如六角形螺旋形电感器结构，八角形螺旋形电感器结构或者圆形螺旋形电感器结构。例如，有源电感器结构可以包括经典的回转器-C(gyrator-C)有源电感器结构，例如图6所示的电感器结构350F。有源电感器结构350F具有两个端子352F和354F。有源电感器结构350F可以包括由两个背靠背(back-to-back)连接的跨导器356A和356B组成的回转器。此外，靠近端子354F的回转器的一个端口连接到电容器358。电感器结构350F的端子352F可以电连接到与焊盘306连接的导电布线374。端子354F可以靠近电容器358并且电连接到接地(GND)端子360A。
在一些实施例中，如图1所示，半导体封装组件600A的电感器结构350形成在半导体晶粒300的相互连接(图未示)中。因此，半导体封装组件600A的电感器结构350可以是集成无源器件(integrated passive device,IPD)。此外，半导体封装组件600A的电感器结构350可以直接设置在半导体晶粒300的上表面301上。因此，半导体封装组件600A的电感器结构350可以是表面安装器件(surface mount device,SMT)。
在一些实施例中，导电路径(conductive path)372可以由电连接到半导体晶粒300的焊盘306的导电部件(包括电感器结构812，电容器814，GND端子816，滤波器818和天线820)形成。换句话说，导电路径372从天线820到半导体晶粒300的焊盘306。晶粒外部件电路810是导电路径372的一部分。此外，导电路径370A可以由电耦合在半导体晶粒300的焊盘306和接地(GND)端子360A之间的电感器结构350形成。换句话说，导电路径370A从电感器结构350的端子354到半导体晶粒300的焊盘306。导电路径370A不同于导电路径372。电感器结构812和电感器结构350是分离的电感器结构。因此，半导体晶粒300的焊盘306电耦合在导电路径370A和导电路径372之间。此外，安装在基座800上的天线820不经过电感器结构350而电连接到半导体晶粒300的焊盘306。
因为导电路径370A(即电感器结构350)的两个端子不使用任何额外的电子器件而电连接到焊盘306和GND端子360A，并靠近焊盘306和GND端子360A。因此，在一些实施例中，导电路径370A的长度远小于导电路径372的长度。换句话说，电感器结构350与焊盘306之间的导电路径370A的距离(长度)比天线820与焊盘306之间的导电路径372的距离(长度)要小(短)。在其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿着基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/5。在一些其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿着基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/10。在一些其他实施例中，电感器结构350可以布置为直接连接焊盘306，从而可以省去导电布线374。半导体封装组件600A的电感器结构350的设置可以保护RF电路302避免受到来自设置在同一半导体晶粒300中的数字/模拟电路304的噪声干扰(噪声耦合问题)。因此，RF电路302的噪声抗干扰度得到改善。更详细地说，通过电感器结构350的这种设置，RF电路302的噪声抗干扰度将增强超过10dB。
图2是根据本发明的一些实施例的半导体封装组件600B的电路图。在一些实施例中，半导体封装组件600B包括安装在基座800上的半导体封装500B(例如射频(RF)系统级芯片(SoC)封装)。此外，半导体封装500B包括半导体晶粒300和基板200。下文中实施例的元件与先前参考图1描述的元件相同或相似，为简洁起见不再赘述。半导体封装组件600B的半导体晶粒300包括焊盘306，焊盘306电连接到半导体晶粒300的RF电路302。基座800上的晶粒外部件电路810(例如，天线)电连接到半导体晶粒300的焊盘306。半导体封装组件600A与半导体封装组件600B之间的差异在于电感器结构350的一端子352电连接到半导体晶粒300上的焊盘306，并靠近(在一些情况下为物理接触)焊盘306，并且电感器结构350的另一端子354电连接到基板200上的GND端子360B。
如图2所示，半导体晶粒300的焊盘306可以布置为靠近RF电路302而不是靠近数字/模拟电路304。电感器结构350的端子352靠近(或者接触)焊盘306。因此，在一些实施例中，电感器结构350的端子352通过导电路径372连接到焊盘306，并且电感器结构350的另一端子354直接短接到在基板200的晶粒附接表面202上的GND端子360B。在一些实施例中，在焊盘306与电感器结构350的一端子352之间以及在接地(GND)端子360B与电感器结构350的另一端子354之间没有额外的电子器件/组件(例如电容器、滤波器或天线)来耦合。
在一些实施例中，半导体封装组件600B的电感器结构350包括接合线，例如图5E所示的电感器结构350E。此外，GND端子360B可以包括在基板200上的GND焊盘或GND平面(例如图5E所示的GND平面226)。
如图5E所示，接合线可以用作电感器结构350E。此外，电感器结构350E可以用作无源电感器结构。电感器结构350E的端子与半导体晶粒300的焊盘308和布置在基板200的晶粒附接表面上的GND平面226电耦合，并且与半导体晶粒300的焊盘308和布置在基板200的晶粒附接表面上的GND平面226接触。导电线210与半导体晶粒300的焊盘306，以及焊盘214、导电布线217(如图1至4中所示)和通孔结构220电耦合，并且与半导体晶粒300的焊盘306，以及焊盘214、导电布线217和通孔结构220接触。
在一些实施例中，基座800上的晶粒外部件电路810通过导电线210、焊盘214、基板200的通孔结构220和基座800的焊盘802电连接至半导体芯片300的焊盘306。因此，电连接到半导体晶粒300的焊盘306的导电线210、焊盘214、通孔结构220、焊盘802和晶粒外部件电路810形成导电路径372。
在一些实施例中，导电路径370B由电耦合在焊盘306和GND端子360B之间的电感器结构350形成。换句话说，导电路径370B从电感器结构350的端子354到半导体晶粒300的焊盘306。导电路径370B不同于导电路径372。电感器结构812和电感器结构350是分离的电感器结构。因此，导电路径370B从与焊盘306的连接中与导电路径372分流。此外，安装在基座800上的天线820不经过电感器结构350而电连接到半导体晶粒300的焊盘306。
因为导电路径370B(即电感器结构350)的两个端子不使用任何额外的电子器件而电连接到焊盘306和GND端子360B，并且靠近(或直接接触)焊盘306和GND端子360B。因此，导电路径370B的长度远小于导电路径372的长度。换句话说，电感器结构350和RF焊盘308之间的导电路径370B的距离(长度)比天线820与RF焊盘306之间的导电路径372的距离(长度)要小(短)。在其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿着基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/5。在一些其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿着基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/10。在一些其他实施例中，电感器结构350可以布置为直接连接焊盘306，从而可以省去导电布线374。电感器结构350的设置可以保护RF电路302避免受到来自设置在同一半导体晶粒300中的数字/模拟电路304的噪声干扰(噪声耦合问题)。因此，RF电路302的噪声抗干扰度得到改善。更详细地说，通过电感器结构350的这种设置，RF电路302的噪声抗干扰度将增强超过10dB。
图3是根据本发明的一些实施例的半导体封装组件600C的电路图。在一些实施例中，半导体封装组件600C包括安装在基座800上的半导体封装500C(例如射频(RF)系统级芯片(SoC)封装)。此外，半导体封装500C包括半导体晶粒300和基板200。下文中实施例的元件与先前参考图1和图2描述的元件相同或相似，为了简洁起见不再赘述。半导体封装组件600B与半导体封装组件600C之间的不同之处在于，半导体封装组件600C的半导体晶粒300包括两个分离的焊盘306和308，两个分离的焊盘306和308均电连接到半导体晶粒300的RF电路302，并且半导体封装组件600C的基板200包括分别电连接到分离的焊盘306和308的两个分离的焊盘214和224。电感器结构350的两个端子分别电连接到基板200上的焊盘224和GND端子360B。在一些实施例中，如图3所示，半导体晶粒300的RF电路302通过导电线230耦接至基板200上的电感器结构350。例如，导电线230的两端可分别电连接至半导体晶粒300的相应的焊盘308和基板200的相应的焊盘224。在一些其他实施例中，导电线230的靠近半导体晶粒300的端子电连接到焊盘306，从而可以省去焊盘308。
在一些实施例中，如图3所示，基板200的分离的焊盘214和224可以布置为靠近半导体晶粒300的RF电路302。分离的焊盘214和224可以通过焊盘306和308以及导电线210和230电连接到RF电路302。电感器结构350的一端子352与焊盘224接触，并且电感器结构350的另一端子354直接短接到基板200的晶粒附接表面202上的GND端子360B。在一些实施例中，在焊盘308与电感器结构350的一端子352之间以及在接地(GND)端子360B与电感器结构350的另一端子354之间没有额外的电子器件/部件(例如电容器、滤波器或天线)来耦合。在一些实施例中，电感器结构350的一端子352通过导电路径374电连接到半导体晶粒300的焊盘306。
在一些实施例中，半导体封装组件600C的电感器结构350包括无源电感器结构，例如无源电感器结构包括螺旋形(spiral-shaped)导电布线(例如图5B中示出的电感器结构350B)，短柱形(stub-shaped)导电布线(例如图5C所示的电感器结构350C)或曲折线形(meander line-shaped)导电布线(例如图5D所示的电感器结构350D)。此外，GND端子360B可以包括在基板200上的GND焊盘或GND平面(例如图5B-5D所示的GND平面226)。
如图5B所示，电感器结构350B为方形螺旋形。电感器结构350B可以是基板200的GND平面226的一部分。电感器结构350B的一端子352B可以通过导电布线228电连接到基板200的焊盘224。电感器结构350B的另一端子354B可以电连接到GND平面226(用作如图3所示的GND端子360B)。此外，(无源)电感器结构350可以使用其他螺旋形电感器结构，例如六角形螺旋形电感器结构，八角形螺旋形电感器结构或者圆形螺旋形电感器结构。
如图5C所示，电感器结构350C为短柱形。电感器结构350C可以是基板200的GND平面226的一部分。电感器结构350C的一端子352C可以电连接到基板200的焊盘224。电感器结构350C的另一端子354C可以电连接到GND平面226(用作如图3所示的GND端子360B)。
如图5D所示，电感器结构350D为曲折线形。电感器结构350D可以是基板200的GND平面226的一部分。电感器结构350D的一端子352D可以电连接到基板200的焊盘224。电感器结构350D的另一端子354D可以是电连接到GND平面226(用作如图3所示的GND端子360B)。
在一些实施例中，如图3所示，半导体封装组件600C的电感器结构350嵌入在基板200的相互连接(图未示)中形成。因此，半导体封装组件600C的电感器结构350可以是集成无源器件(IPD)。此外，半导体封装组件600C的电感器结构350可以直接设置在基板200的晶粒附接表面202上。因此，半导体封装组件600C的电感器结构350可以是表面安装器件(SMT)。
在一些实施例中，基座800上的晶粒外部件电路810通过导电线210、焊盘214、基板200的通孔结构220和基座800的焊盘802电连接到半导体晶粒300的焊盘306。因此，电连接到半导体晶粒300的焊盘306的导电线210、焊盘214、通孔结构220、焊盘802和晶粒外部件电路810形成导电路径372。
在一些实施例中，电感器结构350通过导电线230和基板200的焊盘224电连接到半导体晶粒300的焊盘308。因此，电耦合在焊盘308和GND端子360B之间的导电线230、基板200的焊盘224和电感器结构350形成导电路径370C。换句话说，导电路径370C从电感器结构350的端子354到半导体晶粒300的焊盘308。导电路径370C不同于导电路径372。例如，导电路径370C可以包括电感器结构350、导电线230和焊盘224。电感器结构812和电感器结构350是分离的电感器结构。因此，半导体晶粒300的焊盘306和308电耦合在导电路径370C和导电路径372之间。此外，安装在基座800上的天线820不经过基板200上的电感器结构350而电连接到半导体晶粒300的焊盘306。
在一些实施例中，导电线230、焊盘224和电感器结构350可共同形成半导体封装组件600C的复合电感器结构。因此，复合电感器结构的两个端子与连接到RF电路302的焊盘308和连接到基板200上的GND端子360B相接触。
在一些实施例中，半导体封装组件600C的电感器结构350直接设置在与基板200的晶粒附接表面201相对侧的焊球附接表面203上。电感器结构350可以通过基板200的其他通孔结构(图未示)电连接到焊盘224。
因为导电路径370C(导电路径370C包括电感器结构350、导电线230和焊盘224)的两个端子不经过任何额外的电子设备而电连接到焊盘308和GND端子360B，并且靠近焊盘308和GND端子360B。因此，导电路径370C的长度远小于导电路径372的长度。换句话说，电感器结构350和焊盘308之间的导电路径370C的距离(长度)比天线820与焊盘306之间的导电路径372的距离(长度)要小(短)。在其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/5。在一些其他实施例中，电感器结构350的端子352与焊盘306之间的导电路径374的长度小于导电路径372沿着基板200布置的区段的长度(例如焊盘306和焊盘802之间的导电路径217的长度)的1/10。在一些其他实施例中，电感器结构350可以布置为直接连接焊盘306，从而可以省去导电布线374。电感器结构350的设置可以保护RF电路302避免受到来自设置在同一半导体晶粒300中的数字/模拟电路304的噪声干扰(噪声耦合问题)。因此，RF电路302的噪声抗干扰度得到改善。更详细地说，通过电感器结构350的这种设置，RF电路302的噪声抗干扰度将增强超过10dB。
图4是根据本发明的一些实施例的半导体封装组件600D的电路图。在一些实施例中，半导体封装组件600D包括安装在基座800上的半导体封装500D(例如射频(RF)系统级芯片(SoC)封装)。此外，半导体封装500D包括半导体芯片300和基板200。下文中实施例的元件与先前参考图1-3描述的元件相同或相似。为简洁起见不再赘述。半导体封装组件600C与半导体封装组件600D之间的不同之处在于，半导体封装组件600D的电感器结构350直接设置在或嵌入基座800中。
在一些实施例中，半导体封装组件600D的基座800包括几个分离的焊盘802，804和822，晶粒外部件电路810，电感器结构350以及靠近封装附接表面801设置的GND端子360C。焊盘802可以用作半导体晶粒300的RF电路302的输入/输出(I/O)连接。此外，晶粒外部件电路810电连接到焊盘802。此外，焊盘804可以用作半导体晶粒300的数字/模拟电路304的输入/输出(I/O)连接。在一些实施例中，焊盘822用作半导体晶粒300的RF电路302以及基座800上的电感器结构350的连接。此外，电感器结构350的一端子352与焊盘822接触，并且电感器结构350的另一端子354短接到基座800的GND端子360C。在一些实施例中，在焊盘308和电感器结构350的一端子352之间以及的接地(GND)端子360C和电感器结构350另一端子354之间没有额外的电子设备/部件(例如电容器、滤波器或天线)来耦合。
在一些实施例中，半导体封装组件600D的电感器结构350包括无源电感器结构，例如无源电感器结构包括螺旋形导电布线(例如图5B中示出的电感器结构350B)，短柱形导电布线(例如图5C所示的电感器结构350C)或曲折线形导电布线(例如图5D所示的电感器结构350D)。此外，GND端子360C可以包括在基座800上的GND焊盘或GND平面(例如图5B-5D所示的GND平面326)。
如图5B所示，电感器结构350B是方形螺旋形。电感器结构350B可以是基座800的GND平面326的一部分。电感器结构350B的一端子352B可以通过导电路径228电连接到基座800的焊盘822。电感器结构350B的另一端子354A结构可以电连接到GND平面326(用作GND端子360C)。此外，(无源)电感器结构350可以使用其他螺旋形电感器结构，例如六角形螺旋形电感器结构，八角形螺旋形电感器结构或者圆形螺旋形电感器结构。
如图5C所示，电感器结构350C为短柱形。电感器结构350C可以是基座800的GND平面326的一部分。电感器结构350C的端子352C可以电连接到基座800的焊盘822。电感器结构350C的另一端子354C可以电连接到GND平面326(用作GND端子360C)。
如图5D所示，电感器结构350D为曲折线形。电感器结构350D可以是基座800的GND平面326的一部分。电感器结构350D的一端子352D可以电连接到基座800的焊盘822。电感器结构350D的另一端子354D可以电连接到GND平面326(用作GND端子360C)。
在一些实施例中，如图4所示，半导体封装组件600D的电感器结构350直接设置在或嵌入基座800的封装附接表面801中形成。例如电感器结构350可形成为嵌入基座800中，并靠近基座800的封装附接表面801。电感器结构350可以与基座800的导电布线(例如连接到晶粒外部件电路810的电子部件的导电布线)同时形成。因此，半导体封装组件600D的电感器结构350可以是集成无源器件(IPD)。此外，半导体封装组件600D的电感器结构350可以直接设置在基座800的封装附接表面801上。因此，半导体封装组件600D的电感器结构350可以是表面安装器件(SMT)。
在一些实施例中，半导体封装组件600D的电感器结构350直接设置在与基座800的封装附接表面801相对的表面上。电感器结构350可以通过基座800的通孔结构(图未示)电连接到焊盘822。
在一些实施例中，如图4所示，半导体封装组件600D的基板200包括电连接到半导体晶粒300的RF电路302、且靠近半导体晶粒300的RF电路302的分离的焊盘214和224，分离的导电布线217和227以及分离的通孔结构220和240。通孔结构220的两端分别电连接至导电布线217和基座800的焊盘802。通孔结构240的两端分别电连接至导电布线227和基座800的焊盘822。导电布线217和电连接至导电布线217的通孔结构220可作为基板200的焊盘214与基座800的焊盘802之间的相互连接。此外，导电布线227及电连接到导电布线227的通孔结构240可作为基板200的焊盘224和基板200的焊盘822之间的另一相互连接。在一些实施例中，导电布线227的结构与导电布线217的结构相似或相同。通孔结构240的结构可以与通孔结构220的结构相似或相同。
在一些实施例中，电感器结构350通过导电线230，焊盘224，导电布线227，通孔结构240和通孔结构240电连接到靠近半导体晶粒300的RF电路302的焊盘308。在一些实施例中，电耦合在焊盘308和GND端子360C之间的导电线230，焊盘224，导电布线227，通孔结构240，焊盘822和电感器结构350形成导电路径370D。换句话说，导电路径370D从电感器结构350的端子354到半导体晶粒300的RF焊盘308。导电路径370D不同于导电路径372。电感器结构812和电感器结构350是分离的电感器结构。因此，半导体晶粒300的焊盘306和308电耦合在导电路径370D和导电路径372之间。此外，安装在基座800上的天线820不经过基座800上的电感器结构350电连接到半导体晶粒300的RF焊盘306。
在一些实施例中，导电线230，焊盘224，导电布线227，通孔结构240，焊盘822和电感器结构350可共同形成半导体封装组件600D的复合电感器结构。因此，复合电感器结构的两个端子与连接到RF电路302的焊盘308和基座800上的GND端子360C接触。
因为导电路径370D(导电路径370D包括电感器结构350，导电线230，焊盘224，导电布线227，通孔结构240和焊盘822)的两个端子不使用任何额外的电子装置而电连接到焊盘308和GND端子360C，并且靠近焊盘308和GND端子360C。因此，导电路径370D的长度远小于导电路径372的长度。换句话说，电感器结构350和焊盘308之间的导电路径370D的距离(长度)比天线820和焊盘306之间的导电路径372的距离(长度)要小(短)。电感器结构350的设置可以保护RF电路302避免受到来自设置在同一半导体晶粒300中的数字/模拟电路304的噪声干扰(噪声耦合问题)。因此，RF电路302的噪声抗干扰度得到改善。
本实施例提供了一种半导体封装组件。半导体封装组件包括射频(RF)系统级芯片(SoC)封装组件，射频(RF)系统级芯片(SoC)封装组件具有封装在同一芯片并用于增强耦合噪声抗干扰度的电感器结构。半导体封装组件包括具有集成RF电路和数字/模拟电路的半导体晶粒。RF电路通过相应的RF连接到基座上的匹配电路。焊盘和匹配电路的天线之间的RF导电路径可以用作半导体封装组件的被干扰电路。此外，数字/模拟电路可以充当半导体封装组件的干扰源电路。半导体封装组件使用在靠近RF导电路径上的RF焊盘设置的封装在同一芯片的电感器结构。在一些实施例中，封装在同一芯片的电感器结构提供RF导电路径的分路路径并且不使用任何额外的电子器件而短接到GND端子。电感器结构350的这种设置可以耦合来自同一半导体晶粒300中的数字/模拟电路的噪声。因此，RF电路的噪声抗干扰度得以改善。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。

Claims (22)

1.一种半导体封装组件，其特征在于，包括：
基板，具有晶粒附接表面和与晶粒附接表面相对的焊球附接表面；
半导体晶粒，安装在所述基板的晶粒附接表面上，其中所述半导体晶粒包括：射频电路；以及电连接到所述射频电路的第一晶粒焊盘；
基座，安装在所述基板的焊球附接表面上；以及
第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子。
2.根据权利要求1所述的半导体封装组件，其特征在于，从所述第一电感器结构的第一端子至所述第一晶粒焊盘的第一导电路径的第一距离小于第二导电路径沿着所述基板布置的区段的长度的1/5，其中第二导电路径从该半导体封装组件的天线到所述第一晶粒焊盘。
3.根据权利要求2所述的半导体封装组件，其特征在于，从所述第一电感器结构的第一端子至所述第一晶粒焊盘的第一导电路径的第一距离小于第二导电路径沿着所述基板布置的区段的长度的1/10。
4.根据权利要求1所述的半导体封装组件，其特征在于，所述第一电感器结构的第一端子直接接触所述第一晶粒焊盘。
5.根据权利要求1所述的半导体封装组件，其特征在于，所述第一电感器结构直接位于所述半导体晶粒上，所述第一电感器结构包括有源电感器结构。
6.根据权利要求5所述的半导体封装组件，其特征在于，所述有源电感器结构包括经典的回转器-C有源电感器结构。
7.根据权利要求1所述的半导体封装组件，其特征在于，所述第一电感器结构包括无源电感器结构，所述无源电感器结构包括方形螺旋形电感器结构、短柱形电感器结构、曲折线形电感器结构或螺旋形电感器结构。
8.根据权利要求1所述的半导体封装组件，其特征在于，所述第一电感器结构包括六角形螺旋电感器结构、八角形螺旋电感器结构、圆形螺旋电感器结构、集成无源器件、表面安装器件或接合线。
9.根据权利要求1所述的半导体封装组件，其特征在于，
所述基板包括：
第一焊盘，在所述基板的晶粒附接表面上；
导电布线，靠近所述基板的晶粒附接表面且电连接到所述第一焊盘；
通孔结构，穿过所述基板并电连接到所述导电布线的；以及
其中所述基座包括：
第二焊盘，在所述焊球附接表面上，其中第二焊盘电连接到所述通孔结构和所述第一电感器结构的第一端子，
其中直接位于所述基座上的所述第一电感器结构、所述第一焊盘、所述导电布线、所述通孔结构及所述第二焊盘共同形成复合电感器结构。
10.根据权利要求1所述的半导体封装组件，其特征在于，所述第一电感器结构与所述半导体晶粒、所述基板或所述基座接触。
11.根据权利要求1所述的半导体封装组件，其特征在于，所述半导体晶粒包括：
第二晶粒焊盘，其中所述第二晶粒焊盘电连接到所述半导体晶粒的射频电路和基座上的天线，其中所述第一晶粒焊盘将所述第一电感器结构与所述第二晶粒焊盘分离。
12.根据权利要求1所述的半导体封装组件，其特征在于，还包括：
晶粒外部件电路，与所述半导体晶粒的射频电路电连接，其中所述晶粒外部件电路包括匹配电路、滤波器和天线。
13.根据权利要求12所述的半导体封装组件，其特征在于，所述匹配电路包括第二电感器结构，其中所述第一电感器结构与所述第二电感器结构为分离的电感器结构。
14.根据权利要求1所述的半导体封装组件，其特征在于，所述半导体晶粒包括：
数字/模拟电路；以及
数字/模拟晶粒焊盘，电连接到数字/模拟电路。
15.根据权利要求14所述的半导体封装组件，其特征在于，所述第一晶粒焊盘和所述数字/模拟晶粒焊盘是分离的晶粒焊盘。
16.根据权利要求1所述的半导体封装组件，其特征在于，从所述第一电感器结构的第二端子到所述第一晶粒焊盘的第三导电路径的第三距离小于从该半导体封装组件的天线到所述第一晶粒焊盘的第二导电路径的第二距离。
17.一种半导体封装组件，其特征在于，包括：
半导体晶粒，安装在基座上，其中所述半导体晶粒包括：射频电路；电连接到所述射频电路的第一晶粒焊盘；
基板，在所述半导体晶粒和所述基座之间；以及
第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子；
天线，在基座上，并且不经过所述第一电感器结构而电连接到所述第一晶粒焊盘。
18.根据权利要求17所述的半导体封装组件，其特征在于，所述射频电路包括接收器或发射器。
19.根据权利要求17所述的半导体封装组件，其特征在于，所述半导体晶粒包括：
第二晶粒焊盘，电连接到所述射频电路和所述天线，其中所述第一晶粒焊盘将所述第一电感器结构与所述第二晶粒焊盘分离。
20.根据权利要求19所述的半导体封装组件，其特征在于，还包括：
晶粒外部件电路，与所述第二晶粒焊盘电连接，其中所述晶粒外部件电路包括匹配电路、滤波器和天线。
21.根据权利要求20所述的半导体封装组件，其特征在于，所述匹配电路是第二导电路径的一部分，其中第二导电路径从所述天线到所述第一晶粒焊盘。
22.一种半导体封装组件，其特征在于，包括：
半导体晶粒，安装在基座上，其中所述半导体晶粒包括：射频电路；电连接到所述射频电路的第一晶粒焊盘；
基板，在所述半导体晶粒和所述基座之间；以及
第一电感器结构，在所述基板、所述半导体晶粒或所述基座上，其中所述第一电感器结构包括：电连接到所述第一晶粒焊盘的第一端子；以及电连接到接地端子的第二端子；
天线，在基座上，并且电连接到所述第一晶粒焊盘，
其中从所述第一电感器结构的第二端子到所述第一晶粒焊盘的第一导电路径的第一距离小于从所述天线到所述第一晶粒焊盘的第二导电路径的第二距离，
其中所述第一晶粒焊盘在所述第一导电路径与所述第二导电路径之间。
CN201810365183.5A 2017-10-26 2018-04-19 半导体封装组件 Active CN109712943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/794,128 2017-10-26
US15/794,128 US10068857B2 (en) 2016-10-31 2017-10-26 Semiconductor package assembly

Publications (2)

Publication Number Publication Date
CN109712943A true CN109712943A (zh) 2019-05-03
CN109712943B CN109712943B (zh) 2020-11-20

Family

ID=66253640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810365183.5A Active CN109712943B (zh) 2017-10-26 2018-04-19 半导体封装组件

Country Status (2)

Country Link
CN (1) CN109712943B (zh)
TW (1) TWI663702B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715754B2 (en) * 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056082A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US20050243001A1 (en) * 2004-04-28 2005-11-03 Akira Miyata Antenna and radio communication apparatus
US7329950B2 (en) * 2003-11-05 2008-02-12 Broadcom Corporation RFIC die and package
CN101188438A (zh) * 2006-11-21 2008-05-28 索尼株式会社 通信系统和通信装置
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置
CN101312353A (zh) * 2007-05-22 2008-11-26 宏达国际电子股份有限公司 具有静电防护的射频装置
US20110170231A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Passive Coupler Between Package Substrate and System Board
CN105577200A (zh) * 2014-10-29 2016-05-11 联发科技（新加坡）私人有限公司 射频集成电路、无线通信单元、以及用于天线匹配的方法
CN107180826A (zh) * 2016-03-11 2017-09-19 联发科技股份有限公司 半导体封装组件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190058711A (ko) * 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
CN106415744B (zh) * 2014-06-25 2018-12-11 英特尔公司 用于形成集成无源器件的技术
WO2017111861A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Integrated passive devices on chip

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056082A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US7329950B2 (en) * 2003-11-05 2008-02-12 Broadcom Corporation RFIC die and package
US20050243001A1 (en) * 2004-04-28 2005-11-03 Akira Miyata Antenna and radio communication apparatus
CN101188438A (zh) * 2006-11-21 2008-05-28 索尼株式会社 通信系统和通信装置
JP2008167036A (ja) * 2006-12-27 2008-07-17 Toshiba Corp アンテナ装置及び無線通信装置
CN101312353A (zh) * 2007-05-22 2008-11-26 宏达国际电子股份有限公司 具有静电防护的射频装置
US20110170231A1 (en) * 2010-01-14 2011-07-14 Qualcomm Incorporated Passive Coupler Between Package Substrate and System Board
CN105577200A (zh) * 2014-10-29 2016-05-11 联发科技（新加坡）私人有限公司 射频集成电路、无线通信单元、以及用于天线匹配的方法
CN107180826A (zh) * 2016-03-11 2017-09-19 联发科技股份有限公司 半导体封装组件

Also Published As

Publication number Publication date
TW201917866A (zh) 2019-05-01
CN109712943B (zh) 2020-11-20
TWI663702B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
EP3316297B1 (en) Semiconductor package assembly
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US8299572B2 (en) Semiconductor die with backside passive device integration
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
KR101721703B1 (ko) 반도체 소자 및 그 제조 방법
US8508412B2 (en) Semiconductor package and semiconductor device
US8120164B2 (en) Semiconductor chip package, printed circuit board assembly including the same and manufacturing methods thereof
TW201115619A (en) Semiconductor device and method of integrating balun and RF coupler on a common substrate
EP1104026B1 (en) Ground plane for a semiconductor chip
TWI559341B (zh) 電子封裝件
US8644029B1 (en) Surface mount bias tee
US6636416B2 (en) Electronic assembly with laterally connected capacitors and manufacturing method
JP2007516588A (ja) 最適化された多用途アセンブリ
JP2003007910A (ja) 半導体装置
CN109712943A (zh) 半导体封装组件
US20150271914A1 (en) Integrated circuit
CN208143194U (zh) 带有esd保护功能的电感器
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
CN108305855B (zh) 电子封装件及其基板结构
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
US5389902A (en) Electromagnetic delay line having a plurality of chip capacitors disposed in more than one row
JP2004327946A (ja) 低いインダクタンス、低いインダクタンス変化を有する高周波インダクタ及びその製造方法
US7414505B2 (en) High frequency inductor having low inductance and low inductance variation and method of manufacturing the same
TW201640531A (zh) 電子裝置
KR20030048691A (ko) 작은 값의 적은 변화를 가지는 고주파 인덕터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant