TWI663702B - 半導體封裝組件 - Google Patents

半導體封裝組件 Download PDF

Info

Publication number
TWI663702B
TWI663702B TW107113706A TW107113706A TWI663702B TW I663702 B TWI663702 B TW I663702B TW 107113706 A TW107113706 A TW 107113706A TW 107113706 A TW107113706 A TW 107113706A TW I663702 B TWI663702 B TW I663702B
Authority
TW
Taiwan
Prior art keywords
die
inductor structure
pad
electrically connected
semiconductor package
Prior art date
Application number
TW107113706A
Other languages
English (en)
Other versions
TW201917866A (zh
Inventor
孫瑞伯
林聖謀
吳文洲
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/794,128 external-priority patent/US10068857B2/en
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201917866A publication Critical patent/TW201917866A/zh
Application granted granted Critical
Publication of TWI663702B publication Critical patent/TWI663702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明公開一種半導體封裝組件，包括：基板，具有晶粒附接表面和與晶粒附接表面相對的焊球附接表面；半導體晶粒，安裝在該基板的晶粒附接表面上，其中該半導體晶粒包括：射頻電路；以及電連接到該射頻電路的第一晶粒焊盤；基座，安裝在該基板的焊球附接表面上；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子。這種設置可保護射頻電路避免受到來自數位/類比電路的雜訊干擾，減少雜訊耦合問題，提高射頻電路的雜訊抗干擾能力。

Description

半導體封裝組件
本發明涉及半導體技術領域，更具體地，涉及一種半導體封裝組件。
為了確保電子產品和通訊設備的小型化和多功能性，業界希望半導體封裝尺寸小，以支持多引腳連接、高速和高實用性。多功能系統級晶片(system-on-a-chip,SoC)封裝包括單個晶片，並將系統通常需要的複數個功能電路整合到單個晶片之中。然而，在設計用於射頻(radio frequency,RF)應用的系統級晶片(SoC)封裝時，整合的RF數位電路和RF類比電路會引起不期望的雜訊耦合問題。
因此，一種新穎的半導體封裝組件係亟需的。
有鑑於此，本發明提供一種半導體封裝組件，以提高射頻電路的雜訊抗干擾能力。
根據本發明的第一方面，公開一種半導體封裝組件，包括：基板，具有晶粒附接表面和與晶粒附接表面相對的焊球附接表面；半導體晶粒，安裝在該基板的晶粒附接表面上，其中該半導體晶粒包括：射頻電路；以及電連接到該射頻電路的第一晶粒焊盤；基座，安裝在該基板的焊球附接表面 上；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子。
根據本發明的第二個方面，公開一種半導體封裝組件，包括：半導體晶粒，安裝在基座上，其中該半導體晶粒包括：射頻電路；電連接到該射頻電路的第一晶粒焊盤；基板，在該半導體晶粒和該基座之間；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子；天線，在基座上，並且不經過該第一電感器結構而電連接到該第一晶粒焊盤。
根據本發明的第三個方面，公開一種半導體封裝組件，包括：半導體晶粒，安裝在基座上，其中該半導體晶粒包括：射頻電路；電連接到該射頻電路的第一晶粒焊盤；基板，在該半導體晶粒和該基座之間；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子；天線，在基座上，並且電連接到該第一晶粒焊盤，其中從該第一電感器結構的第二端子到該第一晶粒焊盤的第一導電路徑的第一距離小於從該天線到該第一晶粒焊盤的第二導電路徑的第二距離，其中該第一晶粒焊盤在該第一導電路徑與該第二導電路徑之間。
本發明提供的半導體封裝組件包括在該基板、該半導體晶粒或該基座上的第一電感器結構，第一電感器結構包括 電連接到該第一晶粒焊盤的第一端子以及電連接到接地端子的第二端子。第一電感器結構的這種設置可以保護射頻電路避免受到來自數位/類比電路的雜訊干擾，減少雜訊耦合問題，從而提高射頻電路的雜訊抗干擾能力，提高封裝組件的穩定性。
600A、600B、600C、600D‧‧‧半導體封裝組件
500A、500B、500C、500D‧‧‧半導體封裝
200‧‧‧基板
202‧‧‧晶粒附接表面
204‧‧‧焊球附接表面
210、212、230‧‧‧導電線
214、216、224、306、308、312、802、804、822‧‧‧焊盤
217、218、227、228、374、376、842‧‧‧導電佈線
220、222‧‧‧通孔結構
226、326‧‧‧GND平面
300‧‧‧半導體晶粒
301‧‧‧上表面
302‧‧‧RF電路
304‧‧‧數位/類比電路
350、350A、350B、350C、350D、350E、350F‧‧‧電感器結構
352、352A、352B、352C、352D、352F、354、354A、354B、354C、354D、354F‧‧‧端子
356A、356B‧‧‧跨導器
358、814‧‧‧電容器
360A、360B、360C、816‧‧‧接地端子
370A、370B、370C、370D、372‧‧‧導電路徑
800‧‧‧基座
801‧‧‧封裝附接表面
810‧‧‧晶粒外部件電路
811‧‧‧匹配電路
812‧‧‧電感器結構
818‧‧‧濾波器
820‧‧‧天線
通過閱讀後續的詳細描述和實施例可以更全面地理解本發明，該實施例參照附圖給出，其中：第1-4圖係根據本發明的一些實施例的半導體封裝組件的電路圖；第5A-5E圖係根據本發明的一些實施例的位於半導體封裝組件上的同一封裝的被動電感器結構的俯視圖；第6圖係根據本發明的一些實施例的位於半導體封裝組件上的同一封裝的主動電感器結構的電路圖。
以下描述為本發明實施的較佳實施例。以下實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域技術人員應可理解，製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而係以元件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。本發明中使用的術語“元件”、“系統”和“裝置”可 以係與電腦相關的實體，其中，該電腦可以係硬體、軟體、或硬體和軟體的結合。在以下描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
對這些實施例進行了詳細的描述係為了使本領域的技術人員能夠實施這些實施例，並且應當理解，在不脫離本發明的精神和範圍情況下，可以利用其他實施例進行機械、化學、電氣和程式上的改變。因此，以下詳細描述並非係限制性的，並且本發明的實施例的範圍僅由所附申請專利範圍第限定。
下面將參考特定實施例並且參考某些附圖來描述本發明，但係本發明不限於此，並且僅由申請專利範圍限制。所描述的附圖僅係示意性的而並非限制性的。在附圖中，為了說明的目的，一些元件的尺寸可能被誇大，而不係按比例繪製。在本發明的實踐中，尺寸和相對尺寸不對應於實際尺寸。
本實施例提供一種半導體封裝組件。半導體封裝組件為系統級晶片(system-on-a-chip,SoC)封裝組件。半導體封裝組件至少包括半導體晶粒(die)、基板(substrate)、基座(base)(例如印刷電路板(printed circuit board,PCB))和單獨的電感器結構。半導體晶粒為射頻(radio frequency,RF)SoC晶粒。單獨的電感器結構佈置為靠近半導體晶粒的RF電 路的晶粒焊盤，並與晶粒焊盤電連接。單獨的電感器結構具有兩個端子。單獨的電感器結構的一端子電連接到半導體晶粒的RF電路的晶粒焊盤，並與晶粒焊盤物理接觸；單獨的電感器的另一端子不通過任何額外的電子器件而電連接到接地端。單獨的電感器結構可以減少來自半導體晶粒的數位/類比電路的雜訊干擾。
第1-4圖係根據本發明的一些實施例的半導體封裝組件600A，600B，600C和600D的電路圖。在一些實施例中，半導體封裝組件600A包括半導體封裝500A(例如，安裝在基座800上的射頻(RF)系統級晶片(SoC)封裝或者射頻(RF)系統級封裝(system-in-package,SiP))。此外，半導體封裝500A包括半導體晶粒300和基板200。類似地，半導體封裝組件600B/600C/600D相應的包括半導體封裝500B/500C/500D(例如，安裝在基座800上的射頻(RF)系統級晶片(SoC)封裝或者射頻(RF)系統級封裝(SiP))。此外，半導體封裝500B/500C/500D包括半導體晶粒300和基板200。應該注意，基板200和半導體晶粒300係半導體封裝組件500A/500B/500C/500D的分離的單獨組件。為了清楚地示出半導體封裝500A/500B/500C/500D的半導體晶粒300和基板200的佈置，第1-4圖中未示出半導體封裝500A/500B/500C/500D的塑封材料。
如第1圖所示，半導體封裝組件600A的半導體封裝500A通過複數個導電結構(圖未示)安裝在基座800的封裝附接表面(package-attach surface)801上。在一些實施例 中，基座800可以包括印刷電路板(PCB)。導電結構可以包括導電凸塊結構，例如銅凸塊、焊球結構、焊料凸塊結構、導電柱結構、導電線結構或導電膏結構。
在一些實施例中，半導體封裝組件600A的基座800包括複數個分離的焊盤802和804以及至少一個靠近封裝附接表面801設置的晶粒外部件電路(off-die component circuit)810。焊盤802可以用作半導體晶粒300的RF電路的輸入/輸出(input/output,I/O)連接。因此，焊盤802也用作基座800的RF焊盤。此外，焊盤804可用作半導體晶粒300的數位/類比電路304的輸入/輸出(I/O)連接。因此，焊盤804也用作基座800的數位/類比焊盤。
如第1圖所示，晶粒外部件電路810電連接到焊盤802。換句話說，晶粒外部件電路810可以通過焊盤802電連接到半導體晶粒300的RF電路302。晶粒外部件電路810配置為匹配RF電路(例如半導體晶粒300的RF電路302)中的寬範圍的阻抗，或者執行濾波功能。晶粒外部件電路810可以包括匹配電路(例如電感器-電容器電路)811，濾波器818和天線820。在一些實施例中，如第1圖所示，匹配電路811至少包括電感器結構812和電連接到電感器結構812的至少一個電容器814。濾波器818可以包括平衡-不平衡轉換器(balun)、雙工器(diplexer/duplexer)、或薄膜體聲波諧振器(film bulk acoustic resonator,FBAR)濾波器。匹配電路811配置為匹配RF電路(例如半導體晶粒300的RF電路302)中的寬範圍的阻抗。在一些實施例中，如第1圖所示，匹配電路811，濾波 器818和天線820通過導電佈線(conductive routing)842串聯電連接。天線820佈置在靠近晶粒外部件電路810的末端。此外，電容器814的一個電極電耦合在電感器結構812和濾波器818之間，電容器814的另一個電極電連接到接地(GND)端子816(電連接到地)。
如第1圖所示，半導體封裝組件600A的基板200包括晶粒附接表面202和與晶粒附接表面202相對的焊球附接表面204。半導體晶粒300安裝在基板200的晶粒附接表面202上，並且靠近晶粒附接表面202。此外，基板200的焊球附接表面204朝向基座800並且在焊球附接表面204上具有導電結構(圖未示)，使得基板200可以安裝在基座800上的相應焊盤上。換句話說，基座800安裝在基板200的焊球附接表面204上。
如第1圖所示，基座200包括複數個分離的焊盤214和216，導電佈線217和218以及通孔結構220和222。在一些實施例中，焊盤214和216，導電佈線217和218以及通孔結構220和222用作基板200的相互連接(interconnection)。焊盤214和216可以靠近晶粒附接表面202設置。焊盤214可以設置為靠近RF電路302，並且焊盤216設置為靠近半導體晶粒300的數位/類比電路304。在一些實施例中，焊盤214用於半導體晶粒300的RF電路302的輸入/輸出(I/O)連接。因此，焊盤214也可以用作基板200的RF焊盤。此外，焊盤216可以用作半導體晶粒300的數位/類比電路304的輸入/輸出(I/O)連接。因此，焊盤216也用作基板200的數位/類比 焊盤。
如第1圖所示，導電佈線217和218以及通孔結構220和222，均用作基板200的相互連接，導電佈線217電連接于通孔結構220和焊盤214之間，導電佈線218電連接于通孔結構222和焊盤216之間。在一些實施例中，導電佈線217和218靠近晶粒附接表面202設置，並且通孔結構220和222穿過基板200形成。每個通孔結構220和222的兩端可以分別靠近晶粒附接表面202和焊球附接表面204。導電佈線217電連接到焊盤214和通孔結構220。導電佈線218電連接到焊盤216和通孔結構222。此外，通孔結構220電連接到基座800的焊盤802。通孔結構222電連接到基座800的焊盤804。
在一些實施例中，基板200可以包括半導體基板，諸如矽基板。在一些其他實施例中，基板200可以包括諸如有機材料的介電質材料。在一些實施例中，有機材料包括具有玻璃纖維的聚丙烯(polypropylene,PP)，環氧樹脂，聚醯亞胺，氰酸酯，其他合適的材料或它們的組合。
如第1圖所示，半導體晶粒300通過半導體晶粒300和基板200之間的粘合劑(圖未示)安裝在基板200的晶粒附接表面202上，並且靠近晶粒附接表面202。此外，半導體晶粒300通過半導體晶粒300與基座800之間的基板200安裝在基座800上。在一些實施例中，半導體晶粒300包括一個或複數個RF電路302，一個或複數個數位/類比電路304，複數個分離的焊盤306和312，以及導電佈線376。此外，RF電路302和數位/類比電路304形成在半導體晶粒300中。焊盤 306和312以及導電佈線376可以用作在半導體晶粒300中的RF電路302和數位/類比電路304的相互連接。RF電路302和數位/類比電路304整合到單個晶粒(半導體晶粒300)中。在一些實施例中，RF電路302的基本部件包括至少一個接收器(Rx)或至少一個發射器(Tx)。RF電路302也可以用作被干擾電路(victim circuit)，其中被干擾電路為被耦合雜訊(coupled noise)干擾到而造成效能變差的電路。在一些實施例中，數位/類比電路304的基本組件包括導電佈線，電阻器，電容器，電感器，二極體和電晶體。數位/類比電路304也可以用作干擾源電路(aggressor circuit)，其中干擾源電路為製造並發射耦合雜訊的電路。數位/類比電路304可以通過導電佈線376電連接到相應焊盤312。在一些實施例中，導電佈線376包括半導體晶粒300中的接觸結構，通孔結構和導電跡線。
如第1圖所示，焊盤306和312可以靠近半導體晶粒300的上表面301設置。在一些實施例中，焊盤306靠近RF電路302佈置。此外，焊盤306可以用於半導體晶粒300的RF電路302的輸入/輸出(I/O)連接。因此，焊盤306也可以用作半導體晶粒300的RF焊盤。焊盤312可以佈置為靠近數位/類比電路304。此外，焊盤312可以用作半導體晶粒300的數位/類比電路304的輸入/輸出(I/O)連接。因此，焊盤312也用作半導體晶粒300的數位/類比焊盤。
在一些實施例中，半導體晶粒300通過引線接合技術電連接到基板200。在一些實施例中，如第1圖所示，半導體晶片300通過包括有導電線的導電結構(例如導電線210和 212)與基板200電連接。例如，導電線210的兩端可以分別電連接到半導體晶粒300的相應的焊盤306和基板200的相應的焊盤214。例如，每一根導電線212的兩端可分別電連接至半導體晶粒300的相應的數位/類比焊盤312和基板200的相應的數位/類比焊盤216。
如第1圖所示，半導體封裝組件600A包括設置在或嵌入在半導體封裝500A的半導體晶粒300中的電感器結構350。電感器結構350可以佈置為靠近焊盤306並且電連接到焊盤306。在一些實施例中，電感器結構350包括用作焊盤區域的兩個端子352和354。電感器結構350的一端子352可以通過導電佈線374電連接到焊盤306。換句話說，導電佈線374連接電感器結構350的一端子352和半導體晶粒300的焊盤306。導電佈線374包括在半導體晶粒300中的接觸結構，通孔結構和導電跡線。電感器結構350的另一端子354可以電連接並短接到接地(GND)端子360A(即電連接到地)。在一些實施例中，在導電佈線374與電感器結構350的一端子352之間以及在接地(GND)端子360A與電感器結構350的另一端子354之間沒有額外的電子設備/部件(例如電容器、濾波器或天線)來耦合。
在一些實施例中，半導體封裝組件600A的電感器結構350包括被動電感器結構或主動電感器結構。例如，被動電感器結構可以包括方形螺旋形導電佈線(例如第5A圖中示出的電感器結構350A)。如第5A圖所示，電感器結構350A的一端子352A可以與半導體封裝500A的半導體晶粒300的 相互連接(例如導電佈線、通孔結構等)整合在一起。電感器結構350A的一端子352A可以電連接到位於RF電路302和焊盤306之間的導電佈線374。電感器結構350A的另一端子354A可以電連接到接地(GND)端子360A。此外，(被動)電感器結構350可以使用其他螺旋形電感器結構，例如六角形螺旋形電感器結構，八角形螺旋形電感器結構或者圓形螺旋形電感器結構。例如，主動電感器結構可以包括經典的回轉器-C(gyrator-C)主動電感器結構，例如第6圖所示的電感器結構350F。主動電感器結構350F具有兩個端子352F和354F。主動電感器結構350F可以包括由兩個背靠背(back-to-back)連接的跨導器356A和356B組成的回轉器。此外，靠近端子354F的回轉器的一個埠連接到電容器358。電感器結構350F的端子352F可以電連接到與焊盤306連接的導電佈線374。端子354F可以靠近電容器358並且電連接到接地(GND)端子360A。
在一些實施例中，如第1圖所示，半導體封裝組件600A的電感器結構350形成在半導體晶粒300的相互連接(圖未示)中。因此，半導體封裝組件600A的電感器結構350可以係整合被動器件(integrated passive device,IPD)。此外，半導體封裝組件600A的電感器結構350可以直接設置在半導體晶粒300的上表面301上。因此，半導體封裝組件600A的電感器結構350可以係表面安裝器件(surface mount device,SMT)。
在一些實施例中，導電路徑(conductive path)372可以由電連接到半導體晶粒300的焊盤306的導電部件(包括 電感器結構812，電容器814，GND端子816，濾波器818和天線820)形成。換句話說，導電路徑372從天線820到半導體晶粒300的焊盤306。晶粒外部件電路810係導電路徑372的一部分。此外，導電路徑370A可以由電耦合在半導體晶粒300的焊盤306和接地(GND)端子360A之間的電感器結構350形成。換句話說，導電路徑370A從電感器結構350的端子354到半導體晶粒300的焊盤306。導電路徑370A不同於導電路徑372。電感器結構812和電感器結構350係分離的電感器結構。因此，半導體晶粒300的焊盤306電耦合在導電路徑370A和導電路徑372之間。此外，安裝在基座800上的天線820不經過電感器結構350而電連接到半導體晶粒300的焊盤306。
因為導電路徑370A(即電感器結構350)的兩個端子不使用任何額外的電子器件而電連接到焊盤306和GND端子360A，並靠近焊盤306和GND端子360A。因此，在一些實施例中，導電路徑370A的長度遠小於導電路徑372的長度。換句話說，電感器結構350與焊盤306之間的導電路徑370A的距離(長度)比天線820與焊盤306之間的導電路徑372的距離(長度)要小(短)。在其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿著基板200佈置的區段的長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/5。在一些其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿著基板200佈置的區段的 長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/10。在一些其他實施例中，電感器結構350可以佈置為直接連接焊盤306，從而可以省去導電佈線374。半導體封裝組件600A的電感器結構350的設置可以保護RF電路302避免受到來自設置在同一半導體晶粒300中的數位/類比電路304的雜訊干擾(雜訊耦合問題)。因此，RF電路302的雜訊免疫力得到改善。更詳細地說，通過電感器結構350的這種設置，RF電路302的雜訊免疫力將增強超過10dB。
第2圖係根據本發明的一些實施例的半導體封裝組件600B的電路圖。在一些實施例中，半導體封裝組件600B包括安裝在基座800上的半導體封裝500B(例如射頻(RF)系統級晶片(SoC)封裝)。此外，半導體封裝500B包括半導體晶粒300和基板200。下文中實施例的組件與先前參考第1圖描述的組件相同或相似，為簡潔起見不再贅述。半導體封裝組件600B的半導體晶粒300包括焊盤306，焊盤306電連接到半導體晶粒300的RF電路302。基座800上的晶粒外部件電路810電連接到半導體晶粒300的焊盤306。半導體封裝組件600A與半導體封裝組件600B之間的差異在於電感器結構350的一端子352電連接到半導體晶粒300上的焊盤306，並靠近(在一些情況下為物理接觸)焊盤306，並且電感器結構350的另一端子354電連接到基板200上的GND端子360B。
如第2圖所示，半導體晶粒300的焊盤306可以佈置為靠近RF電路302而不係靠近數位/類比電路304。電感器結構350的端子352靠近(或者接觸)焊盤306。因此，在一 些實施例中，電感器結構350的端子352通過導電路徑372連接到焊盤306，並且電感器結構350的另一端子354直接短接到在基板200的晶粒附接表面202上的GND端子360B。在一些實施例中，在焊盤306與電感器結構350的一端子352之間以及在接地(GND)端子360B與電感器結構350的另一端子354之間沒有額外的電子器件/組件(例如電容器、濾波器或天線)來耦合。
在一些實施例中，半導體封裝組件600B的電感器結構350包括接合線，例如第5E圖所示的電感器結構350E。此外，GND端子360B可以包括在基板200上的GND焊盤或GND平面(例如第5E圖所示的GND平面226)。
如第5E圖所示，接合線可以用作電感器結構350E。此外，電感器結構350E可以用作被動電感器結構。電感器結構350E的端子與半導體晶粒300的焊盤308和佈置在基板200的晶粒附接表面上的GND平面226電耦合，並且與半導體晶粒300的焊盤308和佈置在基板200的晶粒附接表面上的GND平面226接觸。導電線210與半導體晶粒300的焊盤306，以及焊盤214、導電佈線217(如第1至4圖所示)和通孔結構220電耦合，並且與半導體晶粒300的焊盤306，以及焊盤214、導電佈線217和通孔結構220接觸。
在一些實施例中，基座800上的晶粒外部件電路810通過導電線210、焊盤214、基板200的通孔結構220和基座800的焊盤802電連接至半導體晶片300的焊盤306。因此，電連接到半導體晶粒300的焊盤306的導電線210、焊盤214、 通孔結構220、焊盤802和晶粒外部件電路810形成導電路徑372。
在一些實施例中，導電路徑370B由電耦合在焊盤306和GND端子360B之間的電感器結構350形成。換句話說，導電路徑370B從電感器結構350的端子354到半導體晶粒300的焊盤306。導電路徑370B不同於導電路徑372。電感器結構812和電感器結構350係分離的電感器結構。因此，導電路徑370B從與焊盤306的連接中與導電路徑372分流。此外，安裝在基座800上的天線820不經過電感器結構350而電連接到半導體晶粒300的焊盤306。
因為導電路徑370B(即電感器結構350)的兩個端子不使用任何額外的電子器件而電連接到焊盤306和GND端子360B，並且靠近(或直接接觸)焊盤306和GND端子360B。因此，導電路徑370B的長度遠小於導電路徑372的長度。換句話說，電感器結構350和RF焊盤308之間的導電路徑370B的距離(長度)比天線820與RF焊盤306之間的導電路徑372的距離(長度)要小(短)。在其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿著基板200佈置的區段的長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/5。在一些其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿著基板200佈置的區段的長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/10。在一些其他實施例中，電感器結構350可以佈置為直接連接焊 盤306，從而可以省去導電佈線374。電感器結構350的設置可以保護RF電路302避免受到來自設置在同一半導體晶粒300中的數位/類比電路304的雜訊干擾(雜訊耦合問題)。因此，RF電路302的雜訊免疫力得到改善。更詳細地說，通過電感器結構350的這種設置，RF電路302的雜訊免疫力將增強超過10dB。
第3圖係根據本發明的一些實施例的半導體封裝組件600C的電路圖。在一些實施例中，半導體封裝組件600C包括安裝在基座800上的半導體封裝500C(例如射頻(RF)系統級晶片(SoC)封裝)。此外，半導體封裝500C包括半導體晶粒300和基板200。下文中實施例的組件與先前參考第1圖和第2圖描述的組件相同或相似，為了簡潔起見不再贅述。半導體封裝組件600B與半導體封裝組件600C之間的不同之處在于，半導體封裝組件600C的半導體晶粒300包括兩個分離的焊盤306和308，兩個分離的焊盤306和308均電連接到半導體晶粒300的RF電路302，並且半導體封裝組件600C的基板200包括分別電連接到分離的焊盤306和308的兩個分離的焊盤214和224。電感器結構350的兩個端子分別電連接到基板200上的焊盤224和GND端子360B。在一些實施例中，如第3圖所示，半導體晶粒300的RF電路302通過導電線230耦接至基板200上的電感器結構350。例如，導電線230的兩端可分別電連接至半導體晶粒300的相應的焊盤308和基板200的相應的焊盤224。在一些其他實施例中，導電線230的靠近半導體晶粒300的端子電連接到焊盤306，從而可以省去 焊盤308。
在一些實施例中，如第3圖所示，基板200的分離的焊盤214和224可以佈置為靠近半導體晶粒300的RF電路302。分離的焊盤214和224可以通過焊盤306和308以及導電線210和230電連接到RF電路302。電感器結構350的一端子352與焊盤224接觸，並且電感器結構350的另一端子354直接短接到基板200的晶粒附接表面202上的GND端子360B。在一些實施例中，在焊盤308與電感器結構350的一端子352之間以及在接地(GND)端子360B與電感器結構350的另一端子354之間沒有額外的電子器件/部件(例如電容器、濾波器或天線)來耦合。在一些實施例中，電感器結構350的一端子352通過導電路徑374電連接到半導體晶粒300的焊盤306。
在一些實施例中，半導體封裝組件600C的電感器結構350包括被動電感器結構，例如被動電感器結構包括螺旋形(spiral-shaped)導電佈線(例如第5B圖中示出的電感器結構350B)，短柱形(stub-shaped)導電佈線(例如第5C圖所示的電感器結構350C)或曲折線形(meander line-shaped)導電佈線(例如第5D圖所示的電感器結構350D)。此外，GND端子360B可以包括在基板200上的GND焊盤或GND平面(例如第5B-5D圖所示的GND平面226)。
如第5B圖所示，電感器結構350B為方形螺旋形。電感器結構350B可以係基板200的GND平面226的一部分。電感器結構350B的一端子352B可以通過導電佈線228電連接 到基板200的焊盤224。電感器結構350B的另一端子354A可以電連接到GND平面226(用作如第3圖所示的GND端子360B)。此外，(被動)電感器結構350可以使用其他螺旋形電感器結構，例如六角形螺旋形電感器結構，八角形螺旋形電感器結構或者圓形螺旋形電感器結構。
如第5C圖所示，電感器結構350C為短柱形。電感器結構350C可以係基板200的GND平面226的一部分。電感器結構350C的一端子352C可以電連接到基板200的焊盤224。電感器結構350C的另一端子354C可以電連接到GND平面226(用作如第3圖所示的GND端子360B)。
如第5D圖所示，電感器結構350D為曲折線形。電感器結構350D可以係基板200的GND平面226的一部分。電感器結構350D的一端子352D可以電連接到基板200的焊盤224。電感器結構350D的另一端子354D可以係電連接到GND平面226(用作如第3圖所示的GND端子360B)。
在一些實施例中，如第3圖所示，半導體封裝組件600C的電感器結構350嵌入在基板200的相互連接(圖未示)中形成。因此，半導體封裝組件600C的電感器結構350可以係整合被動器件(IPD)。此外，半導體封裝組件600C的電感器結構350可以直接設置在基板200的晶粒附接表面202上。因此，半導體封裝組件600C的電感器結構350可以係表面安裝器件(SMT)。
在一些實施例中，基座800上的晶粒外部件電路810通過導電線210、焊盤214、基板200的通孔結構220和基 座800的焊盤802電連接到半導體晶粒300的焊盤306。因此，電連接到半導體晶粒300的焊盤306的導電線210、焊盤214、通孔結構220、焊盤802和晶粒外部件電路810形成導電路徑372。
在一些實施例中，電感器結構350通過導電線230和基板200的焊盤224電連接到半導體晶粒300的焊盤308。因此，電耦合在焊盤308和GND端子360B之間的導電線230、基板200的焊盤224和電感器結構350形成導電路徑370C。換句話說，導電路徑370C從電感器結構350的端子354到半導體晶粒300的焊盤308。導電路徑370C不同於導電路徑372。例如，導電路徑370C可以包括電感器結構350、導電線230和焊盤224。電感器結構812和電感器結構350係分離的電感器結構。因此，半導體晶粒300的焊盤306和308電耦合在導電路徑370C和導電路徑372之間。此外，安裝在基座800上的天線820不經過基板200上的電感器結構350而電連接到半導體晶粒300的焊盤306。
在一些實施例中，導電線230、焊盤224和電感器結構350可共同形成半導體封裝組件600C的複合電感器結構。因此，複合電感器結構的兩個端子與連接到RF電路302的焊盤308和連接到基板200上的GND端子360B相接觸。
在一些實施例中，半導體封裝組件600C的電感器結構350直接設置在與基板200的晶粒附接表面201相對側的焊球附接表面203上。電感器結構350可以通過基板200的其他通孔結構(圖未示)電連接到焊盤224。
因為導電路徑370C(導電路徑370C包括電感器結構350、導電線230和焊盤224)的兩個端子不經過任何額外的電子設備而電連接到焊盤308和GND端子360B，並且靠近焊盤308和GND端子360B。因此，導電路徑370C的長度遠小於導電路徑372的長度。換句話說，電感器結構350和焊盤308之間的導電路徑370C的距離(長度)比天線820與焊盤306之間的導電路徑372的距離(長度)要小(短)。在其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿基板200佈置的區段的長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/5。在一些其他實施例中，電感器結構350的端子352與焊盤306之間的導電路徑374的長度小於導電路徑372沿著基板200佈置的區段的長度(例如焊盤306和焊盤802之間的導電路徑217的長度)的1/10。在一些其他實施例中，電感器結構350可以佈置為直接連接焊盤306，從而可以省去導電佈線374。電感器結構350的設置可以保護RF電路302避免受到來自設置在同一半導體晶粒300中的數位/類比電路304的雜訊干擾(雜訊耦合問題)。因此，RF電路302的雜訊免疫力得到改善。更詳細地說，通過電感器結構350的這種設置，RF電路302的雜訊免疫力將增強超過10dB。
第4圖係根據本發明的一些實施例的半導體封裝組件600D的電路圖。在一些實施例中，半導體封裝組件600D包括安裝在基座800上的半導體封裝500D(例如射頻(RF)系統級晶片(SoC)封裝)。此外，半導體封裝500D包括半 導體晶片300和基板200。下文中實施例的組件與先前參考第1-3圖描述的組件相同或相似。為簡潔起見不再贅述。半導體封裝組件600C與半導體封裝組件600D之間的不同之處在于，半導體封裝組件600D的電感器結構350直接設置在或嵌入基座800中。
在一些實施例中，半導體封裝組件600D的基座800包括幾個分離的焊盤802，804和822，晶粒外部件電路810，電感器結構350以及靠近封裝附接表面801設置的GND端子360C。焊盤802可以用作半導體晶粒300的RF電路302的輸入/輸出(I/O)連接。此外，晶粒外部件電路810電連接到焊盤802。此外，焊盤804可以用作半導體晶粒300的數位/類比電路304的輸入/輸出(I/O)連接。在一些實施例中，焊盤822用作半導體晶粒300的RF電路302以及基座800上的電感器結構350的連接。此外，電感器結構350的一端子352與焊盤822接觸，並且電感器結構350的另一端子354短接到基座800的GND端子360C。在一些實施例中，在焊盤308和電感器結構350的一端子352之間以及的接地(GND)端子360C和電感器結構350另一端子354之間沒有額外的電子設備/部件(例如電容器、濾波器或天線)來耦合。
在一些實施例中，半導體封裝組件600D的電感器結構350包括被動電感器結構，例如被動電感器結構包括螺旋形導電佈線(例如第5B圖中示出的電感器結構350B)，短柱形導電佈線(例如第5C圖所示的電感器結構350C)或曲折線形導電佈線(例如第5D圖所示的電感器結構350D)。此外， GND端子360C可以包括在基座800上的GND焊盤或GND平面(例如第5B-5D圖所示的GND平面326)。
如第5B圖所示，電感器結構350B係方形螺旋形。電感器結構350B可以係基座800的GND平面326的一部分。電感器結構350B的一端子352B可以通過導電路徑228電連接到基座800的焊盤822。電感器結構350B的另一端子354A結構可以電連接到GND平面326(用作GND端子360C)。此外，(被動)電感器結構350可以使用其他螺旋形電感器結構，例如六角形螺旋形電感器結構，八角形螺旋形電感器結構或者圓形螺旋形電感器結構。
如第5C圖所示，電感器結構350C為短柱形。電感器結構350C可以係基座800的GND平面326的一部分。電感器結構350C的端子352C可以電連接到基座800的焊盤822。電感器結構350C的另一端子354C可以電連接到GND平面326(用作GND端子360C)。
如第5D圖所示，電感器結構350D為曲折線形。電感器結構350D可以係基座800的GND平面326的一部分。電感器結構350D的一端子352D可以電連接到基座800的焊盤822。電感器結構350D的另一端子354D可以電連接到GND平面326(用作GND端子360C)。
在一些實施例中，如第4圖所示，半導體封裝組件600D的電感器結構350直接設置在或嵌入基座800的封裝附接表面801中形成。例如電感器結構350可形成為嵌入基座800中，並靠近基座800的封裝附接表面801。電感器結構350可 以與基座800的導電佈線(例如連接到晶粒外部件電路810的電子部件的導電佈線)同時形成。因此，半導體封裝組件600D的電感器結構350可以係整合被動器件(IPD)。此外，半導體封裝組件600D的電感器結構350可以直接設置在基座800的封裝附接表面801上。因此，半導體封裝組件600D的電感器結構350可以係表面安裝器件(SMT)。
在一些實施例中，半導體封裝組件600D的電感器結構350直接設置在與基座800的封裝附接表面801相對的表面上。電感器結構350可以通過基座800的通孔結構(圖未示)電連接到焊盤822。
在一些實施例中，如第4圖所示，半導體封裝組件600D的基板200包括電連接到半導體晶粒300的RF電路302、且靠近半導體晶粒300的RF電路302的分離的焊盤214和224，分離的導電佈線217和227以及分離的通孔結構220和240。通孔結構220的兩端分別電連接至導電佈線217和基座800的焊盤802。通孔結構240的兩端分別電連接至導電佈線227和基座800的焊盤822。導電佈線217和電連接至導電佈線217的通孔結構220可作為基板200的焊盤214與基座800的焊盤802之間的相互連接。此外，導電佈線227及電連接到導電佈線227的通孔結構240可作為基板200的焊盤224和基板200的焊盤822之間的另一相互連接。在一些實施例中，導電佈線227的結構與導電佈線217的結構相似或相同。通孔結構240的結構可以與通孔結構220的結構相似或相同。
在一些實施例中，電感器結構350通過導電線 230，焊盤224，導電佈線227，通孔結構240和通孔結構240電連接到靠近半導體晶粒300的RF電路302的焊盤308。在一些實施例中，電耦合在焊盤308和GND端子360C之間的導電線230，焊盤224，導電佈線227，通孔結構240，焊盤822和電感器結構350形成導電路徑370D。換句話說，導電路徑370D從電感器結構350的端子354到半導體晶粒300的RF焊盤308。導電路徑370D不同於導電路徑372。電感器結構812和電感器結構350係分離的電感器結構。因此，半導體晶粒300的焊盤306和308電耦合在導電路徑370D和導電路徑372之間。此外，安裝在基座800上的天線820不經過基座800上的電感器結構350電連接到半導體晶粒300的RF焊盤306。
在一些實施例中，導電線230，焊盤224，導電佈線227，通孔結構240，焊盤822和電感器結構350可共同形成半導體封裝組件600D的複合電感器結構。因此，複合電感器結構的兩個端子與連接到RF電路302的焊盤308和基座800上的GND端子360C接觸。
因為導電路徑370D(導電路徑370D包括電感器結構350，導電線230，焊盤224，導電佈線227，通孔結構240和焊盤822)的兩個端子不使用任何額外的電子裝置而電連接到焊盤308和GND端子360C，並且靠近焊盤308和GND端子360C。因此，導電路徑370D的長度遠小於導電路徑372的長度。換句話說，電感器結構350和焊盤308之間的導電路徑370D的距離(長度)比天線820和焊盤306之間的導電路徑372的距離(長度)要小(短)。電感器結構350的設置可以 保護RF電路302避免受到來自設置在同一半導體晶粒300中的數位/類比電路304的雜訊干擾(雜訊耦合問題)。因此，RF電路302的雜訊免疫力得到改善。
本實施例提供了一種半導體封裝組件。半導體封裝組件包括射頻(RF)系統級晶片(SoC)封裝組件，射頻(RF)系統級晶片(SoC)封裝組件具有封裝在同一晶片並用於增強耦合雜訊免疫力的電感器結構。半導體封裝組件包括具有整合RF電路和數位/類比電路的半導體晶粒。RF電路通過相應的RF連接到基座上的匹配電路。焊盤和匹配電路的天線之間的RF導電路徑可以用作半導體封裝組件的被干擾電路。此外，數位/類比電路可以充當半導體封裝組件的干擾源電路。半導體封裝組件使用在靠近RF導電路徑上的RF焊盤設置的封裝在同一晶片的電感器結構。在一些實施例中，封裝在同一晶片的電感器結構提供RF導電路徑的分路路徑並且不使用任何額外的電子器件而短接到GND端子。電感器結構350的這種設置可以耦合來自同一半導體晶粒300中的數位/類比電路的雜訊。因此，RF電路的雜訊免疫力得以改善。
儘管已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。本領域技術人員皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。

Claims (21)

  1. 一種半導體封裝組件，其中包括：基板，具有晶粒附接表面和與晶粒附接表面相對的焊球附接表面；半導體晶粒，安裝在該基板的晶粒附接表面上，其中該半導體晶粒包括：射頻電路；以及電連接到該射頻電路的第一晶粒焊盤；基座，安裝在該基板的焊球附接表面上；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子；其中從該第一電感器結構的第二端子到該第一晶粒焊盤的第一導電路徑的第一距離小於從該半導體封裝組件的天線到該第一晶粒焊盤的第二導電路徑的第二距離。
  2. 如申請專利範圍第1項所述之半導體封裝組件，其中從該第一電感器結構的第一端子至該第一晶粒焊盤的第三導電路徑的第三距離小於該第二導電路徑沿著該基板佈置的區段的長度的1/5。
  3. 如申請專利範圍第2所述之半導體封裝組件，其中從該第一電感器結構的第一端子至該第一晶粒焊盤的第三導電路徑的第三距離小於該第二導電路徑沿著該基板佈置的區段的長度的1/10。
  4. 如申請專利範圍第1所述之半導體封裝組件，其中該第一電感器結構的第一端子直接接觸該第一晶粒焊盤。
  5. 如申請專利範圍第1所述之半導體封裝組件，其中該第一電感器結構直接位於該半導體晶粒上，該第一電感器結構包括主動電感器結構。
  6. 如申請專利範圍第5所述之半導體封裝組件，其中該主動電感器結構包括經典的回轉器-C主動電感器結構。
  7. 如申請專利範圍第1所述之半導體封裝組件，其中該第一電感器結構包括被動電感器結構，該被動電感器結構包括方形螺旋形電感器結構、短柱形電感器結構、曲折線形電感器結構或螺旋形電感器結構。
  8. 如申請專利範圍第1所述之半導體封裝組件，其中該第一電感器結構包括六角形螺旋電感器結構、八角形螺旋電感器結構、圓形螺旋電感器結構、整合被動器件、表面安裝器件或接合線。
  9. 如申請專利範圍第1所述之半導體封裝組件，其中，該基板包括：第一焊盤，在該基板的晶粒附接表面上；導電佈線，靠近該基板的晶粒附接表面且電連接到該第一焊盤；通孔結構，穿過該基板並電連接到該導電佈線的；以及其中該基座包括：第二焊盤，在該焊球附接表面上，其中第二焊盤電連接到該通孔結構和該第一電感器結構的第一端子，其中直接位於該基座上的該第一電感器結構、該第一焊盤、該導電佈線、該通孔結構及該第二焊盤共同形成複合電感器結構。
  10. 如申請專利範圍第1所述之半導體封裝組件，其中該第一電感器結構與該半導體晶粒、該基板或該基座接觸。
  11. 如申請專利範圍第1所述之半導體封裝組件，其中該半導體晶粒包括：第二晶粒焊盤，其中該第二晶粒焊盤電連接到該半導體晶粒的射頻電路和基座上的天線，其中該第一晶粒焊盤將該第一電感器結構與該第二晶粒焊盤分離。
  12. 如申請專利範圍第1所述之半導體封裝組件，其中還包括：晶粒外部件電路，與該半導體晶粒的射頻電路電連接，其中該晶粒外部件電路包括匹配電路、濾波器和天線。
  13. 如申請專利範圍第12所述之半導體封裝組件，其中該匹配電路包括第二電感器結構，其中該第一電感器結構與該第二電感器結構為分離的電感器結構。
  14. 如申請專利範圍第1所述之半導體封裝組件，其中該半導體晶粒包括：數位/類比電路；以及數位/類比晶粒焊盤，電連接到數位/類比電路。
  15. 如申請專利範圍第14所述之半導體封裝組件，其中該第一晶粒焊盤和該數位/類比晶粒焊盤係分離的晶粒焊盤。
  16. 一種半導體封裝組件，其中包括：半導體晶粒，安裝在基座上，其中該半導體晶粒包括：射頻電路；電連接到該射頻電路的第一晶粒焊盤；基板，在該半導體晶粒和該基座之間；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子；天線，在基座上，並且不經過該第一電感器結構而電連接到該第一晶粒焊盤。
  17. 如申請專利範圍第16所述之半導體封裝組件，其中該射頻電路包括接收器或發射器。
  18. 如申請專利範圍第16所述之半導體封裝組件，其中該半導體晶粒包括：第二晶粒焊盤，電連接到該射頻電路和該天線，其中該第一晶粒焊盤將該第一電感器結構與該第二晶粒焊盤分離。
  19. 如申請專利範圍第18所述之半導體封裝組件，其中還包括：晶粒外部件電路，與該第二晶粒焊盤電連接，其中該晶粒外部件電路包括匹配電路、濾波器和天線。
  20. 如申請專利範圍第19所述之半導體封裝組件，其中該匹配電路係該第二導電路徑的一部分，其中第二導電路徑從該天線到該第一晶粒焊盤。
  21. 一種半導體封裝組件，其中包括：半導體晶粒，安裝在基座上，其中該半導體晶粒包括：射頻電路；電連接到該射頻電路的第一晶粒焊盤；基板，在該半導體晶粒和該基座之間；以及第一電感器結構，在該基板、該半導體晶粒或該基座上，其中該第一電感器結構包括：電連接到該第一晶粒焊盤的第一端子；以及電連接到接地端子的第二端子；天線，在基座上，並且電連接到該第一晶粒焊盤，其中從該第一電感器結構的第二端子到該第一晶粒焊盤的第一導電路徑的第一距離小於從該天線到該第一晶粒焊盤的第二導電路徑的第二距離，其中該第一晶粒焊盤在該第一導電路徑與該第二導電路徑之間。
TW107113706A 2017-10-26 2018-04-23 半導體封裝組件 TWI663702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/794,128 US10068857B2 (en) 2016-10-31 2017-10-26 Semiconductor package assembly
US15/794,128 2017-10-26

Publications (2)

Publication Number Publication Date
TW201917866A TW201917866A (zh) 2019-05-01
TWI663702B true TWI663702B (zh) 2019-06-21

Family

ID=66253640

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113706A TWI663702B (zh) 2017-10-26 2018-04-23 半導體封裝組件

Country Status (2)

Country Link
CN (1) CN109712943B (zh)
TW (1) TWI663702B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715754B2 (en) 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201606997A (zh) * 2014-06-25 2016-02-16 英特爾股份有限公司 形成積體被動裝置的技術
TW201717540A (zh) * 2012-06-14 2017-05-16 Skyworks Solutions Inc 功率放大器模組，包括相關之系統、裝置及方法
TW201729388A (zh) * 2015-12-26 2017-08-16 英特爾公司 晶片上之整合式被動裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004056082A (ja) * 2002-05-31 2004-02-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
JP4003077B2 (ja) * 2004-04-28 2007-11-07 株式会社村田製作所 アンテナ及び無線通信機
JP4345849B2 (ja) * 2006-11-21 2009-10-14 ソニー株式会社 通信システム、通信装置、並びに高周波結合器
JP4316607B2 (ja) * 2006-12-27 2009-08-19 株式会社東芝 アンテナ装置及び無線通信装置
CN101312353A (zh) * 2007-05-22 2008-11-26 宏达国际电子股份有限公司 具有静电防护的射频装置
US8451581B2 (en) * 2010-01-14 2013-05-28 Qualcomm Incorporated Passive coupler between package substrate and system board
US20160126618A1 (en) * 2014-10-29 2016-05-05 Mediatek Singapore Pte. Ltd. Integrated circuit, wireless communication unit, and method for antenna matching
US10679949B2 (en) * 2016-03-11 2020-06-09 Mediatek Inc. Semiconductor package assembly with redistribution layer (RDL) trace

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201717540A (zh) * 2012-06-14 2017-05-16 Skyworks Solutions Inc 功率放大器模組，包括相關之系統、裝置及方法
TW201606997A (zh) * 2014-06-25 2016-02-16 英特爾股份有限公司 形成積體被動裝置的技術
TW201729388A (zh) * 2015-12-26 2017-08-16 英特爾公司 晶片上之整合式被動裝置

Also Published As

Publication number Publication date
CN109712943B (zh) 2020-11-20
CN109712943A (zh) 2019-05-03
TW201917866A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
EP3316297B1 (en) Semiconductor package assembly
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
JP5310947B2 (ja) Ｅｓｄ保護デバイス
US8299572B2 (en) Semiconductor die with backside passive device integration
KR100665217B1 (ko) 반도체 멀티칩 패키지
TWI702703B (zh) 半導體封裝元件
JP2009206208A (ja) 電子部品
EP3286782A1 (en) Package on package (pop) device comprising solder connections between integrated circuit device packages
US11202375B2 (en) Surface mount passive component shorted together
TWI663702B (zh) 半導體封裝組件
JP6102770B2 (ja) 高周波モジュール
JP2003007910A (ja) 半導体装置
US11004614B2 (en) Stacked capacitors for use in integrated circuit modules and the like
CN109300881B (zh) 电子封装件暨基板结构与制法
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
JP2008066655A (ja) 半導体装置、半導体装置の製造方法、及び電気機器システム
JP7013323B2 (ja) 回路装置
US9392696B2 (en) Semiconductor package
CN116759391A (zh) 倒装芯片装置穿封装通孔放置
US9343401B2 (en) Semiconductor package and fabrication method thereof
JP2011077841A (ja) 電子装置
Liu et al. Mobile Device Passive Integration from Wafer Process
US20150102495A1 (en) Semiconductor package