CN106415744B - 用于形成集成无源器件的技术 - Google Patents

用于形成集成无源器件的技术 Download PDF

Info

Publication number
CN106415744B
CN106415744B CN201480079271.9A CN201480079271A CN106415744B CN 106415744 B CN106415744 B CN 106415744B CN 201480079271 A CN201480079271 A CN 201480079271A CN 106415744 B CN106415744 B CN 106415744B
Authority
CN
China
Prior art keywords
inductor
capacitor
photoetching process
conductive
line part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480079271.9A
Other languages
English (en)
Other versions
CN106415744A (zh
Inventor
R·T·埃尔赛义德
N·戈埃尔
S·E·博乌-加扎利
A·罗伊
J·C·叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106415744A publication Critical patent/CN106415744A/zh
Application granted granted Critical
Publication of CN106415744B publication Critical patent/CN106415744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

公开了用于使用下一代光刻(NGL)工艺(例如，电子束直写技术(EBDW)和极紫外光刻法(EUVL)来形成集成无源器件(例如，电感器和电容器)的技术。该技术可以用于形成各种不同的集成无源器件，例如电感器(例如，螺旋电感器)和电容器(例如，金属指状物电容器)，这比在这样的器件使用193nm光刻法而形成的情况下具有更高的密度、精度和质量因数(Q)值。所形成的高Q且密集的无源器件可以在射频(RF)和模拟电路中使用以提高这样的电路的性能。可以基于在例如线边缘粗糙度(LER)、可实现的分辨率/临界尺寸、角的锐度和/或所形成的结构的密度中的改进来实现增加的精度。

Description

用于形成集成无源器件的技术
背景技术
在任何电路设计中，集成无源器件的特性明显影响整体电路性能。与有源器件不同，无源器件不需要能量的外部源来运行。替代地，无源器件例如阻止穿过外部电阻的电流，存储穿过电容的电荷，或响应于穿过电感的电流中的变化而产生电压。电感器、电容器、和电感器-电容器电路(LC电路)的质量因数常常用于给出在例如射频(RF)和模拟电路中的部件的性能的指示。Q指示相对于存储在系统内的能量的量的能量损耗。因此，Q越高，能量损耗的速率越低。
附图说明
图1A和1B示出了用于形成图1C中所示的结构的示例性双重图案化光刻掩模。
图1C示出了使用193nm光刻法而形成的结构。
图2示出了具有两个边缘(左边缘和右边缘)的单个抗蚀剂特征线，以帮助说明线边缘粗糙度(LER)的概念。
图3A示出了根据本公开内容的实施例的形成在衬底上的示例性电感器。
图3B示出了根据本公开内容的实施例的形成在衬底上的示例性电容器。
图4示出了根据示例性实施例的利用使用本文中所公开的技术而形成的集成电路结构或器件(例如，集成无源器件(例如，电感器和/或电容器))来实施的计算系统。
具体实施方式
公开了用于使用下一代光刻(NGL)工艺(例如，电子束直写技术(EBDW)和极紫外光刻法(EUVL))来形成集成无源器件(例如，电感器和电容器)的技术。这些技术可以用于形成各种不同的集成无源器件，例如电感器(例如，螺旋电感器)和电容器(例如，金属指状物电容器)，这比在这样的器件使用193nm光刻法而形成的情况下具有更高的密度、精度、和质量因数(Q)值。所形成的高Q且密集的无源器件可以在射频(RF)和模拟电路中使用以提高这样的电路的性能。可以基于在例如线边缘粗糙度(LER)、可实现的分辨率/临界尺寸、角的锐度和/或所形成的结构的密度中的改进来实现增加的精度。鉴于本公开内容，许多构造和变化将是显而易见的。
一般概述
如先前所述，电感器、电容器、和电感器-电容器电路(LC电路)的品质因数常常用于给出例如射频(RF)和模拟电路中的部件的性能的指示。通常，高Q电感器、电容器、和LC电路是可取的。特别是对于需要高Q电感器和电容器的高频电路就是这种情况。可以以多种方式提高Q，包括提高所涉及的部件的密度、精度和线锐度。常规地，193nm光刻法用于形成RF和模拟电路的集成电感器和电容器。然而，193nm光刻法具有很多限制，特别是对于亚100nm分辨率应用。这样的限制包括需要多个光刻工艺、需要多个掩模、需要额外的材料、缺乏精度、缺乏形成密集的部件的能力、缺乏形成尖锐角度的能力、以及缺乏在整个所形成的结构中的一致性，仅指出几个限制。例如，图1A和1B示出了用于形成图1C中所示的结构的示例性双重图案化光刻掩模。将图1A和1B中的掩模图案与图1C中所产生的结构进行比较，可以看到，在所产生的结构中没有保持掩模图案中的线的平直度和90度角的锐度。换句话说，使用常规193nm光刻法而形成的图1C中所产生的结构包括不期望的线粗糙度和角圆化(cornerrounding)。这导致无法创建具有高精度、准确度和密度的器件，特别是对于亚100nm应用。这样的限制减小了所形成的器件的Q值，因为当器件的精度、准确度和密度降低时，器件的Q值降低。
当在抗蚀剂特征线的长度范围内出现该线的宽度上的变化时，该变化被称为线宽粗糙度(LWR)。当沿着抗蚀剂特征线的仅一个边缘对这些变化进行检查时，它被称为线边缘粗糙度(LER)。LER变得对处于100nm的数量级或更小的特征尺寸尤为重要，并可能变成问题的重要根源。LER典型地被特征化为线边缘离直线的3个标准偏差。例如，图2示出了具有两个边缘(左边缘202和右边缘204)的单个抗蚀剂特征线200。如图2中可以看到的，左边缘202不是完全直的，并具有离直点线的偏差。这些偏差对于直线的右侧的偏差被示出为X1并且对于直线的左侧的偏差被示出为X2。对于线边缘的给定区段，总的最大偏差还可以被量化为X3或最大X1偏差和最大X2偏差的组合。193nm光刻法典型地具有4nm或更大的LER值，这是在达到集成无源器件(例如，在高频电路中所使用的电感器和电容器)中的高水平的精度和准确度的限制因数。
因此，并且根据本公开内容的一个或多个实施例，公开了用于使用下一代光刻(NGL)工艺(例如，电子束直写(EBDW)和极紫外光刻法(EUVL))来形成集成无源器件的技术。如鉴于本公开内容将显而易见的，其它NGL工艺(例如，纳米压印光刻法)可以用于形成本文中所述的集成无源器件；因此，本公开内容并非要局限于任何NGL工艺，除非另有指示。这些技术可以用于形成各种不同的集成无源器件，例如电感器(例如，螺旋电感器)和电容器(例如，金属指状物电容器)，这比在这样的器件使用193nm光刻法而形成的情况下具有更高的密度、精度、和Q值。这导致集成无源器件的增加的性能和产量，这对RF、LC和模拟电路是有益的，并且对于需要具有高精度和高Q值的部件的高频电路(例如，高3db截止频率结构)尤为重要。
在一些实施例中，例如，利用本文中所述的技术(例如，使用EBDW或EUVL)来形成电感器和电容器可能导致具有提高的LER(例如，低于4nm或低于2nm的LER)的结构。此外，本文中所述的技术允许形成精确的抗蚀剂特征，即使形成具有30nm或更小的临界尺寸(或甚至10nm或更小)的抗蚀剂特征。这个增加的精度允许电感器和电容器形成有更高的密度，并从而增加所产生的结构的Q值。本文中所述的技术还可以允许增加的准确度和/或临界尺寸均匀性(CDU)。还通过用于形成具有较尖锐的角(例如，与可以使用193nm光刻法实现的角相比较)的无源器件的能力将无源器件中的寄生电阻最小化。另外，利用一个光刻工艺和一个或没有掩模(取决于所使用的特定NGL工艺)来实现这些改进的结果，这是优于193nm光刻法的另一优点，因为193nm光刻法需要多个光刻工艺和多个掩模来例如达到亚100nm分辨率。
当分析(例如，使用扫描/透射电子显微镜(SEM/TEM)和/或复合映射)时，与使用常规193nm光刻法形成的结构或器件相比较，根据一个或多个实施例而配置的结构或器件将实际上显示具有增加的精度、密度和/或Q值的集成无源器件。例如，使用如本文中不同地描述的技术而形成的器件可以包括具有4nm或更小、2nm或更小或一些其它适当的高精度上限的LER值的精确抗蚀剂特征，例如直线部分。使用如本文中不同地描述的技术而形成的器件还可以包括具有低于100nm、30nm、10nm或一些其它适当的上限的临界尺寸的精确抗蚀剂特征。另外，使用本文中所描述的技术而形成的集成无源器件与在这样的器件使用193nm光刻法形成的情况下相比实现了更高的Q值，并且Q值可以被测量以确定是否使用本文中所述的技术来形成这种结构。一些实施例可以导致Q值中的高达2x、5x或10x提高或甚至更高的提高。鉴于本公开内容，许多构造和变化将是显而易见的。
架构与方法
图3A示出了根据本公开的实施例的形成在衬底300上的示例性电感器302。如图3A中可以看到，电感器302是由具有多个连接的线部分的导电线圈形成的集成螺旋电感器。图3B示出了根据本公开的实施例的形成在衬底300上的示例性电容器304。如图3B中可以看到，电容器304是由彼此交错的两组导电指状物形成的(金属)指状物电容器，每组指状物具有多个连接的线部分。电感器302和电容器304被提供以示出本文中所述的技术并且还被提供为使用本文中所述的技术而形成的两个示例性产生的结构。然而，电感器302和电容器304并不旨在限制本公开内容。如本文中不同地描述的技术可以包括：在衬底(例如，半导体衬底)上形成导电材料(例如，含金属的材料)，在导电层上形成抗蚀剂，并且随后使用下一代光刻(NGL)工艺来将抗蚀剂图案化。NGL工艺可以是电子束光刻法或电子束直写(EBDW)、极紫外光刻法(EUVL)或如鉴于本公开内容将显而易见的另一适合的工艺。
衬底300可以是任何适合的衬底，例如半导体衬底或绝缘体衬底。例如，衬底300可以包括硅(Si)、锗(Ge)、硅锗(SiGe)、一种或多种Ⅲ-Ⅴ材料、氧化物材料(例如，二氧化硅)、氮化物材料(例如，氮化硅)、和/或任何其它适合的半导体或绝缘体材料。在一些实施例中，衬底300可以被配置为体衬底、绝缘体上半导体(XOI，其中X是半导体材料，例如Si、Ge或SiGe)或多层结构。其它适合的衬底材料和/或构造将取决于给定的目标应用或最终用途，并且鉴于本公开内容将显而易见。
导电层(例如，形成电感器302和电容器304的层)可以包括任何适合的材料，例如一种或多种金属或金属合金。例如，导电材料可以包括铜(Cu)、铝(Al)、金(Au)、银(Ag)、和/或任何其它导电材料。在一些实施例中，导电材料可以包括磁性材料，例如一种或多种铁磁材料(例如，钴(Co)、镍(Ni)、铁氧体等)。可以使用任何适合的技术(例如，物理气相沉积(PVD)工艺(例如溅射沉积)、化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、分子束外延(MBE)工艺和/或任何其它适合的生长或沉积工艺在衬底300上形成导电层。其它适合的导电材料和/或构造将取决于给定的目标应用或最终用途，并且鉴于本公开内容将显而易见。
用于帮助形成电感器302和电容器304的抗蚀剂(未示出)可以包括任何适合的材料，包括但不限于有机光致抗蚀剂材料(例如，聚甲基丙烯酸甲酯、聚二甲基戊二酰亚胺、苯酚甲醛树脂、SU-8或其它聚合物)、无机光致抗蚀剂材料(例如，硫属化物)、分子光致抗蚀剂材料(例如，三聚茚)、高分辨率抗蚀剂(例如，氢硅倍半氧烷(HSQ))、前述材料的混合物和/或适合于用作在导电材料层上的抗蚀剂的任何其它材料。可以使用任何适合的工艺(包括但不限于旋涂)来沉积抗蚀剂材料。在一些实例中，可以基于用于图案化抗蚀剂的光刻工艺来选择抗蚀剂材料和厚度。例如，当使用电子束光刻法或EBDW时，抗蚀剂可以是能够使它的溶解度由电子束改变的电子感应膜。然而，在一些实例中，适合的光致抗蚀剂可以用于电子束曝光。其它适合的抗蚀剂材料和/或构造将取决于给定的目标应用或最终用途，并且鉴于本公开内容将显而易见。
在抗蚀剂沉积在导电层上之后，可以使用一个或多个光刻工艺将其图案化。在一些实施例中，使用电子束光刻法或EBDW、EUVL、纳米压印光刻法或一些其它适合的NGL工艺来将抗蚀剂图案化。在一些实施例中，光刻工艺可能需要一个掩模或不需要掩模并且还可能需要仅仅一个光刻工艺。例如，EBDW是无掩模光刻工艺，其中电子的一个或多个聚焦束可以用于在单个光刻工艺中将抗蚀剂图案化。在另一示例中，EUVL使用极紫外波长(例如，13.5nm)和单个掩模来在单个光刻工艺中将抗蚀剂图案化。在一些这样的实施例中，光刻工艺可能能够甚至在使用一个掩模或不使用掩模的情况下实现高精度抗蚀剂特征，其包括能够实现例如亚100nm、亚50nm、亚30nm或亚10nm分辨率。换句话说，用于形成电感器302和电容器304的光刻工艺可能能够实现具有亚100nm、亚50nm、亚30nm或亚10nm临界尺寸的抗蚀剂特征，如将在本文中更详细讨论的。
在执行光刻工艺之后，可能需要随后的抗蚀剂处理来正确地将抗蚀剂图案化。例如，这样的处理可以包括使用适当的溶剂来去除在光刻处理或其它适合的处理期间所暴露的区域。在将抗蚀剂正确地图案化之后，可以对下层导电层进行蚀刻以将图案转移到那层。可以使用任何适合的湿法或干法蚀刻，并且在一些实施例中，蚀刻剂和/或蚀刻工艺可以由抗蚀剂特性(例如，抗蚀剂的材料和/或厚度)和/或导电层的特性(例如，该层的材料和/或厚度)决定。一旦抗蚀剂图案被转移，就可以使用任何适合的工艺(例如，抗蚀剂剥落或平面化工艺)来去除抗蚀剂。电感器302和电容器304显示了在抗蚀剂被去除以揭露下层图案化的导电层之后所形成的两个这样产生的结构。
如图3A和3B中可以看到，电感器302和电容器304均具有多个线部分，线部分均具有宽度W并且与相邻的且大体上平行的线部分分割开间隔S。如先前所述，使用NGL工艺(例如，EBDW和EUVL)允许实现更好的分辨率(例如，与使用193nm光刻法相比较)。在一些实施例中，更好的分辨率导致能够实现S和W的亚100nm、亚50nm、亚30nm或亚10nm的尺寸。尽管电感器302和电容器304在整个结构中具有一致的线和间隔(分别具有尺寸W和S)，但本公开内容并非要被这样限制。抗蚀剂特征的宽度和间隔可以在例如单个电感器和电容器内发生变化。然而，在一些实例中，这对螺旋电感器和(金属)指状物电容器具有均匀和一致的特征可能是有益的，并且与使用常规193nm光刻法形成无源器件的情况相比，本文中所述的技术可以实现无源器件的更高的临界尺寸均匀性(CDU)。
使用NGL工艺(例如，EBDW和EUVL)来形成电感器302和电容器304还提供了能够实现改进的线边缘粗糙度(LER)值(例如，与使用常规193nm光刻法相比较)的益处。例如，NGL工艺可能能够实现4nm或更小、3nm或更小、2nm或更小、1nm或更小的LER或在结构中的线的LER值的一些其它适合的上限，如鉴于本公开内容将显而易见的。此外，电感器302或电容器304的给定直线部分的最大边缘偏差(例如，图2中的X3)可以是10nm、8nm、5nm、2nm、1nm或一些其它适合的最大量，如鉴于本公开内容将显而易见的。以这种方式，可以形成具有高Q值的高精度无源器件，这对高频电路尤为重要。另外，在一些实施例中，本文中所述的技术可以实现电感器或电容器的任何两个连接线部分之间的各种角度，例如在60与140度之间的角度。在一些实施例中，所实现的角度可以都在90度左右5度内，例如在图3A和3B中所示的示例性结构中情况就是这样(其中，所有角度精确地为90度)。此外，在任何两个线部分之间的角比使用常规193nm光刻法可以实现的角更尖锐(或更不圆/圆形的)(例如，将图1C中所形成的结构与图3A和3B中的结构进行比较)。
如先前所述的，电感器302和电容器304被提供为使用本文中所述的技术而形成的两个示例性产生的结构，并且并不是要限制本公开内容。例如，尽管示出了具有大体上正方形形状的电感器302，但在本文中不同地描述的技术可以用于形成具有矩形、五边形、六边形或八边形形状的螺旋电感器，仅举几个其它示例。另外，尽管电感器302被示为只有几匝，但使用本文中不同地描述的技术而形成的电感器可以具有任何数量的匝。在一些实施例中，与在使用常规193nm光刻法形成电感器的情况下能够有的匝数相比较，电感器对于给定区域可以具有更高数量的匝(并且因而具有改进的密度)，从而导致电感器具有改进/更高的Q值。此外，尽管电容器304被示为具有两组交错的指状物，每组具有三个指状物，但在本文中不同地描述的技术可以用于形成具有交错的指状物组的电容器，每组具有任何数量的指状物。为了描述的完整，电感器302和电容器304可以连接到其它无源器件或各种有源器件以形成例如RF或模拟电路。鉴于本公开内容，许多变化和构造将显而易见。
示例性系统
图4示出了根据示例性实施例的利用使用本文中所公开的技术形成的集成电路结构或器件(例如，集成无源器件(例如，电感器和/或电容器))来实施的计算系统1000。如可以看到，计算系统1000容纳母板1002。母板1002可以包括多个部件，包括但不限于处理器1004和至少一个通信芯片1006，其中的每一个可以物理地和电气地耦合到母板1002，或以其它方式集成在其中。如将意识到的，母板1002可以是例如任何印刷电路板，不管是主板、安装在主板上的子板还是系统1000的唯一板等等。
根据其应用，计算系统1000可以包括可以或可以不物理地和电气地耦合到母板1002的一个或多个其它部件。这些其它部件可以包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM、STTM等)、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、以及大容量存储设备(例如，硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。包括在计算系统1000中的部件中的任何部件可以包括使用根据示例性实施例的所公开的技术而形成的一个或多个集成电路结构或器件。在一些实施例中，多种功能可以集成到一个或多个芯片中(例如，注意，通信芯片1006可以是处理器1004的部分或以其它方式集成到处理器1004中)。
通信芯片1006实现用于数据往返计算系统1000的传输的无线通信。术语“无线”及其派生词可用于描述可以通过使用经调制电磁辐射来经由非固体介质传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何导线，虽然在一些实施方式中它们可以不包含导线。通信芯片1006可以实施多种无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算系统1000可以包括多个通信芯片1006。例如，第一通信芯片1006可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片1006可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算系统1000的处理器1004包括封装在处理器1004内的集成电路管芯。在一些实施例中，处理器的集成电路管芯包括板上电路，利用使用所公开的技术而形成的一个或多个集成电路结构或器件来实施所述板上电路，如在本文中不同地描述的。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1006还可以包括封装在通信芯片1006内的集成电路管芯。根据一些这样的示例性实施例，通信芯片的集成电路管芯包括使用所公开的技术而形成的一个或多个集成电路结构或器件，如在本文中不同地描述的。如鉴于本公开内容将意识到的，注意，多标准无线能力可以直接集成到处理器1004中(例如，其中任何芯片1006的功能集成到处理器1004中，而不是具有单独的通信芯片)。还要注意，处理器1004可以是具有这样的无线能力的芯片组。简而言之，可以使用任何数量的处理器1004和/或通信芯片1006。同样，任何一个芯片或芯片组可以具有集成在其中的多个功能。
计算系统1000可以包括RF或模拟电路，其包括使用本文中所述的技术而形成的一个或多个无源器件。RF电路可以是需要具有高Q值的电感器和/或电容器的高频电路(例如，高3db截止频率结构)，例如如在本文中不同地描述的电感器和电容器。
在各种实施方式中，如在本文中不同地描述的，计算设备1000可以是膝上型电脑、上网本电脑、笔记本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器、数字视频记录器、或处理数据或采用使用所公开的技术而形成的一个或多个集成电路结构或器件的任何其它电子设备。
另外的示例性实施例
以下的示例属于另外的实施例，根据这些实施例许多排列和构造将显而易见。
示例1是电感器，其包括：衬底；以及形成在衬底上的导电线圈，线圈具有多个连接的线部分；其中线部分均具有4nm或更小的线边缘粗糙度(LER)。
示例2包括示例1的主题，其中衬底包括硅(Si)和/或锗(Ge)。
示例3包括示例1-2中的任一项的主题，其中导电线圈包括至少一种金属材料。
示例4包括示例1-3中的任一项的主题，其中线部分均具有2nm或更小的LER。
示例5包括示例1-4中的任一项的主题，其中在任何两个相邻的且大体上平行的线部分之间的最大距离是30nm。
示例6包括示例1-5中的任一项的主题，其中在任何两个相邻的且大体上平行的线部分之间的最大距离是10nm。
示例7包括示例1-6中的任一项的主题，其中线部分均具有30nm或更小的厚度。
示例8包括示例1-7中的任一项的主题，其中线部分均具有10nm或更小的厚度。
示例9包括示例1-8中的任一项的主题，其中在任何两个线部分之间的角度在60与140度之间。
示例10包括示例1-9中的任一项的主题，其中在任何两个线部分之间的角度在90度左右5度的范围内。
示例11包括示例1-10中的任一项的主题，其中在任何两个连接的线部分之间的角与在使用193nm光刻法形成电感器的情况下可以实现的角相比更尖锐。
示例12包括示例1-11中的任一项的主题，其中电感器具有与在电感器是使用193nm光刻法而形成的情况下可以实现的相比更高的Q值。
示例13是包括示例1-12中的任一项的主题的射频(RF)或模拟电路。
示例14是包括示例1-12中的任一项的主题的计算系统。
示例15是电容器，其包括：衬底；第一组导电指状物；以及与第一组导电指状物交错的第二组导电指状物；其中指状物组包括多个连接的线部分，线部分均具有4nm或更小的线边缘粗糙度(LER)。
示例16包括示例15的主题，其中衬底包括硅(Si)和/或锗(Ge)。
示例17包括示例15-16中的任一项的主题，其中指状物组包括至少一种金属材料。
示例18包括示例15-17中的任一项的主题，其中线部分均具有2nm或更小的LER。
示例19包括示例15-18中的任一项的主题，其中在任何两个相邻的且大体上平行的线部分之间的最大距离是30nm。
示例20包括示例15-19中的任一项的主题，其中在任何两个相邻的且大体上平行的线部分之间的最大距离是10nm。
示例21包括示例15-20中的任一项的主题，其中线部分均具有30nm或更小的厚度。
示例22包括示例15-21中的任一项的主题，其中线部分均具有10nm或更小的厚度。
示例23包括示例15-22中的任一项的主题，其中在任何两个线部分之间的角度在60与140度之间。
示例24包括示例15-23中的任一项的主题，其中在任何两个线部分之间的角度在90度左右5度的范围内。
示例25包括示例15-24中的任一项的主题，其中在任何两个连接的线部分之间的角比在电容器是使用193nm光刻法而形成的情况下能够实现的更尖锐。
示例26包括示例15-25中的任一项的主题，其中电容器具有比在电容器是使用193nm光刻法而形成的情况下能够实现的更高的Q值。
示例27是包括示例15-26中的任一项的主题的射频(RF)或模拟电路。
示例28是包括示例15-26中的任一项的主题的计算系统。
示例29是形成无源器件的方法，该方法包括：提供衬底；在衬底上形成导电层；在导电层上形成抗蚀剂；使用光刻工艺将抗蚀剂图案化，所述光刻工艺需要一个掩模或不需要掩模并且能够实现具有亚30nm临界尺寸的抗蚀剂特征；以及将图案蚀刻到导电层中。
示例30包括示例29的主题，其中光刻工艺是电子束光刻法。
示例31包括示例30的主题，其中电子束光刻法包括多个束。
示例32包括示例29-31中的任一项的主题，其中光刻工艺是无掩模的。
示例33包括示例29的主题，其中光刻工艺是极紫外光刻法(EUVL)。
示例34包括示例29的主题，其中光刻工艺是纳米压印光刻法。
示例35包括示例29-34中的任一项的主题，其中无源器件是电感器。
示例36包括示例29-34中的任一项的主题，其中无源器件是电容器。
示例37包括示例29-36中的任一项的主题，其中导电层包括至少一种金属。
示例38包括示例29-37中的任一项的主题，其中光刻工艺针对抗蚀剂特征可以实现4nm或更小的线边缘粗糙度(LER)。
示例39包括示例29-38中的任一项的主题，其中光刻工艺针对抗蚀剂特征可以实现2nm或更小的线边缘粗糙度(LER)。
示例40包括示例29-39中的任一项的主题，其中光刻工艺能够实现具有亚10nm临界尺寸的抗蚀剂特征。
为了说明和描述的目的已经呈现了示例性实施例的前述描述。其并非旨在是详尽的或者将本公开内容限于所公开的精确形式。鉴于本公开内容，许多修改和变化是可能的。本公开内容的范围并不旨在由本具体实施方式限定，而是由所附权利要求限定。要求保护本申请的优先权的未来提交的申请可以用不同的方式要求保护所公开的主题，并且通常可以包括如本文中不同地公开或以其它方式展示的任何组的一个或多个限制。

Claims (24)

1.一种电感器，包括：
衬底；以及
形成在所述衬底上的导电线圈，所述导电线圈具有多个连接的线部分；
其中，所述线部分均具有4nm或更小的线边缘粗糙度(LER)。
2.根据权利要求1所述的电感器，其中，所述导电线圈包括至少一种金属材料。
3.根据权利要求1所述的电感器，其中，所述线部分均具有2nm或更小的LER。
4.根据权利要求1所述的电感器，其中，在任何两个相邻的且大体上平行的线部分之间的最大距离是30nm。
5.根据权利要求1所述的电感器，其中，在任何两个线部分之间的角度在90度左右5度的范围内。
6.根据权利要求1所述的电感器，其中，与在使用193nm光刻法形成电感器的情况下能够实现的Q值相比，所述电感器具有更高的Q值。
7.一种射频(RF)或模拟电路，包括根据权利要求1-6中的任一项所述的电感器。
8.一种计算系统，包括根据权利要求1-6中的任一项所述的电感器。
9.一种电容器，包括：
衬底；
第一组导电指状物；以及
第二组导电指状物，所述第二组导电指状物与所述第一组导电指状物交错；
其中，所述第一组导电指状物和所述第二组导电指状物包括多个连接的线部分，所述线部分均具有4nm或更小的线边缘粗糙度(LER)。
10.根据权利要求9所述的电容器，其中，所述第一组导电指状物和所述第二组导电指状物包括至少一种金属材料。
11.根据权利要求9所述的电容器，其中，所述线部分均具有2nm或更小的LER。
12.根据权利要求9所述的电容器，其中，在任何两个相邻的且大体上平行的线部分之间的最大距离是30nm。
13.根据权利要求9所述的电容器，其中，在任何两个线部分之间的角度在90度左右5度的范围内。
14.根据权利要求9所述的电容器，其中，与在使用193nm光刻法形成电容器的情况下能够实现的Q值相比，所述电容器具有更高的Q值。
15.一种射频(RF)或模拟电路，包括根据权利要求9-14中的任一项所述的电容器。
16.一种计算系统，包括根据权利要求9-14中的任一项所述的电容器。
17.一种形成无源器件的方法，所述方法包括：
提供衬底；
在所述衬底上形成导电层；
在所述导电层上形成抗蚀剂；
使用光刻工艺对所述抗蚀剂进行构图，所述光刻工艺需要一个掩模或不需要掩模并且能够实现具有亚30nm临界尺寸的抗蚀剂特征；以及
将图案蚀刻到所述导电层中，其中，所述光刻工艺针对所述抗蚀剂特征能够实现4nm或更小的线边缘粗糙度(LER)。
18.根据权利要求17所述的方法，其中，所述光刻工艺是电子束光刻法。
19.根据权利要求18所述的方法，其中，所述电子束光刻法包括多个束。
20.根据权利要求17所述的方法，其中，所述光刻工艺是无掩模的。
21.根据权利要求17所述的方法，其中，所述光刻工艺是极紫外光刻法(EUVL)。
22.根据权利要求17所述的方法，其中，所述光刻工艺是纳米压印光刻法。
23.根据权利要求17所述的方法，其中，所述无源器件是电感器。
24.根据权利要求17所述的方法，其中，所述无源器件是电容器。
CN201480079271.9A 2014-06-25 2014-06-25 用于形成集成无源器件的技术 Active CN106415744B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044101 WO2015199679A1 (en) 2014-06-25 2014-06-25 Techniques for forming integrated passive devices

Publications (2)

Publication Number Publication Date
CN106415744A CN106415744A (zh) 2017-02-15
CN106415744B true CN106415744B (zh) 2018-12-11

Family

ID=54938595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079271.9A Active CN106415744B (zh) 2014-06-25 2014-06-25 用于形成集成无源器件的技术

Country Status (7)

Country Link
US (1) US20170077050A1 (zh)
EP (1) EP3161840A4 (zh)
JP (1) JP2017527978A (zh)
KR (1) KR20170021770A (zh)
CN (1) CN106415744B (zh)
TW (1) TWI590420B (zh)
WO (1) WO2015199679A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11089689B2 (en) * 2016-04-02 2021-08-10 Intel Corporation Fine feature formation techniques for printed circuit boards
CN109712943B (zh) * 2017-10-26 2020-11-20 联发科技股份有限公司 半导体封装组件
USD1002704S1 (en) 2021-06-04 2023-10-24 Samsung Electronics Co., Ltd. Beam projector
US20220415572A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Capacitor formed with coupled dies
CN114866066A (zh) * 2022-05-11 2022-08-05 中国电子科技集团公司第二十六研究所 一种声表面波宽带带阻滤波器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035465A (zh) * 2009-10-05 2011-04-27 日本电波工业株式会社 电压控制振荡器和电子部件
CN102269929A (zh) * 2010-06-01 2011-12-07 因普利亚公司 图案化的无机层、基于辐射的图案化组合物和相应方法
TW201241556A (en) * 2011-02-15 2012-10-16 Shinetsu Chemical Co Resist composition and patterning process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360313B2 (ja) * 1991-08-02 2002-12-24 ソニー株式会社 半導体装置における基体への斜め溝形成方法及び電極並びにトレンチ・キャパシタ作製方法
EP0648015B1 (en) * 1993-10-08 2000-05-31 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter
US6175727B1 (en) * 1998-01-09 2001-01-16 Texas Instruments Israel Ltd. Suspended printed inductor and LC-type filter constructed therefrom
US7642145B2 (en) * 2002-07-30 2010-01-05 Hitachi, Ltd. Method for producing electronic device
JP2005075767A (ja) * 2003-08-29 2005-03-24 Idemitsu Kosan Co Ltd フォトレジスト基材及びその精製方法、並びにフォトレジスト組成物
EP1734032A4 (en) * 2004-04-05 2008-04-02 Idemitsu Kosan Co CALIX RESININCINAR COMPOUNDS, PHOTORESIST BASE MATERIALS AND COMPOSITIONS THEREOF
US7235736B1 (en) * 2006-03-18 2007-06-26 Solyndra, Inc. Monolithic integration of cylindrical solar cells
US8187974B2 (en) * 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
JP5394443B2 (ja) * 2011-07-07 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6048794B2 (ja) * 2012-07-31 2016-12-21 株式会社リコー ノズルプレート、ノズルプレートの製造方法、インクジェットヘッド及びインクジェット印刷装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035465A (zh) * 2009-10-05 2011-04-27 日本电波工业株式会社 电压控制振荡器和电子部件
CN102269929A (zh) * 2010-06-01 2011-12-07 因普利亚公司 图案化的无机层、基于辐射的图案化组合物和相应方法
TW201241556A (en) * 2011-02-15 2012-10-16 Shinetsu Chemical Co Resist composition and patterning process

Also Published As

Publication number Publication date
WO2015199679A1 (en) 2015-12-30
CN106415744A (zh) 2017-02-15
EP3161840A4 (en) 2018-05-23
TWI590420B (zh) 2017-07-01
EP3161840A1 (en) 2017-05-03
JP2017527978A (ja) 2017-09-21
KR20170021770A (ko) 2017-02-28
TW201606997A (zh) 2016-02-16
US20170077050A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106415744B (zh) 用于形成集成无源器件的技术
Gabler et al. Magnetic origami creates high performance micro devices
KR102423220B1 (ko) 감산적으로 패터닝된 자기 정렬된 상호접속부들, 플러그들, 및 비아들을 위한 텍스타일 패터닝
CN107980170B (zh) 用于器件制造的通过对氧化物层的原子层去除的过渡金属干法蚀刻
KR20160098183A (ko) Beol(back end of line) 상호접속의 제조시의 오버레이 개선을 위한 대각선 하드마스크
JP6415602B2 (ja) 機能セルのコンパクトアレイを形成するための技術
US9608200B2 (en) Hybrid metallic hard mask stack for MTJ etching
US10008557B2 (en) Vertical meander inductor for small core voltage regulators
US10461145B2 (en) Method for fabricating magnetic core
JP2019510253A (ja) 高分解能のフォトマスク又はレチクル及びその製造方法
CN103828022A (zh) 模具坯、母模具、复制模具和模具坯的制造方法
KR102385705B1 (ko) 전자빔 직접 기입(ebdw) 리소그래피를 위한 하부 흡수 층 또는 전도 층
US20140030638A1 (en) Photomask processing techniques
CN103676492A (zh) 电子束光刻方法
CN103676493B (zh) 降低线条粗糙度的混合光刻方法
TW201724593A (zh) 階梯式磁穿隧接面裝置，形成階梯式磁穿隧接面裝置之方法，及包括階梯式磁穿隧接面之裝置
Shani et al. Thermal scanning probe and laser lithography for patterning nanowire based quantum devices
US20230282514A1 (en) Area selective deposition for zero via enclosure and extremely small metal line end space
WO2017111923A1 (en) Approaches for measuring overlay, dose or focus on pre-patterned hardmask structures using scanning electron microscopy (sem)
JP2001033979A (ja) 微細パターンの転写加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant