TWI590420B - 形成積體被動裝置的技術 - Google Patents

形成積體被動裝置的技術 Download PDF

Info

Publication number
TWI590420B
TWI590420B TW104115886A TW104115886A TWI590420B TW I590420 B TWI590420 B TW I590420B TW 104115886 A TW104115886 A TW 104115886A TW 104115886 A TW104115886 A TW 104115886A TW I590420 B TWI590420 B TW I590420B
Authority
TW
Taiwan
Prior art keywords
inductor
lithography
capacitor
line portions
photoresist
Prior art date
Application number
TW104115886A
Other languages
English (en)
Other versions
TW201606997A (zh
Inventor
拉尼 艾爾沙
尼堤 高爾
席維歐 鮑格薩
庫瑪 安許馬利
喬瑟夫 依普
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201606997A publication Critical patent/TW201606997A/zh
Application granted granted Critical
Publication of TWI590420B publication Critical patent/TWI590420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2051—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059—Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

形成積體被動裝置的技術
本發明係關於形成積體被動裝置的技術。
在任何電路設計中，積體被動裝置的特徵明顯影響全面電路性能。不像主動裝置一般，被動裝置不需要依靠外來能源作用。取而代之的是，例如，被動裝置阻止經過外部電阻的電流、儲存經過電容的電荷、或產生電壓以回應經過電感的電流變化。電感器、電容器、及電感器-電容器電路(LC電路)的品質因素(Q)通常被用於指示例如射頻(RF)及類比電路中之組件的性能。Q指示有關儲存在系統內之能量的能量耗損。如此，Q越高，能量耗損的比率越低。
200‧‧‧光阻特徵線
202‧‧‧左邊緣
204‧‧‧右邊緣
300‧‧‧基板
302‧‧‧電感器
304‧‧‧電容器
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1A及1B為用於形成圖1C所示之基板的例示雙圖案化光致微影光罩圖。
圖1C為使用193nm光致微影所形成之結構圖。
圖2為具有左邊緣及右邊緣兩邊緣之單一光阻特徵線圖，以幫助圖解線邊緣粗糙度(LER)的概念。
圖3A為根據本揭示的實施例之形成在基板上的例示電感器圖。
圖3B為根據本揭示的實施例之形成在基板上的例示電容器圖。
圖4為根據例示實施例之以使用此處所揭示的技術所形成之諸如積體被動裝置(例如，電感器及/或電容器)等積體電路結構或裝置所實施的計算系統圖。
【發明內容及實施方式】
揭示使用諸如電子束直寫(EBDW)及超紫外線微影(EUVL)等下一代微影(NGL)處理來形成諸如電感器及電容器等積體被動裝置之技術。技術可被用於形成各種不同的積體被動裝置，諸如電感器(例如，螺旋電感器)及電容器(例如，金屬指狀物電容器)等，此種裝置具有比它們若使用193nm光致微影來形成還高的密度、精確性、及品質因素(Q)值。所形成之高Q及密集的被動裝置可被用於射頻(RF)及類比電路中，以提高此種電路的性能。依據例如線邊緣粗糙度(LER)、可達成的解析度/臨界尺寸、角的銳利度、及/或所形成結構的密度之改良可實現提升的精確性。按照此揭示將使許多組態及變化顯而易見。
概論
如上述，電感器、電容器、及電感器-電容器電路(LC電路)的品質因素(Q)通常被用於指示例如射頻(RF)及類比電路中之組件的性能。通常，高Q電感器、電容器、及LC電路是理想的。尤其是，這是需要高Q電感器及電容器之高頻電路的例子。可以各種方式提高Q，包括提高所包含的組件之密度、精確性、及線銳利度。習知上，193nm光致微影已被用於為RF及類比電路形成積體電感器及電容器。然而，193nm光致微影具有許多限制，尤其是就次100nm解析度應用而言。此種限制包括需要多次微影處理、需要多個光罩、需要額外材料、缺乏精確性、缺乏形成密集組件的能力、缺乏形成銳利角度的能力、及在整個所形成的結構上缺乏一致性，這僅列舉一些限制。例如，圖1A及1B圖解用於形成圖1C所示之結構的例示雙圖案化光致微影光罩。比較圖1A及1B的光罩圖案與圖1C的所得結構，可看出在所得結構中未能保留光罩圖案中之線的筆直度及90度角的銳利度。換言之，使用習知193nm光致微影所形成之圖1C的所得結構包括不想要的線粗糙度及角鈍化。此導致無法產生具有高精確性、準確性、及密度的裝置，尤其是就次100nm應用而言。此種限制降低所形成裝置的Q值，因為裝置的Q值會隨著裝置之精確性、準確性、及密度的減少而減少。
當光阻特徵線的寬度變化出現在整個線的長度上時， 變化被稱作線寬度粗糙度(LWR)。當僅沿著光阻特徵線的一邊緣檢查這些變化時，此稱作線邊緣粗糙度(LER)。就約100nm或更少之特徵尺寸而言，LER變得尤其重要，及會變成重要的問題來源。LER典型上的特徵為與直線具有3標準的線邊緣偏差。例如，圖2圖解具有左邊緣202及右邊緣204兩邊緣之單一光阻特徵線200。如圖2所示，左邊緣202非完全筆直的，與筆直的點線具有偏差。這些偏差被圖示成直線的右邊之偏差為X1，而直線的左邊之偏差為X2。就線邊緣的指定區段而言，總最大偏差亦可被量化成X3，或者最大X1偏差及最大X2偏差的組合。193nm光致微影典型上具有4nm或更大的LER值，此值為在諸如用於高頻電路中之電感器及電容器等積體被動裝置中達成高位準的精確性及準確性之限制因素。
如此，並且根據本揭示的一或更多個實施例，揭示使用諸如電子束直寫(EBDW)及超紫外線微影(EUVL)等下一代微影(NGL)處理來形成積體被動裝置之技術。如按照本揭示將顯而易見一般，其他NGL處理可被用於形成此處所說明之積體被動裝置，諸如奈米壓印微影等；因此，除非特別提及，否則本揭示並不用於限制任何NGL處理。技術可被用於形成各種不同的積體被動裝置，諸如電感器(例如，螺旋電感器)及電容器(例如，金屬指狀物電容器(MFC))等，此種裝置具有比它們若使用193nm光致微影來形成還高的密度、精確性、及品質因素 (Q)值。如此可增加積體被動裝置的性能及產量，此有助於RF、LC、及類比電路，及對需要具有高精確性及高Q值的組件之高頻電路(諸如高3db截止頻率結構等)尤其重要。
在一些實施例中，例如，以此處所說明之技術(例如，使用EBDW或EUVL)形成電感器及電容器可使結構具有改良的LER，諸如LER小於4nm或小於2nm等。另外，甚至當形成具有30nm或更少(或甚至10nm或更少)之臨界尺寸的光阻特徵時，此處所說明之技術能夠形成精確的光阻特徵。此增加的精確性使電感器及電容器能夠被形成具有較高的密度，藉此增加所得結構的Q值。此處所說明的技術亦能夠具有增加的準確性及/或臨界尺寸一致性(CDU)。能夠形成具有較尖銳的角之被動裝置(例如，與使用193nm光致微影所能達成者比較)亦能夠將被動裝置中的寄生電阻最小化。此外，以一微影處理及一或不用光罩(依據所使用之指定的NGL處理)來達成這些改良的結果，這是超越193nm光致微影的另一有利點，因為193nm光致微影需要多次微影處理及多個光罩來例如達到次100nm解析度。
在分析時(例如，使用掃瞄式/傳輸式電子顯微鏡(SEM/TEM)及/或成分映射)，與使用習知193nm光致微影所形成之結構或裝置比較，根據一或更多個實施例所組構之結構或裝置將有效顯現出具有增加的精確性、密度、及/或Q值之積體被動裝置。例如，使用如此處以各 種方式所說明之技術所形成的裝置可包括具有LER值4nm或更少、2nm或更少之精確的光阻特徵，諸如直線部份等，或者一些其他適當的高精確帽蓋。使用如此處以各種方式所說明之技術所形成的裝置亦可包括具有小於100nm、30nm、10nm之臨界尺寸的精確光阻特徵，或者一些其他適當帽蓋。此外，使用此處所說明之技術所形成的積體被動裝置可達成比若此種裝置係使用193nm光致微影所形成還高的Q值，及可測量Q值以判定此種結構是否係使用此處所說明之技術來形成。一些實施例的結果在Q值上可有上至2x、5x、或10x提升，或者甚至更大的提升。按照此揭示將使許多組態及變化變得顯而易見。
架構及方法
圖3A圖解根據本揭示的實施例之形成在基板300上之例示電感器302。如圖3A所示，電感器302為由具有多個連接的線部份之導電線圈所形成的積體螺旋電感器。圖3B圖解根據本揭示的實施例之形成在基板300上之例示電容器304。如圖3B所示，電容器304為由彼此交繞的兩組導電指狀物所形成之(金屬)指狀物電容器，其中，各組指狀物具有多個連接線部份。電感器302及電容器304被提供用於圖解此處所說明之技術，並且亦被提供作為使用此處所說明的技術所形成之兩例示所得結構。然而，電感器302及電容器304並不用於限制本揭示。如此處以各種方式所說明之技術可包括將導電材料(例如，含 金屬材料)形成在基板(例如，半導體基板)上、將光阻形成在導電層上、而後使用下一代微影(NGL)處理來圖案化光阻。NGL處理可以是電子束微影或電子束直寫(EBDW)、超紫外線微影(EUVL)、或者按照此揭示將顯而易見之另一適當處理。
基板300可以是任何適當基板，諸如半導體基板或絕緣體基板等。例如，基板300可包含矽(Si)、鍺(Ge)、矽鍺(SiGe)、一或更多個III-V材料、玻璃、氧化物材料(例如，二氧化矽)、氮化物材料(例如，氮化矽)、及/或任何其他適當半導體或絕緣體材料。在一些實施例中，基板300可被組構作為塊狀基板、絕緣體上半導體(XOI，其中X為諸如Si、Ge、或SiGe等半導體材料)、或者多層結構。其他適當結構材料及/或組態將依據指定的目標應用或最終用途而定，及按照此揭示將顯而易見。
導電層(例如，自此形成電感器302及電容器304的層)可包含任何適當材料，諸如一或更多個金屬或金屬合金等。例如，導電材料可包含銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、及/或任何其他導電材料。在一些實施例中，導電材料可包含磁性材料，諸如一或更多個鐵磁材料(例如，鈷(Co)、鎳(Ni)、亞鐵鹽等)等。可使用任何適當技術將導電層形成在基板300上，諸如物理汽相沉積(PVD)處理(諸如濺鍍沉積等)、化學汽相沉積(CVD)處理、原子層沉積(ALD)處理、分子束磊晶 (MBE)處理、及/或任何其他適當生長或沉積處理等。其他適當導電材料及/或組態將依據指定的目標應用或最終用途而定，及按照此揭示將顯而易見。
用於幫助形成電感器302及電容器304之光阻(未圖示)可包含任何適當材料，包括但並不局限於有機光致光阻材料(例如，聚(甲基丙烯酸甲酯)、聚(二甲基戊二亞胺)、酚甲醛樹脂、SU-8、或其他聚合物)、無機光致光阻材料(例如，硫屬化合物)、分子光致光阻材料(例如，三茚並苯)、高解析度光阻(例如，含氫矽酸鹽(HSQ))、上述的混合物、及/或適於使用作為導電材料層上的光阻之任何其他材料。光阻材料係可使用任何適當處理來沉積，包括但並不局限於旋轉塗佈。在一些實例中，光阻材料及厚度係可依據用於圖案化光阻之微影處理來選擇。例如，當使用電子束微影或EBDW時，光阻可以是電子靈敏膜，其能夠具有被電子束改變之可溶性。然而，在一些實例中，適當光致光阻可被用於電子束曝光。其他適當光阻材料及/或組態將依據給定的目標應用或最終用途而定，及按照此揭示將顯而易見。
在將光阻沉積於導電層上之後，可使用一或更多個微影處理來圖案化。在一些實施例中，光阻係使用電子束微影或EBDW、EUVL、奈米壓印微影、或一些其他適當NGL處理來圖案化。在一些實施例中，微影處理需要一光罩或不用光罩，並且僅需要一微影處理。例如，EBDW為無光罩微影處理，其中，一或更多個聚焦電子束可在單一 微影處理中被用於圖案化光阻。在另一例子中，在單一微影處理中，EUVL使用超紫外線波長(例如，13.5nm)及單一光罩來圖案化光阻。在一些此種實施例中，甚至使用一光罩或不用光罩，微影處理仍能夠達成高精確度的光阻特徵，例如，包括能夠達成次100nm、次50nm、次30nm、或次10nm解析度。換言之，用於形成電感器302及電容器304之微影處理能夠達成具有次100nm、次50nm、次30nm、或次10nm臨界尺寸之光阻特徵，此處將更詳細討論。
在已執行微影處理之後，需要隨後光阻處理來適當圖案化光阻。例如，此種處理可包括使用適當溶劑來移除在微影處理或其他適當處理期間所曝光之區域。在已適當圖案化光阻之後，下面的導電層可被蝕刻以將圖案轉移到那層。可使用任何適當濕式或乾式蝕刻，及在一些實施例中，蝕刻劑及/或蝕刻處理取決於光阻特性(例如，光阻的材料及/或厚度)及/或導電層的特性(例如，層的材料及/或厚度)。一旦光阻圖案被轉移，則光阻係可使用任何適當處理來移除，諸如光阻剝除或平坦化處理等。電感器302及電容器304顯示出在已移除光阻而露出下面的圖案化導電層之後所形成的兩此種所得結構。
如圖3A及3B所示，電感器302及電容器304各個具有複數個線部份，其中線部份各個具有寬度W及與鄰近及實際上並聯的線部份分開空間S。如上述，使用諸如EBDW及EUVL等NGL處理能夠達成更好的解析度(例 如，與使用193nm光致微影比較)。在一些實施例中，更好的解析度能夠為S及W達成次100nm、次50nm、次30nm、或次10nm尺寸。雖然電感器302及電容器304在全部結構中都具有一致的線及空間(分別具有尺寸W及S)，但是本揭示並不打算受限於此。例如，在單一電感器或電容器內可改變光阻特徵的寬度及空間。然而，在一些實例中，具有均勻及一致的特徵對螺旋電感器及(金屬)指狀物電容器是有利的，及若與使用習知193nm光致微影來形成被動裝置相比，此處所說明之技術可為被動裝置達成更高的臨界尺寸一致性(CDU)。
使用諸如EBDW及EUVL等NGL處理來形成電感器302及電容器304亦提供有能夠達成改良的線邊緣粗糙度(LER)值(例如，與使用習知193nm光致微影比較)之有利點。例如，按照此揭示將顯而易見一般，NGL處理能夠為結構中之線的LER值達成4nm或更少、3nm或更少、2nm或更少、1nm或更少的LER，或者一些其他適當帽蓋。另外，如按照此揭示將顯而易見一般，用於電感器302或電容器304之指定直線部份的最大邊緣偏差(例如，圖2之X3)可以是10nm、8nm、5nm、2nm、1nm或一些其他適當的最大量。以此方式，高精確性被動裝置可被形成具有高Q值，此對高頻電路尤其重要。此外，此處所說明之技術可在電感器或電容器的任兩連接線部份之間達成各種角度，在一些實施例中，諸如60及140度之間的角度等。在一些實施例中，所達成的角度可 全在90度±5度內，諸如在圖3A及3B所示的例示結構中之事例等(其中所有角度全是精確的90度)。另外，任兩個線部份之間的角比使用習知193nm光致微影所能達成者還尖銳(或較不圓，較不彎曲)(例如，比較圖1C所形成的結構與圖3A及3B中的結構)。
如上述，提供電感器302及電容器304作為使用此處所說明之技術所形成的兩例示所得結構，但並不用於限制本揭示。例如，雖然電感器302被圖示具有大體上方形形狀，但是此處以各種方式所說明之技術可被用於形成具有矩形、五角形、六角形、或八角形形狀之螺旋電感器，僅是提及一些其他例子。此外，雖然電感器302被圖示僅具有一對匝，但是以此處用各種方式所說明之技術所形成的電感器可具有任何匝數。在一些實施例中，就指定面積(及如此提高的密度)而言，電感器可具有比若使用習知193nm光致微影形成電感器所能夠達成者更高的匝數，結果電感器具有提升/較高的Q值。另外，雖然電容器304被圖示具有兩組交繞的指狀物，其中各組具有三指狀物，但是此處以各種方式所說明之技術可被用於形成具有幾組交繞的指狀物之電容器，其中各組具有任何數目的指狀物。為了完整說明，電感器302及電容器304可連接到其他被動裝置或各種主動裝置，以形成例如RF或類比電路。按照此揭示將使許多變化及組態顯而易見。
例示系統
圖4圖解根據例示實施例之以使用此處所揭示的技術所形成之諸如積體被動裝置(例如，電感器及/或電容器)等積體電路結構或裝置所實施的計算系統1000。如所示，計算系統1000容納主機板1002。主機板1002可包括一些組件，包括但並不局限於處理器1004及至少一通訊晶片1006，它們每一個可實體上及電耦合到主機板1002，或者整合在其內。如將明白一般，主機板1002可以是例如任何印刷電路板，無論是主機板、安裝在主機板上之子板、或者系統1000的唯一板等。
依據其應用，計算系統1000可包括一或更多個其他組件，其可以或不用實體及電耦合到主機板1002。這些其他組件可包括但並不局限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM、STTM等)、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸碰式螢幕顯示器、觸碰式螢幕控制器、電池、聲頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速器、迴轉儀、揚聲器、相機、及大量儲存裝置(諸如硬碟機、小型碟(CD)、數位多用途碟(DVD)等)。包括在計算系統1000中之任何組件可包括使用根據例示實施例所揭示的技術所形成之一或更多個積體電路結構或裝置。在一些實施例中，多種功能可被整合到一或更多個晶片內(例如，需注意的是通訊晶片1006可以是處理器1004的一部分或者整合到處理器1004內)。
通訊晶片1006能夠無線通訊將資料轉移進出計算系統1000。“無線”一詞及其衍生字可被用於說明可經由非固體媒體而經由使用調節的電磁輻射來通訊資料之電路、裝置、系統、方法、技術、通訊頻道等。雖然此語詞不表示相關裝置未包含任何電線，但是在一些實施例中它們不可以。通訊晶片1006可實施許多無線標準或協定的任一個，包括但並不局限於Wi-Fi(IEEE 802.11家用)、WiMAX(IEEE 802.16家用)、IEEE 802.20、長期演進技術(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物、以及被標明為3G、4G、5G或更高之任何其他無線協定。計算系統1000可包括複數個通訊晶片1006。例如，第一通訊晶片1006可專屬於較短範圍的無線通訊，諸如Wi-Fi及藍芽等，而第二通訊晶片1006可專屬於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、及其他等。
計算系統1000的處理器1004包括封裝在處理器1004內之積體電路晶粒。在一些實施例中，處理器的積體電路晶粒包括板上電路，其係以使用此處以各種方式所說明之所揭示的技術所形成之一或更多個積體電路結構或裝置所實施。“處理器”一詞可意指任何裝置或處理之裝置的部份，例如，來自暫存器及/或記憶體之電子資料，以將那電子資料轉換成可被儲存在暫存器及/或電子資料中之另一電子資料。
通訊晶片1006亦可包括封裝在通訊晶片1006內之積體電路晶粒。根據一些此種例示實施例，通訊晶片的積體電路晶粒包括使用此處以各種方式所說明之所揭示的技術所形成之一或更多個積體電路結構或裝置。如按照此揭示將明白一般，需注意的是，多標準無線能力可被直接整合到處理器1004內(例如，其中任何晶片1006的功能被整合到處理器1004內，而不是具有分開的通訊晶片)。另外需注意的是，處理器1004可以是具有此種無線能力之晶片組。總之，可使用任何數目的處理器1004及/或通訊晶片1006。同樣地，任一晶片或晶片組可具有整合在其內的多種功能。
計算系統1000可包括包括使用此處所說明之技術所形成的一或更多個被動裝置之RF或類比電路。RF電路可以是需要具有諸如此處以各種方式所說明之電感器或電容器等高Q值的電感器及/或電容器之高頻電路(諸如高3db截止頻率結構等)。
在各種實施中，計算裝置1000可以是膝上型、小筆電、筆記型、智慧型手機、數位板、個人數位助理(PDA)、迷你行動電腦、行動電話、桌上型電腦、伺服器、列印機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位視頻記錄器、或處理資料或利用使用此處以各種方式說明之所揭示的技術所形成之一或更多個積體電路結構或裝置的任何其他電子裝置。
其他例示實施例
下面例子係有關其他實施例，自此將使許多變更或組態顯而易見。
例子1為感應器，其包括基板；及導電線圈，係形成在基板上，線圈具有複數個連接的線部份；其中，線部份各個具有4nm或更少之線邊緣粗糙度(LER)。
例子2包括例子1的標的，其中，基板包含矽(Si)及/或鍺(Ge)。
例子3包括例子1至2的任一個之標的，其中，導電線圈包含至少一金屬材料。
例子4包括例子1至3的任一個之標的，其中，線部份各個具有2nm或更少之LER。
例子5包括例子1至4的任一個之標的，其中，任兩個鄰近且實質上並聯的線部份之間的最大距離為30nm。
例子6包括例子1至5的任一個之標的，其中，任兩個鄰近且實質上並聯的線部份之間的最大距離為10nm。
例子7包括例子1至6的任一個之標的，其中，線部份各個具有30nm或更少的厚度。
例子8包括例子1至7的任一個之標的，其中，線部份各個具有10nm或更少的厚度。
例子9包括例子1至8的任一個之標的，其中，任兩個線部份之間的角度係在60及140度之間。
例子10包括例子1至9的任一個之標的，其中，任 兩個線部份之間的角度係在90度±5度內。
例子11包括例子1至10的任一個之標的，其中，任兩連接的線部份之間的角比若電感器係使用193nm光致微影來形成所能達成者更銳利。
例子12包括例子1至11的任一個之標的，其中，電感器具有比若電感器係使用193nm光致微影來形成所能達成的Q值還高的Q值。
例子13為射頻(RF)或類比電路，其包括例子1至12的任一個之標的。
例子14為計算系統，其包括例子1至12的任一個之標的。
例子15為電容器，其包括：基板；第一組導電指狀物；及第二組導電指狀物，係與第一組指狀物交繞；其中，第一組導電指狀物及第二組導電指狀物包含複數個連接的線部份，線部份各個具有4nm或更少之線邊緣粗糙度(LER)。
例子16包括例子15的標的，其中，基板包含矽(Si)及/或鍺(Ge)。
例子17包括例子15至16的任一個之標的，其中，第一組導電指狀物及第二組導電指狀物包含至少一金屬材料。
例子18包括例子15至17的任一個之標的，其中，線部份各個具有2nm或更少之LER。
例子19包括例子15至18的任一個之標的，其中， 任兩個鄰近且實質上並聯的線部份之間的最大距離為30nm。
例子20包括例子15至19的任一個之標的，其中，任兩個鄰近且實質上並聯的線部份之間的最大距離為10nm。
例子21包括例子15至20的任一個之標的，其中，線部份各個具有30nm或更少的厚度。
例子22包括例子15至21的任一個之標的，其中，線部份各個具有10nm或更少的厚度。
例子23包括例子15至22的任一個之標的，其中，任兩個線部份之間的角度係在60及140度之間。
例子24包括例子15至23的任一個之標的，其中，任兩個線部份之間的角度係在90度±5度內。
例子25包括例子15至24的任一個之標的，其中，任兩連接的線部份之間的角比若電容器係使用193nm光致微影來形成所能達成者更銳利。
例子26包括例子15至25的任一個之標的，其中，電容器具有比若電容器係使用193nm光致微影來形成所能達成的Q值還高的Q值。
例子27為射頻(RF)或類比電路，其包括例子15至26的任一個之標的。
例子28為計算系統，其包括例子15至26的任一個之標的。
例子29為形成被動裝置之方法，方法包括：設置基 板；將導電層形成在基板上；將光阻形成在導電層上；使用微影處理來圖案化光阻，微影處理需要一光罩或不需要光罩及能夠達成具有次30nm臨界尺寸的光阻特徵；以及將圖案蝕刻到導電層內。
例子30包括例子29的標的，其中，微影處理為電子束微影。
例子31包括例子30的標的，其中，電子束微影包括多個電子束。
例子32包括例子29至31的任一個之標的，其中，微影處理係無光罩。
例子33包括例子29的標的，其中，微影處理為超紫外線微影(EUVL)。
例子34包括例子29的標的，其中，微影處理為奈米壓印微影。
例子35包括例子29至34的任一個之標的，其中，被動裝置為電感器。
例子36包括例子29至34的任一個之標的，其中，被動裝置為電容器。
例子37包括例子29至36的任一個之標的，其中，導電層包含至少一金屬。
例子38包括例子29至37的任一個之標的，其中，微影處理可使光阻特徵具有4nm或更少的線邊緣粗糙度(LER)。
例子39包括例子29至38的任一個之標的，其中， 微影處理可使光阻特徵具有2nm或更少的線邊緣粗糙度(LER)。
例子40包括例子29至39的任一個之標的，其中，微影處理能夠達成具有次10nm臨界尺寸之光阻特徵。
已為圖解及說明陳述例示實施例的上述說明。並不用於耗盡或限制本揭示為所揭示的精確形式。按照此揭示可有許多修改及變化。本揭示的範疇並不想由此詳細說明所侷限，而是由附錄於此的申請專利範圍所限制。對此申請案申請優先權之未來所發表的申請案可以不同方式申請所揭示的標的，及通常包括如以各種方式所揭示或者此處所舉證之一或更多個限制的任一組。
300‧‧‧基板
302‧‧‧電感器

Claims (24)

  1. 一種電感器，包含：基板；以及導電線圈，係形成在該基板上，該導電線圈具有複數個連接的線部份；其中，該等線部份各個具有4nm或更少之線邊緣粗糙度(LER)。
  2. 根據申請專利範圍第1項之電感器，其中，該導電線圈包含至少一金屬材料。
  3. 根據申請專利範圍第1項之電感器，其中，該等線部份各個具有2nm或更少之LER。
  4. 根據申請專利範圍第1項之電感器，其中，任兩個鄰近且實質上並聯的線部份之間的最大距離為30nm。
  5. 根據申請專利範圍第1項之電感器，其中，任兩個線部份之間的角度係在90度±5度內。
  6. 根據申請專利範圍第1項之電感器，其中，該電感器具有比若該電感器係使用193nm光致微影來形成所能達成的Q值還高的Q值。
  7. 一種射頻(RF)或類比電路，其包含申請專利範圍第1至6項中任一項之電感器。
  8. 一種計算系統，其包含申請專利範圍第1至6項中任一項之電感器。
  9. 一種電容器，包含：基板； 第一組導電指狀物；以及第二組導電指狀物，係與該第一組指狀物交繞；其中，該第一組導電指狀物及該第二組導電指狀物包含複數個連接的線部份，該等線部份各個具有4nm或更少之線邊緣粗糙度(LER)。
  10. 根據申請專利範圍第9項之電容器，其中，該等指狀物組包含至少一金屬材料。
  11. 根據申請專利範圍第9項之電容器，其中，該等線部份各個具有2nm或更少之LER。
  12. 根據申請專利範圍第9項之電容器，其中，任兩個鄰近且實質上並聯的線部份之間的最大距離為30nm。
  13. 根據申請專利範圍第9項之電容器，其中，任兩個線部份之間的角度係在90度±5度內。
  14. 根據申請專利範圍第9項之電容器，其中，該電容器具有比若該電容器係使用193nm光致微影來形成所能達成的Q值還高的Q值。
  15. 一種射頻(RF)或類比電路，其包含申請專利範圍第9至14項中任一項之電容器。
  16. 一種計算系統，其包含申請專利範圍第9至14項中任一項之電容器。
  17. 一種形成被動裝置之方法，該方法包含：設置基板；將導電層形成在該基板上；將光阻形成在該導電層上； 使用微影處理來圖案化該光阻，該微影處理需要一光罩或不需要光罩及能夠達成具有次30nm臨界尺寸的光阻特徵；以及將該圖案蝕刻到該導電層內，其中，該微影處理能夠使該等光阻特徵具有4nm或更少之線邊緣粗糙度(LER)。
  18. 根據申請專利範圍第17項之方法，其中，該微影處理為電子束微影。
  19. 根據申請專利範圍第18項之方法，其中，該電子束微影包括多個電子束。
  20. 根據申請專利範圍第17項之方法，其中，該微影處理係無光罩。
  21. 根據申請專利範圍第17項之方法，其中，該微影處理為超紫外線微影(EUVL)。
  22. 根據申請專利範圍第17項之方法，其中，該微影處理為奈米壓印微影。
  23. 根據申請專利範圍第17項之方法，其中，該被動裝置為電感器。
  24. 根據申請專利範圍第17項之方法，其中，該被動裝置為電容器。
TW104115886A 2014-06-25 2015-05-19 形成積體被動裝置的技術 TWI590420B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044101 WO2015199679A1 (en) 2014-06-25 2014-06-25 Techniques for forming integrated passive devices

Publications (2)

Publication Number Publication Date
TW201606997A TW201606997A (zh) 2016-02-16
TWI590420B true TWI590420B (zh) 2017-07-01

Family

ID=54938595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115886A TWI590420B (zh) 2014-06-25 2015-05-19 形成積體被動裝置的技術

Country Status (7)

Country Link
US (1) US20170077050A1 (zh)
EP (1) EP3161840A4 (zh)
JP (1) JP2017527978A (zh)
KR (1) KR20170021770A (zh)
CN (1) CN106415744B (zh)
TW (1) TWI590420B (zh)
WO (1) WO2015199679A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017171884A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Fine feature formation techniques for printed circuit boards
CN109712943B (zh) * 2017-10-26 2020-11-20 联发科技股份有限公司 半导体封装组件
USD1002704S1 (en) 2021-06-04 2023-10-24 Samsung Electronics Co., Ltd. Beam projector

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360313B2 (ja) * 1991-08-02 2002-12-24 ソニー株式会社 半導体装置における基体への斜め溝形成方法及び電極並びにトレンチ・キャパシタ作製方法
EP0648015B1 (en) * 1993-10-08 2000-05-31 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave filter
US6175727B1 (en) * 1998-01-09 2001-01-16 Texas Instruments Israel Ltd. Suspended printed inductor and LC-type filter constructed therefrom
JP3927575B2 (ja) * 2002-07-30 2007-06-13 株式会社ルネサステクノロジ 電子装置の製造方法
JP2005075767A (ja) * 2003-08-29 2005-03-24 Idemitsu Kosan Co Ltd フォトレジスト基材及びその精製方法、並びにフォトレジスト組成物
KR20070003980A (ko) * 2004-04-05 2007-01-05 이데미쓰 고산 가부시키가이샤 칼릭스레졸시나렌 화합물, 포토 레지스트 기재 및 그조성물
US7235736B1 (en) * 2006-03-18 2007-06-26 Solyndra, Inc. Monolithic integration of cylindrical solar cells
US8187974B2 (en) * 2007-12-19 2012-05-29 Infineon Technologies Ag Methods of manufacturing semiconductor devices and optical proximity correction
JP5189576B2 (ja) * 2009-10-05 2013-04-24 日本電波工業株式会社 電圧制御発振器
US9176377B2 (en) * 2010-06-01 2015-11-03 Inpria Corporation Patterned inorganic layers, radiation based patterning compositions and corresponding methods
JP5708521B2 (ja) * 2011-02-15 2015-04-30 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
JP5394443B2 (ja) * 2011-07-07 2014-01-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6048794B2 (ja) * 2012-07-31 2016-12-21 株式会社リコー ノズルプレート、ノズルプレートの製造方法、インクジェットヘッド及びインクジェット印刷装置

Also Published As

Publication number Publication date
WO2015199679A1 (en) 2015-12-30
CN106415744A (zh) 2017-02-15
CN106415744B (zh) 2018-12-11
EP3161840A1 (en) 2017-05-03
KR20170021770A (ko) 2017-02-28
TW201606997A (zh) 2016-02-16
EP3161840A4 (en) 2018-05-23
US20170077050A1 (en) 2017-03-16
JP2017527978A (ja) 2017-09-21

Similar Documents

Publication Publication Date Title
US11276581B2 (en) Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
CN106463354B (zh) 用于形成功能单元的紧凑阵列的技术
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
CN107980170B (zh) 用于器件制造的通过对氧化物层的原子层去除的过渡金属干法蚀刻
US20190019748A1 (en) Pitch division patterning approaches with increased overlay margin for back end of line (beol) interconnect fabrication and structures resulting therefrom
TW201733007A (zh) 用於圖案化後段（ｂｅｏｌ）互連之金屬線端的方法
TWI590420B (zh) 形成積體被動裝置的技術
US8860184B2 (en) Spacer assisted pitch division lithography
KR102385705B1 (ko) 전자빔 직접 기입(ebdw) 리소그래피를 위한 하부 흡수 층 또는 전도 층
WO2017111925A1 (en) Multi-pitch or variable pitch grating structures for overlay, dose or focus information extraction
WO2017111923A1 (en) Approaches for measuring overlay, dose or focus on pre-patterned hardmask structures using scanning electron microscopy (sem)
JP2017527977A (ja) デカップリングコンデンサ及び配置
WO2019066827A1 (en) CHARACTERISTICS AND APPROACHES TO GRID ASSISTANCE FOR ELECTRON BEAM DIRECT WRITE LITHOGRAPHY (EBDW)