TWI706442B - 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構 - Google Patents

用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構 Download PDF

Info

Publication number
TWI706442B
TWI706442B TW105136483A TW105136483A TWI706442B TW I706442 B TWI706442 B TW I706442B TW 105136483 A TW105136483 A TW 105136483A TW 105136483 A TW105136483 A TW 105136483A TW I706442 B TWI706442 B TW I706442B
Authority
TW
Taiwan
Prior art keywords
lines
metal
layer
metallization layer
hard mask
Prior art date
Application number
TW105136483A
Other languages
English (en)
Other versions
TW201732883A (zh
Inventor
李奧納 古勒
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201732883A publication Critical patent/TW201732883A/zh
Application granted granted Critical
Publication of TWI706442B publication Critical patent/TWI706442B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

說明用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方案。在範例中，用於半導體晶粒之互連結構的製作方法包含形成下部金屬化層，該下部金屬化層包含在基板之上的交替的金屬線路和電介質線路，該等電介質線路高出於該等金屬線路之上。硬遮罩層被形成於該下部金屬化層的該等金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面。光柵結構被形成於該下部金屬化層的該等交替的金屬線路和該等電介質線路之上並且與該下部金屬化層的該等交替的金屬線路和該等電介質線路正交。遮罩被形成於該光柵結構之上。該硬遮罩層的選擇區域被去除，以使該下部金屬化層之該等金屬線路的選擇區域暴露出。金屬穿孔被形成於該下部金屬化層之該等金屬線路的該等選擇區域上。

Description

用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
本發明的實施例係有關半導體結構和處理的領域，尤其有關用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構。
就過去的幾十年而言，積體電路中之特徵的尺寸一直是不斷成長之半導體工業背後的驅動力。縮小到越來越小的特徵致使能夠增加在半導體晶片的有限面積(real estate)上之功能性單元的密度。例如，縮減電晶體尺寸允許晶片上之增加數目的記憶體或邏輯裝置的整併，其導致具有增加容量之產品的製作。然而，越來越多容量的驅動並不是沒有問題的。因此，使各裝置之性能最佳化的必要性就變得越來越顯著了。
積體電路通常包含電導通的微電子結構，其在此技藝中已知為穿孔，用以使穿孔之上的金屬線路或其 他互連電性連接至穿孔之下的金屬線路或其他互連。典型上藉由微影製程來形成穿孔。代表性地，光阻層可被旋塗於電介質層之上，光阻層可經由圖案化後的遮罩而被暴露於圖案化後的光化輻射，而後，暴露出的層可被顯影以便形成光阻層中的開口。接著，用於穿孔的開口可藉由使用光阻層中的開口作為蝕刻遮罩而被蝕刻於電介質層中，此開口被稱為穿孔開口。最後，穿孔開口可用一或多種金屬或其他的導電材料來填補以形成該穿孔。
在過去，穿孔的尺寸和間隙逐漸地減小，而且預期在未來，穿孔的尺寸和間隙將持續逐漸地減小，至少對某些類型的積體電路來說(例如，先進的微處理器、晶片組組件、繪圖晶片等等)。穿孔之尺寸的其中一種測量為穿孔開口的關鍵尺寸。穿孔之間隙的其中一種測量為穿孔間距。穿孔間距表示最接近的相鄰穿孔間之中心到中心的距離。
然而，在穿孔製造技術的領域中仍需改進。
100、100’、100”‧‧‧起始點結構
102‧‧‧金屬線路
104‧‧‧電介質線路
106‧‧‧硬遮罩層
108‧‧‧下一個圖案化層
110‧‧‧蝕刻停止層
112‧‧‧電介質層
114‧‧‧光柵結構
116‧‧‧經圖案化的電介質層
118‧‧‧經圖案化的蝕刻停止層
120‧‧‧位置
122‧‧‧經圖案化的微影遮罩
126‧‧‧經圖案化的微影遮罩
130‧‧‧在下面的結構
132‧‧‧金屬穿孔
131‧‧‧最終結構
134‧‧‧金屬線路
136‧‧‧金屬線路
138‧‧‧金屬線路
140‧‧‧硬遮罩層
200、200’、200”‧‧‧起始點結構
202‧‧‧金屬線路
204‧‧‧電介質線路
206‧‧‧第一硬遮罩層
207‧‧‧第二硬遮罩層
208‧‧‧下一個圖案化層
210‧‧‧蝕刻停止層
212‧‧‧電介質層
214、214’‧‧‧光柵結構
215‧‧‧保形層
216、216’‧‧‧經圖案化的電介質層
217‧‧‧間隙壁
218、218’‧‧‧經圖案化的蝕刻停止層
220‧‧‧位置
222、222’‧‧‧經圖案化的微影遮罩
224、224’‧‧‧區域
226、226’‧‧‧經圖案化的微影遮罩
227、227’‧‧‧經圖案化的微影遮罩
228、228’‧‧‧區域
229、229’‧‧‧區域
230、230’、230”‧‧‧在下面的結構
231‧‧‧最終結構
236、236”‧‧‧金屬線路
238、238”‧‧‧金屬線路
240‧‧‧硬遮罩層
241‧‧‧硬遮罩層
300‧‧‧計算裝置
302‧‧‧板
304‧‧‧處理器
306‧‧‧通訊晶片
400‧‧‧中介層
402‧‧‧第一基板
404‧‧‧第二基板
406‧‧‧球柵陣列(BGA)
408‧‧‧金屬互連
410‧‧‧金屬穿孔
412‧‧‧矽穿孔(TSVs)
414‧‧‧嵌入式裝置
圖1A至1L繪示依據本發明的實施例，代表用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法之各種操作的平面示圖和相對應之有角度的剖面示圖。
圖2A到2Y繪示依據本發明的另一實施例，代表用於後段製程線路(BEOL)互連之柵格超自行對準金屬穿 孔處理方法之各種操作的平面示圖和相對應之有角度的剖面示圖。
圖3繪示依據本發明之一實施例的一個施行之計算裝置。
圖4繪示施行本發明之一或多個實施例的中介層。
【發明內容及實施方式】
說明用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構。在下面的說明中，許多特定的細節被提出，諸如特定的集成和材料範圍，以便提供對本發明之實施例的徹底了解。對於習於此技藝者而言將會明顯的是，本發明之實施例可在沒有這些特定的細節被實行。在其他例子中，並未詳細說明眾所皆知的特徵(諸如，積體電路設計布局)以免不必要地模糊本發明之實施例。此外，要瞭解的是圖示中的各種實施例為例舉性表示並且不一定按尺寸大小繪示出。
當藉由此等微影製成來圖案化具有非常小間距之非常小的穿孔時，它們本身呈現出幾個挑戰，特別是當間距為約70奈米(nm)以下時及/或當穿孔開口的臨界尺寸為約35nm以下時。其中一個這樣的挑戰為穿孔與覆蓋的互連之間的重疊，以及穿孔與覆蓋的著陸(landing)互連之間的重疊通常需要被控制到穿孔間距的四分之一等級的高耐受度。當穿孔間距尺度隨著時間越來越小時，重疊耐受度傾向隨著它們而以甚至比微影設備能夠跟上之速 率更大的速率縮放。
另一個這樣的挑戰為穿孔開口的臨界尺寸通常傾向比微影掃描器的解析度能力更快地縮放。微縮技術存在以使穿孔開口的臨界尺寸縮小。然而，縮小量傾向受到最小的穿孔間距所限制，以及為受充分光學鄰近修正(OPC)中和(neutral)之微縮製程的能力所限制，並且傾向不顯著地妥協線寬粗糙度(LWR)及/或臨界尺寸一致性質(CDU)。
又另一個這樣的挑戰為光阻的LWR及/或CDU特性通常需要隨著穿孔開口的臨界尺寸縮小而改善，以便維持相同的關鍵尺寸預算之總分數(overall fraction)。然而，目前大部分光阻的LWR及/或CDU特性沒有正在改善得和穿孔開口的臨界尺寸正在縮減一樣地快速。
仍另一個這樣的挑戰為非常小的穿孔間距通常傾向在均等極紫外線(EUV)微影掃描器的解析度能力以下。結果是，通常兩個、三個、或更多個不同的微影遮罩可被使用，其傾向增加成本。在某時，如果間距繼續減小，則其可能無法使用EUV掃描器，甚至用多個遮罩，而為這些非常小的穿孔間距列印穿孔開口。
本文中所述的一或多個實施例係有關柵格自行對準和超級自行對準金屬穿孔處理方法。本文中所述的實施例可被施行來提供用於金屬/穿孔層的自行對準方法。幾乎所有的插塞(plug)和穿孔幾何藉由施行本文中 所述的方法而可能被達成。除此之外，最終的穿孔臨界尺寸(CD)可與針對圖案化所施行的微影無關。此外，本文中所述的方法可提供循環流程(circular flow)，因為製程流程的結束具有與製程流程的起始相同或實質相同的層堆疊和布局。因此，一旦製程流程中的每一個操作被開展，製程流程即可視需要而被重複許多次而可視需要地添加許多金屬/穿孔層。在一或多個實施例中，垂直柵格之間的重疊被用來界定穿孔和金屬線的放置。可藉由兩個柵格之間的重疊區域來決定穿孔的尺寸。
為了提供下面所述之實施例的上下文，當和用於穿孔自行對準之目前技術方法相比時，本文中所述的方法可提供給幾乎是可供使用之任何的插塞和穿孔放置用。本文中所述的方法可能需要更少的選擇性蝕刻。本文中所述的方法可提供給與所使用之微影無關的最終插塞和穿孔CDs用。
然後，在某一樣態中，本文中所述的一或多個實施例係有關利用下層金屬光柵結構作為建立上層導電穿孔之樣板(template)的方法。可領會到類似的方法可被施行來製作金屬之間的非導電間隙壁或中斷(interruption)(被稱為“插塞”)。穿孔，按照定義，係被用來使先前的層金屬圖案著陸。在此脈絡上，因為藉由微影設備的對齊係有賴於在較小的程度上，所以本文中所述的實施例致能更強健的互連製作方案。這樣的互連製作方案能夠被用來節省許多的對齊/曝光、能夠被用來改善 電性接觸(藉由減小穿孔電阻)、以及能夠被用來減少為使用習知方法來圖案化此類特徵所需的總製程操作和處理時間。
將領會到需要選擇預形成之穿孔位置的圖案能夠被做得相對地小，其致能微影製程之重疊邊限上的增加。該等圖案特徵可由均勻的尺寸所做的，其可減少以光學微影之直寫式電子束及/或光學鄰近修正(OPC)複雜度上的掃描時間。後續實施之蝕刻製程可為各向等性化學選擇性蝕刻。這樣的蝕刻製程使與輪廓和關鍵尺寸相關聯的其他方面減緩，並且使典型與乾式蝕刻方法相關聯的各向異性問題減緩。相較於其他的選擇性去除方法，這樣的蝕刻製程從設備和生產量的觀點來說也相對更便宜。
在第一個代表性處理方案中，圖1A至1L繪示依據本發明的實施例，代表用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法之各種操作的平面示圖(圖形中的上部)和相對應之有角度的剖面示圖(圖形中的下部)。將可領會到，雖然實際上他們不是這樣，但是為了清楚起見，不同的金屬化層在有角度的剖面示圖中被顯示為分開的(上部和下部)。
參照圖1A，起始點結構100被提供做為製作新的金屬化層之開始點。起始點結構100包含一系列交替的金屬線路102和電介質線路104。金屬線路102被凹入於電介質線路104之下。硬遮罩層106係設置在金屬線路102之上並且和電介質線路104交替。在實施例中，電介 質線路104係由氮化矽(SiN)所組成，且硬遮罩層106係由碳化矽(SiC)或氧化矽(SiO2)所組成。然後，下一個圖案化層108被製作於起始點結構100之上，如同圖1B中所描述者。在實施例中，下一個圖案化層108包含蝕刻停止層110、電介質層112和光柵結構114。在實施例中，蝕刻停止層110係由氧化矽(SiO)所組成，電介質層112係由氮化矽(SiN)所組成，且光柵結構114係由氧化矽(SiO)所組成。在實施例中，使用間距二等分或間距四等分方式(例如，藉由間隔圖案化)來形成光柵結構114。
參照圖1C，光柵結構114的圖案被轉移到電介質層112以形成經圖案化的電介質層116。在實施例中，光柵結構114的圖案使用蝕刻製程而被轉移到電介質層112，該蝕刻製程利用蝕刻停止層110作為蝕刻製程的結束點。穿透蝕刻然後被實施以去除蝕刻停止層110之暴露出的部分而形成經圖案化的蝕刻停止層118，如同圖1D中所描述者。在實施例中，穿透蝕刻使有可能被形成為結構100之所有可能的穿孔位置120暴露出。
參照圖1E，然後藉由形成經圖案化的微影遮罩122於圖1D的結構上在插塞要被保留的位置中來實施插塞圖案化。經圖案化之微影遮罩122和光柵結構114的聯合(unified)圖案然後被轉移到結構100內以形成具有供金屬線路形成於結構100內之區域124的結構100’，如同圖1F中所描述者。在實施例中，經圖案化之微影遮罩 122和光柵結構114的聯合圖案使用蝕刻製程而被轉移到結構100內。這樣的蝕刻製程可以實質上相同的速率(或者可被實施為幾個蝕刻操作)來蝕刻層104和106兩者，並且接著可實施清潔製程來去除該經圖案化的微影遮罩122，如同圖1F中所描述者。
參照圖1G，然後藉由形成經圖案化的微影遮罩126於圖1F的結構上來實施穿孔圖案化，經圖案化的微影遮罩126使穿孔要被形成的位置暴露出(例如，穿孔選擇製程)。經圖案化之微影遮罩126和光柵結構114的聯合圖案然後被轉移到結構100’內以形成具有供金屬穿孔形成於結構100’內之區域128的結構100”，如同圖1H中所描述者。在實施例中，經圖案化之微影遮罩126和光柵結構114的聯合圖案使用蝕刻製程而被轉移到結構100’內。這樣的蝕刻製程可對層104有選擇性的蝕刻層106，並且接著可實施清潔製程來去除該經圖案化的微影遮罩126，如同圖1H中所描述者。
參照圖1I，對圖1I的結構實施金屬填補製程以提供在下面的結構130。金屬填補製程形成金屬穿孔132和金屬線路134於結構130中，金屬填補製程也可用金屬線路136來填補光柵結構114之間的區域，如同圖1I中所描述者。在實施例中，使用金屬沉積和後續的平坦化處理方法來實施金屬填補製程。然後，圖1I之結構的厚度可被縮減以去除光柵結構114，而使經圖案化之電介質116暴露出和頂面提供金屬線路138，其厚度從金屬線路 136開始被縮減，如同圖1J中所描述者。在實施例中，圖1I之結構的厚度然後可使用諸如化學機械平坦化(CMP)製程之平坦化製程而被縮減。
參照圖1K，從圖1J的結構中去除金屬線路138而留下經圖案化之電介質層116和經圖案化之蝕刻停止層118。金屬線路138可藉由選擇性蝕刻製程來予以去除，選擇性蝕刻製程去除金屬線路138並且也確保沒有留下任何金屬以保持在材料層104和106之上的高度(亦即，使得沒有任何金屬保留在結構130的插塞區域之上)。硬遮罩層140然後被形成於圖1K的結構上，在經圖案化之電介質層116的線路之間，如同圖1L中所描述者。在實施例中，硬遮罩層140係由碳化矽(SiC)或氧化矽(SiO2)所組成，並且係使用沉積和平坦化處理方法來予以形成。在實施例中，硬遮罩層140係由與硬遮罩層106相同的材料所組成。在實施例中，由經圖案化之電介質層116和硬遮罩層140所形成之結構的表面實質上和圖1A之起始結構100的表面相同，儘管和圖1A之起始結構100的表面正交。因此，在實施例中，與圖1B到1L相關聯所述的製程可以在圖1L的結構上重複而形成下一個金屬化層並依此類推。
將領會到，如同在圖1L的結構上重複而形成下一個金屬化層之與圖1B到1L相關聯所述的製程可被稱為循環流程，因為製程流程的結束具有和製程流程的開始時相同或實質相同的層堆疊和布局。在一個實施例中， 形成額外的金屬化層包含使用這樣的循環流程。然而，亦將領會到，循環或重複的流程可僅針對選擇金屬化層而被施行。在最終堆疊中的其他金屬化層(例如，使用圖1B到1L之處理方案所製作之在諸層之上或之下或之間的層)可使用習知的雙鑲嵌(dual damascene)或其他方法來予以製作。
與圖1L相關聯所述之諸如131的最終結構隨後可被用作為用來形成後續的金屬線路/穿孔和ILD層的基礎。或者，圖1L的結構131可代表積體電路中之最終的金屬互連層。將領會到，上面的製程操作可用交替的順序來施作，不是每一個操作需要被實施及/或額外的製程操作可被實施。在任何情況下，最終結構致使能夠製作直接集中於在下面的金屬線路上的穿孔。也就是說，該等穿孔的厚度可以比在下面的金屬線路的厚度還寬、還窄、或者一樣，例如，由於不完美的選擇性蝕刻處理之故。但是，在實施例中，該等穿孔的中心係直接和該等金屬線路的中心對齊(相一致)。確切而言，在實施例中，由於習知的微影/雙鑲嵌圖案化(否則必須容忍)造成的偏移不是在本文中所述之最終結構的因素。將領會到，上面的範例以聚焦在穿孔/接點形成。然而，在其他實施例中，類似的方法可被用來保留或形成金屬線路層內之線路末端(插塞)的區域。亦將領會到，在後續的製作操作中，電介質線路可被去除以提供在最終的金屬線路之間的空氣間隙。
在第二代表性處理方案中，圖2A到2Y繪示依據本發明的另一實施例，代表用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法之各種操作的平面示圖(圖形中的上部)和相對應之有角度的剖面示圖(圖形中的下部)。將可領會到，雖然實際上他們不是這樣，但是為了清楚起見，不同的金屬化層在有角度的剖面示圖中被顯示為分開的(上部和下部)。
參照圖2A，起始點結構200被提供做為製作新的金屬化層之開始點。起始點結構200包含一系列交替的金屬線路202和電介質線路204。金屬線路202被凹入於電介質線路204之下。第一硬遮罩層206和第二硬遮罩層207係交替地設置在金屬線路202之上並且在電介質線路204之間。在實施例中，電介質線路204係由氮化矽(SiN)所組成，第一硬遮罩層206係由碳化矽(SiC)所組成，且第二硬遮罩層207係由氧化矽(SiO2)所組成。然後，下一個圖案化層208被製作於起始點結構200之上，如同圖2A中所描述者。在實施例中，下一個圖案化層208包含蝕刻停止層210、電介質層212、光柵結構214、和保形成(conformal)層215。在實施例中，蝕刻停止層210係由氧化矽(SiO2)所組成，電介質層212係由氮化矽(SiN)所組成，光柵結構214係由矽所組成，且保形層215係由氧化鈦(TiO)所組成。在實施例中，使用間距二等分或間距四等分方式(例如，藉由間隔圖案化)來形成光柵結構214。下一個圖案化層208然後受到 各向異性蝕刻製程以提供光柵結構214的線路之間的間隙壁(spacer)217，如同圖2B中所描述者。
參照圖2C，圖2B之上部結構的圖案被轉移到電介質層212以形成經圖案化的電介質層216。在實施例中，圖2B之上部結構的圖案使用蝕刻製程而被轉移到電介質層212，該蝕刻製程利用蝕刻停止層210作為蝕刻製程的結束點。穿透蝕刻然後被實施以去除蝕刻停止層210之暴露出的部分而形成經圖案化的蝕刻停止層218，如同圖2D中所描述者。在實施例中，穿透蝕刻使有可能被形成為結構200之所有可能的穿孔位置220的一半暴露出。
參照圖2E，然後藉由形成經圖案化的微影遮罩222於圖2D的結構上在插塞要被保留的位置中來實施第一插塞圖案化。經圖案化之微影遮罩222和圖2D之上部結構圖案的聯合圖案然後被轉移到結構200內以形成具有供金屬線路形成於結構200內之區域224的結構200’，如同圖2F中所描述者。在實施例中，經圖案化之微影遮罩222和圖2D之上部結構圖案的聯合圖案使用蝕刻製程而被轉移到結構200內。這樣的蝕刻製程可以實質上相同的速率(或者可被實施為幾個蝕刻操作)來蝕刻所有的層204、206和207，並且接著可實施清潔製程來去除該經圖案化的微影遮罩222，如同圖2F中所描述者。
參照圖2G，然後藉由形成經圖案化的微影遮罩226於圖2F的結構上來實施第一穿孔圖案化，經圖案 化的微影遮罩226使穿孔要被形成的位置暴露出(例如，穿孔選擇製程)。經圖案化之微影遮罩226和圖2F之上部結構圖案的聯合圖案然後被轉移到結構200’內以形成具有供金屬穿孔形成於結構200’內之區域228的結構200”，如同圖2H中所描述者。在實施例中，經圖案化之微影遮罩226和圖2F之上部結構圖案的聯合圖案使用蝕刻製程而被轉移到結構200’內。這樣的蝕刻製程可對層204及層207有選擇性的蝕刻層206，並且接著可實施清潔製程來去除該經圖案化的微影遮罩226，如同圖2H中所描述者。
參照圖2I，然後藉由形成經圖案化的微影遮罩226’於圖2H的結構上來實施第二穿孔圖案化，經圖案化的微影遮罩226’使穿孔要被形成的位置暴露出(例如，穿孔選擇製程)。經圖案化之微影遮罩226’和圖2H之上部結構圖案的聯合圖案然後被轉移到結構200”內以形成具有供金屬穿孔形成於結構200’’內之區域228’的結構200”’，如同圖2J中所描述者。在實施例中，經圖案化之微影遮罩226’和圖2H之上部結構圖案的聯合圖案使用蝕刻製程而被轉移到結構200”內。這樣的蝕刻製程可對層204及層206有選擇性的蝕刻層207，並且接著可實施清潔製程來去除該經圖案化的微影遮罩226’，如同圖2J中所描述者。
參照圖2K，對圖2J的結構實施金屬填補製程以提供在下面的結構230，金屬填補製程形成金屬穿孔 (在此未顯示出)和金屬線路236於結構230中，金屬填補製程也可用金屬線路238來填補線路214與217之間的區域，如同圖2K中所描述者。在實施例中，使用金屬沉積和後續的平坦化處理方法來實施金屬填補製程。然後，從圖2K的結構中去除金屬線路238而留下線路214及217、經圖案化的電介質層216和經圖案化的蝕刻停止層218，如同圖2L中所描述者。可藉由選擇性蝕刻製程來去除金屬線路238，該選擇性蝕刻製程去除金屬線路238，並且也確保沒有留下任何金屬而保持在金屬層204、206和207之上的高度(亦即，使得沒有任何金屬保留在結構230的插塞區域之上)。
參照圖2M，光柵層214’然後被形成於圖2L的結構上，在線路217之間。在實施例中，光柵層214’係由摻雜硼的矽所構成，並且使用沉積和平坦化處理方法來予以形成。然後從圖2M的結構中去除線路214，如同圖2N中所描述者。在實施例中，然後使用選擇性濕式蝕刻製程而從圖2M的結構中去除線路214。
參照圖2O，經圖案化的電介質層216和經圖案化的蝕刻停止層218之未受光柵層214’或線路217所保護的部分例如藉由選擇性蝕刻製程而被去除，以形成經兩次圖案化的電介質層216’和經兩次圖案化的蝕刻停止層218’。再度參照圖2O，然後藉由形成經圖案化的微影遮罩222’於插塞要被保留的位置中來實施第二插塞圖案化。經圖案化之微影遮罩222’和光柵層214’及線路217圖案 的聯合圖案然後被轉移到結構230內以形成具有供金屬線路形成於結構230內之區域224’的結構230’，如同圖2P中所描述者。在實施例中，經圖案化之微影遮罩222’和光柵層214’及線路217圖案的聯合圖案使用蝕刻製程而被轉移到結構230內。這樣的蝕刻製程可以實質上相同的速率(或者可被實施為幾個蝕刻操作)來蝕刻所有的層204、206和207，並且接著可實施清潔製程來去除該經圖案化的微影遮罩222’，如同圖2P中所描述者。
參照圖2Q，然後藉由形成經圖案化的微影遮罩227於圖2P的結構上來實施第三穿孔圖案化，經圖案化的微影遮罩227使穿孔要被形成的位置暴露出(例如，穿孔選擇製程)。經圖案化之微影遮罩227和圖2P之上部結構圖案的聯合圖案然後被轉移到結構230’內以形成具有供金屬穿孔形成於結構230’內之區域229的結構230”，如同圖2R中所描述者。在實施例中，經圖案化之微影遮罩227和圖2P之上部結構圖案的聯合圖案使用蝕刻製程而被轉移到結構230’內。這樣的蝕刻製程可對層204及層207有選擇性的蝕刻層206，並且接著可實施清潔製程來去除該經圖案化的微影遮罩227，如同圖2R中所描述者。
參照圖2S，然後藉由形成經圖案化的微影遮罩227’於圖2R的結構上來實施第四穿孔圖案化，經圖案化的微影遮罩227’使穿孔要被形成的位置暴露出(例如，穿孔選擇製程)。經圖案化之微影遮罩227’和圖2R之上 部結構圖案的聯合圖案然後被轉移到結構230”內以形成具有供金屬穿孔形成於結構230”內之區域229’的結構230”’，如同圖2T中所描述者。在實施例中，經圖案化之微影遮罩227’和圖2R之上部結構圖案的聯合圖案使用蝕刻製程而被轉移到結構230”內。這樣的蝕刻製程可對層204及層206有選擇性的蝕刻層207，並且接著可實施清潔製程來去除該經圖案化的微影遮罩227’，如同圖2T中所描述者。
參照圖2U，對圖2T的結構實施金屬填補製程以提供在下面的結構231。金屬填補製程形成金屬穿孔232和金屬線路236’於結構231中。金屬填補製程也可用金屬線路238’來填補線路214’與217之間的區域，如同圖2U中所描述者。在實施例中，使用金屬沉積和後續的平坦化處理方法來實施金屬填補製程。然後，光柵層214’被去除而留下線路217和金屬線路238’，如同圖2V中所描述者。在實施例中，使用選擇性濕式蝕刻製程來去除光柵層214’。
參照圖2W，硬遮罩層240然後被形成於圖2V的結構上，在經兩次圖案化之電介質層216’的線路之間。在實施例中，硬遮罩層240係由碳化矽(SiC)所組成，並且係使用沉積和平坦化處理方法來予以形成。在實施例中，硬遮罩層240係由與硬遮罩層206相同的材料所組成。然後，金屬線路238’從圖2W的結構中被去除，如同圖2X中所描述者。可藉由選擇性蝕刻製程來去除金屬 線路238’，該選擇性蝕刻製程去除金屬線路238’，並且也確保沒有留下任何金屬而保持在金屬層204、206和207之上的高度(亦即，使得沒有任何金屬保留在結構231的插塞區域之上)。
參照圖2Y，硬遮罩層241然後被形成於圖2X的結構上，在經兩次圖案化之電介質層216’的線路之間。在實施例中，硬遮罩層241係由氧化矽(SiO2)所組成，並且係使用沉積和平坦化處理方法來予以形成。在實施例中，硬遮罩層241係由與硬遮罩層207相同的材料所組成。在實施例中，平坦化製程被實施至使得線路217被去除且使經兩次圖案化之電介質層216’暴露出的程度。在實施例中，由經兩次圖案化之電介質層216’、硬遮罩層240、和圖2Y之硬遮罩層241所形成之結構的表面實質上與圖2A之起始結構200的表面相同(雖然與圖2A之起始結構200的表面正交)。因此，在實施例中，與圖2A到2Y相關聯所述的製程可以在圖2Y的結構上重複而形成下一個金屬化層等等。
將領會到，如同在圖2Y的結構上重複而形成下一個金屬化層之與圖2A到2Y相關聯所述的製程可被稱為循環流程，因為製程流程的結束具有和製程流程的開始時相同或實質相同的層堆疊和布局。在一個實施例中，形成額外的金屬化層包含使用這樣的循環流程。然而，亦將領會到，循環或重複的流程可僅針對選擇金屬化層而被施行。最終堆疊中的其他金屬化層(例如，使用圖2A到 2Y之處理方案所製作之在諸層之上或之下或之間的層)可使用習知的雙鑲嵌或其他方法來予以製作。
與圖2Y相關聯所述之諸如231的最終結構隨後可被用作為用來形成後續的金屬線路/穿孔和ILD層的基礎。或者，圖2Y的結構231可代表積體電路中之最終的金屬互連層。將領會到，上面的製程操作可用交替的順序來施作，不是每一個操作需要被實施及/或額外的製程操作可被實施。在任何情況下，最終結構致使能夠製作直接集中於在下面的金屬線路上的穿孔。也就是說，該等穿孔的厚度可以比在下面的金屬線路的厚度還寬、還窄、或者一樣，例如，由於不完美的選擇性蝕刻處理之故。然而，在實施例中，該等穿孔的中心係直接和該等金屬線路的中心對齊(相一致)。確切而言，在實施例中，由於習知的微影/雙鑲嵌圖案化(否則必須容忍)造成的偏移不是在本文中所述之最終結構的因素。將領會到，上面的範例以聚焦在穿孔/接點形成。然而，在其他實施例中，類似的方法可被用來保留或形成金屬線路層內之線路末端(插塞)的區域。亦將領會到，在後續的製作操作中，電介質線路可被去除以提供在最終的金屬線路之間的空氣間隙。
在實施例中，如同本說明通篇所使用者，層間電介質(ILD)材料係由一層的電介質或絕緣材料所構成或者包含一層的電介質或絕緣材料。適合的電介質材料包含(但不限於)矽的氧化物(例如，二氧化矽 (SiO2))、矽的氮化物(例如，氮化矽(Si3N4))、摻雜之矽的氧化物、氟化之矽的氧化物、摻雜碳之矽的氧化物、此技術中所已知的各種低k電介質材料、及其組合。層間電介質材料可藉由習知技術來予以形成，諸如，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、或者藉由其他沉積方法。
在實施例中，也如同本說明通篇所使用者，互連材料係由一或多種金屬或其他導電結構所組成的。一個普通的範例為銅線及可或可不包含銅與周圍的ILD材料間之阻障層的結構之使用。如同本文中所使用者，用語金屬包含多種金屬的合金、堆疊、和其他組合。例如，金屬互連線路可包含阻障層、不同金屬或合金的堆疊、等等。互連線路在此技藝中有時也被稱為線跡(trace)、導線、線路、或僅稱為互連。如同在下文中所將進一步說明者，下層互連線路的頂面可被使用於自行對準穿孔和插塞形成。
在實施例中，也如同本說明通篇所使用者，硬遮罩材料係由與互連層電介質材料不同的電介質材料所組成的。在一個實施例中，不同的硬遮罩材料可被形成於不同的區域中，以便提供彼此不同的生長或蝕刻選擇性且將不同的生長或蝕刻選擇性提供給在下面的電介質和金屬層。在有些實施例中，硬遮罩層包含一層矽的氮化物層(例如，氮化矽)或一層矽的氧化物層，或者兩者皆有，或其組合。其他適合的材料可包含以碳為基礎的材料，諸 如，碳化矽。在另一實施例中，硬遮罩材料可包含金屬物種。例如，硬遮罩或其他覆蓋材料可包含一層鈦或其他金屬的氮化物層(例如，氮化鈦)。可能較少量的其他材料(諸如，氧)可被包含在這些層的其中一或多者中。或者，在此技藝中所已知的其他硬遮罩層可視特定的施行而被使用。硬遮罩層可藉由CVD、PVD、或其他的沉積方法來予以形成。
將領會到，與圖1A至1L和圖2A至2Y相關聯所述之層和材料典型上被形成於在下面的半導體基板或結構(諸如，積體電路之下面的裝置層)上或之上。在實施例中，下面的半導體基板代表用來製造積體電路的一般工件物件。半導體基板常常包含矽或另一半導體材料的晶圓或其他塊材。適合的半導體基板包含但不限於單晶矽、多晶矽和絕緣體上矽(SOI)、以及由其他半導體材料所形成之類似的基板。取決於製造的階段，半導體基板常常包含電晶體、積體電路、等等。基板也可包含半導體材料、金屬、電介質、摻雜劑、和普遍發現於半導體基板中的其他材料。此外，圖1L或圖2Y中所描述的結構可被製作於下面的下層互連層上。
如上所述，圖案化的特徵可被圖案化成具有以固定的間距隔開且具有固定寬度之線路、孔洞、或溝槽的柵格狀圖案。該圖案，例如，可藉由二分之一間距或四分之一間距方式來予以製作。在範例中，使用可包含例如以間隙壁為基礎之四重曝光圖案化(SBQP)或間距四等 分(pitch quartering)之微影和蝕刻處理來圖案化覆蓋膜(諸如，多晶矽膜)。將領會到，柵格圖案的線路可藉由許多方法來予以製作，包含193nm浸潤式微影(i193)、EUV及/或EBDW微影、定向自組裝、等等。
在實施例中，使用193nm浸潤式微影(i193)、EUV及/或EBDW微影、等等來實施微影操作。正型或負型光阻可被使用。在實施例中，微影遮罩為由形貌遮蔽部分、抗反射塗覆(ARC)層、及光阻層所組成的三層遮罩。在特定的此類實施例中，形貌遮蔽部分為碳質硬遮罩(CHM)層且抗反射塗覆層為矽ARC層。
為了提供針對上述實施例的進一步上下文，以少於約50奈米間距之特徵的圖案化和對準需要許多標線(reticlc)和關鍵對準策略，其對於半導體製造程序而言為非常昂貴的。一般來說，文中所述的實施例涉及基於下面層之位置的金屬和穿孔圖案的製作。也就是說，和習知之由上而下的圖案化方式相反，金屬互連製程係有效地反轉且從先前的層向上建立起。這和諸如雙鑲嵌金屬化之習知方式相反，在雙鑲嵌金屬化方式中，層間電介質(ILD)先被沉積，具有用於金屬和穿孔層之遮罩隨後被圖案化於其中。在習知方式中，使用微影掃描器對準系統來實施和先前之層的對準。接著，ILD被蝕刻。
文中所述的實施例可被用來製造各式各樣不同類型的積體電路及/或微電子裝置。此等積體電路的範例包含但不限於處理器、晶片組組件、繪圖處理器、數位 訊號處理器、及微控制器、等等。在其他實施例中，半導體記憶體可被製造。然而，積體電路或其他微電子裝置可被使用於此類領域中所已知之各式各樣的電子裝置中。例如，在電腦系統(例如，桌上型、膝上型、伺服器)、蜂巢式電話、個人電子裝置等等。此等積體電路可與系統中的匯流排和其他組件相耦合。例如，處理器可藉由一或多個匯流排而被耦合至記憶體、晶片組等等。處理器、記憶體、和晶片組各自可潛在地使用文中所揭示的方法來予以製造。
圖3繪示依據本發明的一個施行之計算裝置300。計算裝置300收納板302。板302可包含許多組件，其包含但不限於處理器304和至少一個通訊晶片306。處理器304被實體且電性地耦合至板302。在有些施行中，該至少一個通訊晶片306也被實體且電性地耦合至板302。在其他施行中，該通訊晶片306為處理器304的部分。
取決於其應用，計算裝置300可包含可或可不被實體且電性地耦合至板302的其他組件。這些其他組件包含但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、繪圖處理器、數位訊號處理器、加密處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編碼解碼器、視訊編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機、 和大量儲存裝置(諸如，硬碟機、光碟(CD)、及數位影音光碟(DVD)、等等)。
通訊晶片306致能將資料轉移至計算裝置300和從計算裝置300轉移資料的無線通訊。術語“無線”及其衍生詞可被用來描述電路、裝置、系統、方法、技術、通訊通道等等，其可經由透過非固態媒體而經調變的電磁輻射的使用來通訊資料。該術語並不隱含相關裝置不含任何導線，雖然在有些實施例中它們可能不含有任何導線。通訊晶片306可施行許多無線標準或協定之任一者，其包含但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被命名為3G、4G、5G、及往後的任何其他無線協定。計算裝置300可包含多個通訊晶片306。例如，第一通訊晶片306可專用於諸如Wi-Fi及藍芽的較短範圍的無線通訊，並且第二通訊晶片306可專用於較長範圍的無線通訊，諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、和其它者。
計算裝置300的處理器304包含封裝於處理器304之內的積體電路晶粒。在本發明之實施例的有些施行中，處理器的積體電路晶粒包含依據本發明實施例之施行所建立的一或多個結構(諸如，自行對準穿孔)。術語「處理器」可指處理來自暫存器及/或記憶體之電子資料 以將該電子資料轉變成可被儲存於暫存器及/或記憶體中之其他電子資料的任何裝置或裝置之部分。
通訊晶片306也包含封裝於通訊晶片306之內的積體電路晶粒。依據本發明之實施例的另一施行，通訊晶片之積體電路晶粒包含依據本發明實施例之施行所建立的一或多個結構(諸如，自行對準穿孔)。
在其他施行中，收納於計算裝置300內之另一組件可含有積體電路晶粒，其包含依據本發明實施例之施行所建立的一或多個結構(諸如，自行對準穿孔)。
在各種施行中，計算裝置300可為膝上型電腦、小筆電、筆記型電腦、超級筆電、智慧型電話、平板電腦、個人數位助理(PDA)、超級移動式PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、攜帶型音樂播放器、或數位錄影機。在其他施行中，計算裝置300可係任何其他可處理資料的電子裝置。
圖4繪示包含本發明之一或多個實施例的中介層(interposer)400。該中介層400為用來將第一基板402橋接至第二基板404的插入(intervening)基板。該第一基板402例如可為積體電路晶粒。該第二基板404例如可為記憶體模組、電腦主機板、或另一積體電路晶粒。通常，中介層400的目的在於使連接擴展到更寬的間距，或者使連接重新排定到不同的連接路徑。例如，中介層400可將積體電路晶粒耦合至後續可被耦合到第二基板 404的球柵陣列(BGA)406。在有些實施例中，第一和第二基板402/404被附接於中介層400的相反側。在其他實施例中，第一和第二基板402/404被附接於中介層400的同一側。而且在其他實施例中，三個以上的基板經由中介層400而互相連接。
中介層400可由環氧樹脂、玻璃纖維強化環氧樹脂、陶瓷材料、或者諸如聚醯亞胺的聚合物材料(polymer material)所形成。在其他施行中，中介層可由交替的剛性或撓性材料所形成，該等剛性或撓性材料可包含如上面所述之使用於半導體基板中相同的材料，諸如矽、鍺、以及其他的III-V族或第IV族材料。
中介層可包含金屬互連408和穿孔410，其包含但不限於矽穿孔(TSVs)412。該中介層400可進一步包含嵌入式裝置414，其包含被動和主動裝置兩者。這樣的裝置包含但不限於電容器、解耦電容器、電阻器、電感器、熔絲(fuse)、二極體、變壓器、感測器、和靜電放電(ESD)裝置。更複雜的裝置，諸如射頻(RF)裝置、功率放大器、電源管理裝置、天線、陣列、感測器、和MEMS裝置也可被形成於中介層400上。依據本發明的實施例，本文中所揭示之設備或製程可被使用於中介層400的製作。
因而，本發明的實施例包含用於後段製程線路(BEOL)互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構。
在實施例中，用於半導體晶粒之互連結構的製作方法包含形成下層金屬化層，其包含在基板之上的交替的金屬線路和電介質線路，電介質線路高出於金屬線路之上。該方法也包含形成硬遮罩層於下部金屬化層的金屬線路上，在下部金屬化層的電介質線路之間並且和下部金屬化層的電介質線路共平面。該方法也包含形成光柵結構於下部金屬化層的交替的金屬線路和電介質線路之上並且與下部金屬化層的交替的金屬線路和電介質線路正交。該方法也包含形成遮罩於光柵結構之上，遮罩使硬遮罩層之由光柵結構所暴露出的選擇區域暴露出。該方法也包含去除硬遮罩層的選擇區域，以使下部金屬化層之金屬線路的選擇區域暴露出。該方法也包含形成金屬穿孔於下部金屬化層之金屬線路的選擇區域上。
在一個實施例中，去除該硬遮罩層的該等選擇區域以使該下部金屬化層之該等金屬線路的選擇區域暴露出包含選擇穿孔位置。
在一個實施例中，形成該光柵結構於該下部金屬化層的交替的該等金屬線路和該等電介質線路之上並且與該下部金屬化層的交替的該等金屬線路和該等電介質線路正交包含使在該下部金屬化層之上之所有可能的穿孔位置暴露出。
在一個實施例中，該方法另包含，在形成遮罩於該光柵結構之上前，先形成插塞遮罩於該光柵結構之上，該插塞遮罩使該硬遮罩層和該等電介質線路之藉由該 光柵結構所暴露出的選擇區域暴露出；以及去除該硬遮罩層和該等電介質線路之藉由該光柵結構所暴露出之該等選擇區域的最上面部分，以形成在該下部金屬化層的該等金屬線路之上並且與該下部金屬化層的該等金屬線路正交的上部金屬線路位置。
在一個實施例中，該方法另包含在形成遮罩於該光柵結構之上前，先去除該插塞遮罩。
在一個實施例中，該方法另包含在實質上和形成該等金屬穿孔於該下部金屬化層之該等金屬線路的該等選擇區域上相同的時間形成金屬線路於該等上部金屬線路位置中。
在一個實施例中，該方法另包含形成交替的電介質線路和硬遮罩線路之結構於在該等上部金屬線路位置中所形成的該等金屬線路之上，交替的電介質線路和硬遮罩線路之該結構與該等上部金屬線路位置中之該等金屬線路的方向平行，並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。
在一個實施例中，該方法另包含使用交替的電介質線路和硬遮罩線路之該結構來形成額外的金屬化層。
在一個實施例中，形成該光柵結構包含使用間距二等分或間距四等分處理方式。
在一個實施例中，形成該遮罩於該光柵結構之上包含使大於該硬遮罩層之藉由該光柵結構所暴露出之 該等選擇區域的區域暴露出。
在一個實施例中，去除該硬遮罩層的該等選擇區域係使用對該等金屬化結構的該等電介質線路有選擇性並且對該光柵結構有選擇性的蝕刻製程來予以實施的。
在實施例中，用於半導體晶粒之互連結構的製作方法包含：形成下部金屬化層，該下部金屬化層包含在基板之上的交替的金屬線路和電介質線路，該等電介質線路高出於該等金屬線路之上。該方法也包含形成第一硬遮罩層於該下部金屬化層之該等金屬線路的每隔一條金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面。該方法也包含形成第二硬遮罩層於該下部金屬化層之該等金屬線路的剩餘金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面。該方法也包含形成第一光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。該方法也包含形成第一穿孔遮罩於該第一光柵結構之上，該第一穿孔遮罩使該第一硬遮罩層之由該第一光柵結構所暴露出的第一選擇區域暴露出。該方法也包含去除該第一硬遮罩層的該等第一選擇區域，以使該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的第一選擇區域暴露出。該方法也包含形成第二穿孔遮罩於該第一光柵結構之上，該第二穿孔遮罩使該第二硬遮罩層之由該第一光柵結構所暴露出的第一選 擇區域暴露出。該方法也包含去除該第二硬遮罩層的該等第一選擇區域，以使該下部金屬化層之該等金屬線路之該等剩餘金屬線路的第一選擇區域暴露出。該方法也包含形成第二光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。該方法也包含形成第三穿孔遮罩於該第二光柵結構之上，且該第三穿孔遮罩使該第一硬遮罩層之由該第二光柵結構所暴露出的第二選擇區域暴露出。該方法也包含去除該第一硬遮罩層的該等第二選擇區域，以使該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的第二選擇區域暴露出。該方法也包含形成第四穿孔遮罩於該第二光柵結構之上，該第四穿孔遮罩使該第二硬遮罩層之由該第二光柵結構所暴露出的第二選擇區域暴露出。該方法也包含去除該第二硬遮罩層的該等第二選擇區域，以使該下部金屬化層之該等金屬線路之該等剩餘金屬線路的第二選擇區域暴露出。該方法也包含形成金屬穿孔於該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的該等第一及第二選擇區域上以及該下部金屬化層之該等金屬線路之該等剩餘金屬線路的該等第一及第二選擇區域上。
在一個實施例中，去除該第一硬遮罩層的該等第一選擇區域、去除該第二硬遮罩層的該等第一選擇區域、去除該第一硬遮罩層的該等第二選擇區域、以及去除該第二硬遮罩層的該等第二選擇區域包含選擇穿孔位置。
在一個實施例中，形成該第一光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交包含使在該下部金屬化層之上之所有可能的穿孔位置的一半暴露出，且其中，形成該第二光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交包含使在該下部金屬化層之上之所有可能的穿孔位置剩餘的一半暴露出。
在一個實施例中，該方法另包含在形成該第一穿孔遮罩於該第一光柵結構之上前，先形成第一插塞遮罩於該第一光柵結構之上並且去除該第一硬遮罩層、該第二硬遮罩層和該等電介質線路之由該第一光柵結構所暴露出的第一最上面的部分，以形成第一上部金屬線路位置於該下部金屬化層之該等金屬線路之上並且和該下部金屬化層之該等金屬線路正交；而且在形成該第三穿孔遮罩於該第二光柵結構之上前，先形成第二插塞遮罩於該第二光柵結構之上；以及去除該第一硬遮罩層、該第二硬遮罩層和該等電介質線路之由該第二光柵結構所暴露出的第二最上面的部分，以形成第二上部金屬線路位置於該下部金屬化層之該等金屬線路之上並且和該下部金屬化層之該等金屬線路正交。
在一個實施例中，該方法另包含在形成該第一穿孔遮罩於該第一光柵結構之上之前，先去除該第一插 塞遮罩；以及在形成該第三穿孔遮罩於該第二光柵結構之上之前，先去除該第二插塞遮罩。
在一個實施例中，該方法另包含形成金屬線路於該第一和第二上部金屬線路位置中。
在一個實施例中，該方法另包含形成交替的電介質線路和第一及第二硬遮罩線路之結構於該第一和第二上部金屬線路位置中所形成的該等金屬線路之上，該交替的電介質線路和第一及第二硬遮罩線路之結構與該上部金屬線路位置中所形成的該等金屬線路之方向平行並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。
在一個實施例中，該方法另包含使用該交替的電介質線路和第一及第二硬遮罩線路之結構來形成額外的金屬化層。
在一個實施例中，形成該額外的金屬化層包括使用循環流程。
在一個實施例中，形成該第一穿孔遮罩於該第一光柵結構之上包括使大於該第一硬遮罩層之由該第一光柵結構所暴露出之該等第一選擇區域的區域暴露出。
在一個實施例中，去除該第一硬遮罩層的該等第一選擇區域係使用對該等金屬化結構的該等電介質線路有選擇性並且對該第一光柵結構有選擇性的蝕刻製程來予以實施的。
在實施例中，用以製作用於半導體晶粒之互 連結構的上部金屬化層之起始結構包含下部金屬化層，其包含交替的金屬線路和電介質線路於基板之上，該等電介質線路高出於該等金屬線路之上。第一硬遮罩層係設置於該下部金屬化層之該等金屬線路的每隔一條金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面。第二硬遮罩層係設置於該下部金屬化層之該等金屬線路的剩餘金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面。該第二硬遮罩層係由與該第一硬遮罩層之材料不同的材料所構成。
在一個實施例中，該第一硬遮罩層包括碳化矽，並且該第二硬遮罩層包括氧化矽。
在一個實施例中，該等電介質線路包括氮化矽。
在一個實施例中，該第一硬遮罩層和該第二硬遮罩層具有彼此不同的蝕刻速率。
100‧‧‧起始點結構
102‧‧‧金屬線路
104‧‧‧電介質線路
106‧‧‧硬遮罩層

Claims (25)

  1. 一種用於半導體晶粒之互連結構的製作方法，該方法包括：形成下部金屬化層，該下部金屬化層包含在基板之上的交替的金屬線路和電介質線路，該等電介質線路高出於該等金屬線路之上；形成硬遮罩層於該下部金屬化層的該等金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面；形成光柵結構於該下部金屬化層的交替的該等金屬線路和該等電介質線路之上並且與該下部金屬化層的交替的該等金屬線路和該等電介質線路正交；形成遮罩於該光柵結構之上，該遮罩使該硬遮罩層之由該光柵結構所暴露出的選擇區域暴露出；去除該硬遮罩層的該等選擇區域，以使該下部金屬化層之該等金屬線路的選擇區域暴露出；以及形成金屬穿孔於該下部金屬化層之該等金屬線路的該等選擇區域上。
  2. 如申請專利範圍第1項之方法，其中，去除該硬遮罩層的該等選擇區域，以使該下部金屬化層之該等金屬線路的該等選擇區域暴露出包括選擇穿孔位置。
  3. 如申請專利範圍第1項之方法，其中，形成該光柵結構於該下部金屬化層的交替的該等金屬線路和該等電介質線路之上並且與該下部金屬化層的交替的該等金屬線路 和該等電介質線路正交包括使在該下部金屬化層之上之所有可能的穿孔位置暴露出。
  4. 如申請專利範圍第1項之方法，另包括：在形成該遮罩於該光柵結構之上前，先形成插塞遮罩於該光柵結構之上，該插塞遮罩使該硬遮罩層和該等電介質線路之藉由該光柵結構所暴露出的選擇區域暴露出；以及去除該硬遮罩層和該等電介質線路之藉由該光柵結構所暴露出之該等選擇區域的最上面部分，以形成在該下部金屬化層的該等金屬線路之上並且與該下部金屬化層的該等金屬線路正交的上部金屬線路位置。
  5. 如申請專利範圍第4項之方法，另包括：在形成該遮罩於該光柵結構之上前，先去除該插塞遮罩。
  6. 如申請專利範圍第4項之方法，另包括：在實質上和形成該等金屬穿孔於該下部金屬化層之該等金屬線路的該等選擇區域上相同的時間形成金屬線路於該等上部金屬線路位置中。
  7. 如申請專利範圍第6項之方法，另包括：形成交替的電介質線路和硬遮罩線路之結構於在該等上部金屬線路位置中所形成的該等金屬線路之上，交替的電介質線路和硬遮罩線路之該結構與該等上部金屬線路位置中之該等金屬線路的方向平行，並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。
  8. 如申請專利範圍第7項之方法，另包括：使用交替的電介質線路和硬遮罩線路之該結構來形成額外的金屬化層。
  9. 如申請專利範圍第1項之方法，其中，形成該光柵結構包括使用間距二等分或間距四等分處理方式。
  10. 如申請專利範圍第1項之方法，其中，形成該遮罩於該光柵結構之上包括使大於該硬遮罩層之藉由該光柵結構所暴露出之該等選擇區域的區域暴露出。
  11. 如申請專利範圍第10項之方法，其中，去除該硬遮罩層的該等選擇區域係使用對該等金屬化結構的該等電介質線路有選擇性並且對該光柵結構有選擇性的蝕刻製程來予以實施的。
  12. 一種用於半導體晶粒之互連結構的製作方法，該方法包括：形成下部金屬化層，該下部金屬化層包含在基板之上的交替的金屬線路和電介質線路，該等電介質線路高出於該等金屬線路之上；形成第一硬遮罩層於該下部金屬化層之該等金屬線路的每隔一條金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面；形成第二硬遮罩層於該下部金屬化層之該等金屬線路的剩餘金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面； 形成第一光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交；形成第一穿孔遮罩於該第一光柵結構之上，該第一穿孔遮罩使該第一硬遮罩層之由該第一光柵結構所暴露出的第一選擇區域暴露出；去除該第一硬遮罩層的該等第一選擇區域，以使該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的第一選擇區域暴露出；形成第二穿孔遮罩於該第一光柵結構之上，該第二穿孔遮罩使該第二硬遮罩層之由該第一光柵結構所暴露出的第一選擇區域暴露出；去除該第二硬遮罩層的該等第一選擇區域，以使該下部金屬化層之該等金屬線路之該等剩餘金屬線路的第一選擇區域暴露出；形成第二光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交；形成第三穿孔遮罩於該第二光柵結構之上，該第三穿孔遮罩使該第一硬遮罩層之由該第二光柵結構所暴露出的第二選擇區域暴露出；去除該第一硬遮罩層的該等第二選擇區域，以使該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的第二選擇區域暴露出； 形成第四穿孔遮罩於該第二光柵結構之上，該第四穿孔遮罩使該第二硬遮罩層之由該第二光柵結構所暴露出的第二選擇區域暴露出；去除該第二硬遮罩層的該等第二選擇區域，以使該下部金屬化層之該等金屬線路之該等剩餘金屬線路的第二選擇區域暴露出；以及形成金屬穿孔於該下部金屬化層之該等金屬線路之該等每隔一條金屬線路的該等第一及第二選擇區域上以及該下部金屬化層之該等金屬線路之該等剩餘金屬線路的該等第一及第二選擇區域上。
  13. 如申請專利範圍第12項之方法，其中，去除該第一硬遮罩層的該等第一選擇區域、去除該第二硬遮罩層的該等第一選擇區域、去除該第一硬遮罩層的該等第二選擇區域、以及去除該第二硬遮罩層的該等第二選擇區域包括選擇穿孔位置。
  14. 如申請專利範圍第12項之方法，其中，形成該第一光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交包括使在該下部金屬化層之上之所有可能的穿孔位置的一半暴露出，且其中，形成該第二光柵結構於該下部金屬化層之該等交替的金屬線路和電介質線路之上並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交包括使在該下部金屬化層之上之所有可能的穿孔位置剩餘的一半暴露出。
  15. 如申請專利範圍第12項之方法，另包括：在形成該第一穿孔遮罩於該第一光柵結構之上前，先形成第一插塞遮罩於該第一光柵結構之上；去除該第一硬遮罩層、該第二硬遮罩層和該等電介質線路之由該第一光柵結構所暴露出的第一最上面的部分，以形成第一上部金屬線路位置於該下部金屬化層之該等金屬線路之上並且和該下部金屬化層之該等金屬線路正交；在形成該第三穿孔遮罩於該第二光柵結構之上前，先形成第二插塞遮罩於該第二光柵結構之上；以及去除該第一硬遮罩層、該第二硬遮罩層和該等電介質線路之由該第二光柵結構所暴露出的第二最上面的部分，以形成第二上部金屬線路位置於該下部金屬化層之該等金屬線路之上並且和該下部金屬化層之該等金屬線路正交。
  16. 如申請專利範圍第15項之方法，另包括：在形成該第一穿孔遮罩於該第一光柵結構之上之前，先去除該第一插塞遮罩；以及在形成該第三穿孔遮罩於該第二光柵結構之上之前，先去除該第二插塞遮罩。
  17. 如申請專利範圍第15項之方法，另包括：形成金屬線路於該第一和第二上部金屬線路位置中。
  18. 如申請專利範圍第17項之方法，另包括：形成交替的電介質線路和第一及第二硬遮罩線路之結構於該第一和第二上部金屬線路位置中所形成的該等金屬線路之上，該交替的電介質線路和第一及第二硬遮罩線路 之結構與該上部金屬線路位置中所形成的該等金屬線路之方向平行並且與該下部金屬化層之該等交替的金屬線路和電介質線路正交。
  19. 如申請專利範圍第18項之方法，另包括：使用該交替的電介質線路和第一及第二硬遮罩線路之結構來形成額外的金屬化層。
  20. 如申請專利範圍第19項之方法，其中，形成該額外的金屬化層包括使用循環流程。
  21. 如申請專利範圍第12項之方法，其中，形成該第一穿孔遮罩於該第一光柵結構之上包括使大於該第一硬遮罩層之由該第一光柵結構所暴露出之該等第一選擇區域的區域暴露出。
  22. 如申請專利範圍第21項之方法，其中，去除該第一硬遮罩層的該等第一選擇區域係使用對該等金屬化結構的該等電介質線路有選擇性並且對該第一光柵結構有選擇性的蝕刻製程來予以實施的。
  23. 一種用以製作用於半導體晶粒之互連結構的上部金屬化層之起始結構，該起始結構包括：下部金屬化層，其包括交替的金屬線路和電介質線路於基板之上，該等電介質線路高出於該等金屬線路之上；第一硬遮罩層，其係設置於該下部金屬化層之該等金屬線路的每隔一條金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面；以及 第二硬遮罩層，其係設置於該下部金屬化層之該等金屬線路的剩餘金屬線路上，在該下部金屬化層的該等電介質線路之間並且和該下部金屬化層的該等電介質線路共平面，其中，該第二硬遮罩層包括與該第一硬遮罩層之材料不同的材料。
  24. 如申請專利範圍第23項之起始結構，其中，該第一硬遮罩層包括碳化矽，並且該第二硬遮罩層包括氧化矽。
  25. 如申請專利範圍第24項之起始結構，其中，該等電介質線路包括氮化矽。
TW105136483A 2015-12-16 2016-11-09 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構 TWI706442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/66172 2015-12-16
PCT/US2015/066172 WO2017105445A1 (en) 2015-12-16 2015-12-16 Grid self-aligned metal via processing schemes for back end of line (beol) interconnects and structures resulting therefrom

Publications (2)

Publication Number Publication Date
TW201732883A TW201732883A (zh) 2017-09-16
TWI706442B true TWI706442B (zh) 2020-10-01

Family

ID=59057136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105136483A TWI706442B (zh) 2015-12-16 2016-11-09 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構

Country Status (3)

Country Link
US (1) US10522402B2 (zh)
TW (1) TWI706442B (zh)
WO (1) WO2017105445A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075121B (zh) 2016-05-27 2023-10-13 太浩研究有限公司 用于半导体结构的后端线金属化层及其制造方法
BR112019010217A2 (pt) 2016-12-23 2019-08-27 Intel Corp litografia avançada e dispositivos automontados
US10431646B2 (en) 2018-03-05 2019-10-01 International Business Machines Corporation Electronic devices having spiral conductive structures
US10585219B2 (en) * 2018-06-05 2020-03-10 Globalfoundries Inc. Grating couplers with multiple configurations
US10935799B2 (en) * 2018-10-23 2021-03-02 Applied Materials, Inc. Optical component having depth modulated angled gratings and method of formation
EP3660890B1 (en) 2018-11-27 2021-08-11 IMEC vzw A method for forming an interconnection structure
EP3671821A1 (en) 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
KR20200122189A (ko) 2019-04-17 2020-10-27 삼성전자주식회사 집적회로 소자의 제조 방법
TWI785326B (zh) * 2019-05-01 2022-12-01 美商應用材料股份有限公司 完全對準消去處理及來自此處理的電子裝置
EP3982399A1 (en) * 2020-10-06 2022-04-13 Imec VZW A method for producing an interconnect via
US11545431B2 (en) 2020-11-16 2023-01-03 Nanya Technology Corporation Semiconductor device with carbon hard mask and method for fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521202A (zh) * 2013-08-21 2015-06-01 Intel Corp 使緊密間距導電層與導引通孔接觸的方法及結構
US20150179513A1 (en) * 2013-12-20 2015-06-25 Alan M. Myers Diagonal hardmasks for improved overlay in fabricating back end of line (beol) interconnects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802451B2 (en) * 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
US8021897B2 (en) 2009-02-19 2011-09-20 Micron Technology, Inc. Methods of fabricating a cross point memory array
TW201316537A (zh) 2011-10-04 2013-04-16 Axuntek Solar Energy 用來製造穿透式太陽能電池模組的方法
US9625815B2 (en) * 2013-09-27 2017-04-18 Intel Corporation Exposure activated chemically amplified directed self-assembly (DSA) for back end of line (BEOL) pattern cutting and plugging
US9236342B2 (en) * 2013-12-18 2016-01-12 Intel Corporation Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201521202A (zh) * 2013-08-21 2015-06-01 Intel Corp 使緊密間距導電層與導引通孔接觸的方法及結構
US20150179513A1 (en) * 2013-12-20 2015-06-25 Alan M. Myers Diagonal hardmasks for improved overlay in fabricating back end of line (beol) interconnects

Also Published As

Publication number Publication date
WO2017105445A1 (en) 2017-06-22
TW201732883A (zh) 2017-09-16
US20180308754A1 (en) 2018-10-25
US10522402B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
TWI706442B (zh) 用於後段製程線路（ｂｅｏｌ）互連之柵格自行對準金屬穿孔處理方法及由其所生成的結構
US9553018B2 (en) Self-aligned via and plug patterning with photobuckets for back end of line (BEOL) interconnects
TWI742018B (zh) 用於半導體晶粒的互連結構的金屬化層、用於製造所述金屬化層的方法、包含所述金屬化層的積體電路結構及包含所述積體電路結構的計算裝置
US9793163B2 (en) Subtractive self-aligned via and plug patterning for back end of line (BEOL) interconnects
US10636700B2 (en) Metal via processing schemes with via critical dimension (CD) control for back end of line (BEOL) interconnects and the resulting structures
US20220157619A1 (en) Textile patterning for subtractively-patterned self-aligned interconnects, plugs, and vias
TWI730081B (zh) 用於後段製程(beol)間隔物為基內連之以光桶來圖案化的削減栓塞與突片
US10559529B2 (en) Pitch division patterning approaches with increased overlay margin for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
US10770291B2 (en) Methods and masks for line end formation for back end of line (BEOL) interconnects and structures resulting therefrom
US11373900B2 (en) Damascene plug and tab patterning with photobuckets
US11145541B2 (en) Conductive via and metal line end fabrication and structures resulting therefrom
WO2018236354A1 (en) METALLIC SPACER APPROACHES FOR CONDUCTIVE INTERCONNECTION AND MANUFACTURING AND STRUCTURES OBTAINED THEREFROM
US11710636B2 (en) Metal and spacer patterning for pitch division with multiple line widths and spaces
US20210043500A1 (en) Multi-height interconnect trenches for resistance and capacitance optimization
US20200388530A1 (en) Vertical edge blocking (veb) technique for increasing patterning process margin