JP2001033979A - 微細パターンの転写加工方法 - Google Patents

微細パターンの転写加工方法

Info

Publication number
JP2001033979A
JP2001033979A JP21095099A JP21095099A JP2001033979A JP 2001033979 A JP2001033979 A JP 2001033979A JP 21095099 A JP21095099 A JP 21095099A JP 21095099 A JP21095099 A JP 21095099A JP 2001033979 A JP2001033979 A JP 2001033979A
Authority
JP
Japan
Prior art keywords
film
fine pattern
material film
substrate
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21095099A
Other languages
English (en)
Other versions
JP2001033979A5 (ja
Inventor
Masaki Hatakeyama
雅規 畠山
Kenji Watanabe
賢治 渡辺
Katsunori Ichiki
克則 一木
Toru Satake
徹 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP21095099A priority Critical patent/JP2001033979A/ja
Publication of JP2001033979A publication Critical patent/JP2001033979A/ja
Publication of JP2001033979A5 publication Critical patent/JP2001033979A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 アスペクト比の高い微細パターンの形成が可
能な微細パターンの転写加工方法を提供する。 【解決手段】 基板11上に比較的厚い膜厚の高分子材
料膜12を形成し、該高分子材料膜12上に薄い導電体
膜13を形成し、該薄い導電体膜13上に更に薄いレジ
スト膜14を形成し、該薄いレジスト膜14にリソグラ
フィ技術を用いて、微細パターンを形成し、前記薄い導
電体膜13に対してエッチングを行い前記微細パターン
を転写し、該薄い導電体膜13に転写された微細パター
ン13aをマスクとして前記比較的厚い膜厚の高分子材
料膜12に対して反応性を有するガスを用いた高速原子
線の照射によって、該高分子材料膜のエッチングを行
い、該高分子材料膜に前記微細パターンを転写する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、微細パターンの転
写加工方法に係り、特に光の波長限界以下の微細パター
ンを含む、且つアスペクト比の高い微細な凹凸構造の形
成方法に関する。
【0002】
【従来の技術】微細パターンの転写加工の代表例とし
て、半導体基板上に微細パターンを形成する製造方法が
一般的に広く知られている。これは半導体基板上に感光
性材料(ホトレジスト)を塗布し、縮小投影露光法によ
りマスクパターンに従った投影パターンの光を感光性材
料であるホトレジストに照射して露光する。そして、露
光されたホトレジストパターンを現像することにより、
ホトレジスト膜の微細パターンを形成し、これをマスク
としてエッチング加工を行うことにより微細な絶縁膜又
は導電体膜のパターンを形成する。このようなエッチン
グ方法としては、等方性又は異方性のプラズマエッチン
グ、イオンビームエッチング及びウェットエッチング等
が用いられている。しかしながら、これらのエッチング
方法は、必ずしもエッチングの直進性が十分ではなく、
アスペクト比の高い微細パターンの形成が困難であっ
た。
【0003】
【発明が解決しようとする課題】本発明は上述した事情
に鑑みて為されたもので、アスペクト比の高い微細パタ
ーンの形成が可能な微細パターンの転写加工方法を提供
することを目的とする。
【0004】
【課題を解決するための手段】請求項1に記載の発明
は、基板上に比較的厚い膜厚の高分子材料膜を形成し、
該高分子材料膜上に薄い導電体膜を形成し、該薄い導電
体膜上に更に薄いレジスト膜を形成し、該薄いレジスト
膜にリソグラフィ技術を用いて、微細パターンを形成
し、前記薄い導電体膜に対してエッチングを行い前記微
細パターンを転写し、該薄い導電体膜に転写された前記
微細パターンをマスクとして前記比較的厚い膜厚の高分
子材料膜に対して反応性を有するガスを用いた高速原子
線の照射によって、該高分子材料膜のエッチングを行
い、該高分子材料膜に前記微細パターンを転写すること
を特徴とするものである。
【0005】上述した本発明によれば、薄い導電体膜に
形成された微細パターンをマスクとして、比較的厚い膜
厚の高分子材料膜に対して高速原子線の照射によってエ
ッチングを行うので、高速原子線の有する高い直進性及
び電荷の蓄積という問題を生じないことから、アスペク
ト比の高い微細パターンの形成が可能である。これによ
り、比較的厚い高分子材料膜に対して、例えば1μm程
度の微細なパターン幅で、且つアスペクト比が10以上
というアスペクト比の高い凹凸構造の形成が可能であ
る。
【0006】請求項2に記載の発明は、前記導電体膜の
エッチングは、該導電体膜に対して反応性を有するガス
を用いた高速原子線の照射によって、行われることを特
徴とするものである。
【0007】前記高分子材料膜に形成された微細パター
ンに基づいて、前記基板の加工を行うことが好ましい。
【0008】請求項3に記載の発明は、前記高分子材料
膜に形成された微細パターンを備えた基板上に異種材料
膜を被着し、前記高分子材料膜を溶解することで、リフ
トオフにより異種材料膜の微細パターンを前記基板上に
形成することを特徴とするものである。
【0009】請求項4に記載の発明は、前記異種材料膜
の微細パターンとして、前記基板上に導電材料からなる
コイルが形成されたことを特徴とするものである。
【0010】これにより、アスペクト比の高い光の波長
以下を含めた微細なパターンを基板上に形成できるの
で、高い導電性を有する導電材料からなるコイルを形成
することで、微細な構造にも係わらず、高い電流容量が
得られる。従って、微細構造のコイルでありながら、強
い磁場を局部的に形成することができる。
【0011】請求項5に記載の発明は、前記基板上には
半導体素子が形成され、前記異種材料膜の微細パターン
として良好な導電性を有する導電材料からなる微細配線
が形成され、前記半導体素子を接続することを特徴とす
るものである。
【0012】これにより、光の波長以下を含めた微細な
寸法で、且つアスペクト比の高い導電性の良好な金属配
線を形成できる。このような微細配線は、近年の高集積
度の半導体集積回路の素子構造は、立体的な構造に近付
いており、これらの素子間を接続する配線として、好適
に利用することができる。
【0013】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。
【0014】図1は、本発明の実施の形態の微細パター
ンの転写加工方法を示す。図1(a)に示すように、例
えばシリコンからなる半導体基板11に、例えば10μ
m程度の比較的厚い高分子材料膜12を塗布する。この
高分子材料膜としては、ホトレジスト膜又はポリイミド
等の樹脂膜が好適である。そして更にその上層にタング
ステン(W)薄膜を厚さ20nm程度形成して、薄い導
電体膜13とする。更にその上層に電子線に感光性を有
する薄いレジスト膜14を塗布する。
【0015】そして、図1(b)に示すように、薄いレ
ジスト膜14にリソグラフィ技術を用いて微細パターン
を形成する。これは、極端に波長の短い電子線を用いて
描画することにより、薄いレジスト膜に電子線による微
細な露光パターンを形成し、これを現像することにより
薄いレジスト膜による島状の微細パターン14aを形成
すると共に、導電体膜13の露出部分を形成する。そし
て、例えばSFガスによる高速原子線(FAB)を用
いて、この基板の表面を照射することにより、薄い導電
体膜13の露出部分とレジストパターン14aの両方が
エッチングされる。しかしながら、レジストパターン1
4aが導電体膜13に対してマスクとして作用し、導電
体膜の露出部分のエッチング終了時には、レジストパタ
ーン14aで被覆されていた部分が、エッチングされず
に残り、図1(c)に示すように、導電体膜の転写パタ
ーン13aが厚い高分子材料膜12上に形成される。従
って、導電体膜パターン13aはレジスト膜パターン1
4aと同一の形状のパターンとなる。
【0016】尚、導電体膜パターン13aは、高速原子
線によるエッチングを用いずに、通常の気相又は液相の
エッチングを用いて形成しても勿論良い。
【0017】次に、図1(d)に示すように、高分子材
料膜12に対して良好なエッチング特性を有する、例え
ばOガスを用いた高速原子線により、高分子材料膜1
2のエッチング加工を行う。高速原子線は中性の粒子線
であり、例えば平行平板型のビーム源を用いることによ
り、極めて直進性の高いビームが得られる。又、中性の
粒子線であるため、イオンビームのような電荷の蓄積と
いう問題を生じない。これにより、例えばアスペクト比
5〜100程度が可能であり、線幅/間隔はレジストパ
ターン14aの描画精度で決まり、電子線露光を用いる
ことにより、50nm程度の微細パターンの形成も可能
である。
【0018】尚、高速原子線はOガスから直接形成さ
れたものでなくても、例えばArガスから形成された原
子線にOガスを流すことにより、高分子材料膜の原子
線の照射部位にOガスを作用させて、エッチングを進
行させるようにしても良い。この高分子材料膜12の高
速原子線のエッチングに際して、例えばタングステン
(W)からなる導電体パターン13aが強い耐性を有す
るマスクとして働き、これにより比較的厚い高分子材料
膜の選択的なエッチングが可能となり、アスペクト比の
高い加工が可能となる。
【0019】これにより、例えば線幅1μm程度、高さ
10μ程度のアスペクト比の高い、高分子材料からなる
凸状部をシリコン基板上に櫛の歯状に形成することがで
きる。更に、この凸状部をマスクとして直進性の高い高
速原子線を用いてエッチング加工することにより、シリ
コン基板自体に高アスペクト比の微細構造物を形成する
ことができる。
【0020】図2は、図1(d)の高分子材料膜に基づ
いて、電気伝導性の良好な例えばCuからなるアスペク
ト比の高い微細パターンの形成方法を示している。ま
ず、図2(a)に示すように、SFガスを用いた高速
原子線を照射することにより、マスクとして作用してい
た薄い導電体膜パターン13aを除去する。これによ
り、図2(a)に示すように、櫛の歯状に高分子材料か
らなる凸状部12aがシリコン基板11上に形成され
る。
【0021】次に図2(b)に示すように、Cu材の蒸
着又はスパッタリングにより、例えば厚さが高分子材料
膜と略同等な程度に厚いCu膜15を全面に被着する。
このCu膜15は、シリコン基板11が露出した部分に
おいてはその露出部に、高分子材料からなる凸状部12
aにおいては、その凸状部上に被着される。
【0022】そして、図2(c)に示すように高分子材
料膜を適当なその溶解液に浸漬することにより、凸状部
12aが溶解除去され、その上のCu膜がリフトオフに
より除去される。従って、図に示すようになCu膜の線
幅/間隔が微細で、且つアスペクト比の高い凸状部15
aが形成される。
【0023】図3は、係る製造方法により形成したマイ
クロコイルの例を示す。例えば、1本のコイルの線幅が
1μm程度で、その高さが10μm程度で、材料として
電気伝導性の極めて良好なCuを用いたコイルを形成す
ることができる。このコイルは図示するように高さhが
10μm程度と高いので、例えば10μA/コイル線、
程度の電流容量が得られ、これにより磁束密度が数G〜
数百G程度の十分な大きさの局部的な起磁力の発生が可
能であり、例えばHDDのヘッドとして利用することが
可能である。尚、コイルの全幅kとしては、1μm〜1
mm程度が好適であり、高さhとしては、0.1μm〜
500μm程度が好適である。
【0024】図4は、コイルを図示するように螺旋状に
形成した例である。ここでコイルの全幅kは、例えば1
μm〜1mm程度であり、その厚みは0.01μm〜5
00μmに形成することが可能であり、アスペクト比も
10程度の凸状構造を容易に得ることができる。このコ
イルにおいても、コイルの両端AとBとの間に比較的大
きな電流を流すことにより、微細なコイルにおいて、比
較的大きな磁界を形成することができる。又、微細な線
間隔にコイルを形成することが可能であり、比較的イン
ダクタンス値の高いコイルを形成することが可能であ
る。
【0025】また、Cu膜を半導体集積回路の微細配線
として用いることもできる。半導体集積回路は、集積密
度の向上に伴い素子構造が微細化して、アスペクト比の
高い立体的な構造に近付いている。上述したように、本
発明によれば、配線幅が0.01μm〜100μmで、
アスペクト比が10程度の導電性が極めて良好なCu膜
による微細配線の形成が可能である。従って、半導体基
板上にトランジスタ等の半導体素子を形成し、これらを
電気的に接続する配線層として、好適に利用可能であ
る。係る配線層によれば、微細構造で且つ電流容量が大
きく、抵抗損失を小さくすることができる。
【0026】尚、以上の説明は本発明の好適な実施例を
述べたものであり、本発明の趣旨を逸脱することなく種
々の変形実施例が可能なことは勿論である。
【0027】
【発明の効果】以上に説明したように本発明によれば、
微細な線幅で且つアスペクト比の高い微細構造物を比較
的容易に製造することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の微細パターンの転写加工
方法の前半部を示す図である。
【図2】本発明の実施例の形態の微細パターンの転写加
工方法の後半部を示す図である。
【図3】図1及び図2の方法により形成されたコイルの
斜視図である。
【図4】図3のコイルの変形例を示す上面図である。
【符号の説明】
11 基板 12 高分子材料膜 12a 高分子材料膜の微細パターン 13 導電体膜 13a 導電体膜の微細パターン 14 レジスト膜 14a レジスト膜の微細パターン 15 高導電性金属膜 15a 高導電性金属膜の微細パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 一木 克則 神奈川県藤沢市本藤沢4丁目2番1号 株 式会社荏原総合研究所内 (72)発明者 佐竹 徹 神奈川県藤沢市本藤沢4丁目2番1号 株 式会社荏原総合研究所内 Fターム(参考) 2H096 AA25 AA27 CA20 HA11 HA15 HA28 HA30 5F004 AA04 BA20 BB01 DA18 DA26 DB10 DB25 DB26 DB27 EA02 FA04 5F046 LB10

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に比較的厚い膜厚の高分子材料膜
    を形成し、該高分子材料膜上に薄い導電体膜を形成し、
    該薄い導電体膜上に更に薄いレジスト膜を形成し、該薄
    いレジスト膜にリソグラフィ技術を用いて、微細パター
    ンを形成し、前記薄い導電体膜に対してエッチングを行
    い前記微細パターンを転写し、該薄い導電体膜に転写さ
    れた前記微細パターンをマスクとして前記比較的厚い膜
    厚の高分子材料膜に対して反応性を有するガスを用いた
    高速原子線の照射によって、該高分子材料膜のエッチン
    グを行い、該高分子材料膜に前記微細パターンを転写す
    ることを特徴とする微細パターンの転写加工方法。
  2. 【請求項2】 前記導電体膜のエッチングは、該導電体
    膜に対して反応性を有するガスを用いた高速原子線の照
    射によって、行われることを特徴とする請求項1に記載
    の微細パターンの転写加工方法。
  3. 【請求項3】 前記高分子材料膜に形成された微細パタ
    ーンを備えた基板上に異種材料膜を被着し、前記高分子
    材料膜を溶解することで、リフトオフにより異種材料膜
    の微細パターンを前記基板上に形成することを特徴とす
    る請求項1又は2に記載の微細パターンの転写加工方
    法。
  4. 【請求項4】 前記異種材料膜の微細パターンとして、
    前記基板上に導電材料からなるコイルが形成されたこと
    を特徴とする請求項3に記載の微細パターンの転写加工
    方法。
  5. 【請求項5】 前記基板上には半導体素子が形成され、
    前記異種材料膜の微細パターンとして良好な導電性を有
    する導電材料からなる微細配線が形成され、前記半導体
    素子を接続することを特徴とする請求項3に記載の微細
    パターンの転写加工方法。
JP21095099A 1999-07-26 1999-07-26 微細パターンの転写加工方法 Pending JP2001033979A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21095099A JP2001033979A (ja) 1999-07-26 1999-07-26 微細パターンの転写加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21095099A JP2001033979A (ja) 1999-07-26 1999-07-26 微細パターンの転写加工方法

Publications (2)

Publication Number Publication Date
JP2001033979A true JP2001033979A (ja) 2001-02-09
JP2001033979A5 JP2001033979A5 (ja) 2004-11-04

Family

ID=16597795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21095099A Pending JP2001033979A (ja) 1999-07-26 1999-07-26 微細パターンの転写加工方法

Country Status (1)

Country Link
JP (1) JP2001033979A (ja)

Similar Documents

Publication Publication Date Title
JP4299543B2 (ja) Icデバイス用の集積トロイダル・コイル・インダクタ
US3957552A (en) Method for making multilayer devices using only a single critical masking step
US20220231116A1 (en) Inductive device
JP2002008920A (ja) パワーアプリケーションのためのマイクロ磁気素子を備えるデバイス、およびデバイスの形成方法
KR20070091326A (ko) 집적 회로의 제조 방법, 반도체 장치 및 집적회로 캐패시터
US11133374B2 (en) Method for fabricating magnetic core
CN104037162A (zh) 底切减轻的晶片级封装
JP2004040080A (ja) 垂直型ナノチューブトランジスタおよびその製造方法
US20110025443A1 (en) Apparatus and method for wafer level fabrication of high value inductors on semiconductor integrated circuits
TWI313033B (en) A method for fabricating a flux concentrating system for use in a magnetoelectronics device
JPH051614B2 (ja)
JP2001033979A (ja) 微細パターンの転写加工方法
JPS5821808B2 (ja) 磁気バブルドメイン装置の製造方法
TWI298514B (en) Method for photolithography in semiconductor manufacturing
KR20170021770A (ko) 집적 수동 소자들을 형성하기 위한 기법들
US11621122B2 (en) Inductor structure and fabricating method thereof
JP2001060589A (ja) 半導体装置の製造方法
JP5101074B2 (ja) 電子相互接続の製作方法
JPH05502760A (ja) 半導体デバイスのメサ構造体に電気的接触片を製造するための処理方法
JPH0548247A (ja) 導体パターン形成方法
JPH07118849A (ja) 導体薄膜パターンの形成方法
JP2001297970A (ja) 薄膜パターン及びその形成方法
JPS6015920A (ja) 半導体装置の製造方法
Alam et al. Fabrication of on-chip clock structure for nanomagnet QCA (MQCA)
US8426935B2 (en) Electronic device, memory device, and method of fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20051206

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905