JP5101074B2 - 電子相互接続の製作方法 - Google Patents
電子相互接続の製作方法 Download PDFInfo
- Publication number
- JP5101074B2 JP5101074B2 JP2006276174A JP2006276174A JP5101074B2 JP 5101074 B2 JP5101074 B2 JP 5101074B2 JP 2006276174 A JP2006276174 A JP 2006276174A JP 2006276174 A JP2006276174 A JP 2006276174A JP 5101074 B2 JP5101074 B2 JP 5101074B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxidation protection
- protection layer
- conductive layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
12 導電層
14 導電層の表面
16 保護層
18 フォトレジスト・マスク
20 マスク内の開口
22 保護層内の開口
26 接触パッド
28 接触パッドの第1層
30 接触パッドの第2層
32 パターン・マスク
34 開口
36 電気的トレース
40 はんだ
42 BGA
44 サブストレート
46 サブストレートの第1の表面
48 サブストレートの第2の表面
50 サブストレートの第1の表面上の導電層
52 サブストレートの第2の表面上の導電層
54 保護層
56 保護層
58 パターン・マスク
60 パターン・マスク
62 パターン・マスク58内の開口
64 パターン・マスク60内の開口
66 接触パッド
68 接触パッド
70 導電性パッド66の第1層
72 導電性パッド66の第2層
74 導電性パッド68の第1層
76 導電性パッド68の第2層
79 保護層内の開口
81 保護層内の開口
82 パターン・マスク
84 パターン・マスク
86 開口
88 開口
90 電気的トレース
92 電気的トレース
94 はんだ
96 BGA
Claims (9)
- 相互接続を製作するための方法であって、
サブストレート(10)上に導電層(12)を被着させる工程と、
前記導電層(12)上に酸化保護層(16)を被着させる工程と、
前記導電層(12)に至る開口(22)を形成するように前記酸化保護層(16)をパターン処理する工程と、
前記酸化保護層(16)内の前記開口(22)を通して前記導電層(12)上に導体材料を含む接触パッド(26)を被着させる工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
を含む方法。 - 前記酸化保護層(16)はチタン、タングステン、ニッケル、モリブデン、クロム、ニッケル合金、モネル、あるいはこれらの合成物のうちの1つを含む、請求項1に記載の方法。
- 前記酸化保護層(16)は複数の層を含む、請求項1に記載の方法。
- 接触パッド(26)を被着させる前記工程は、
前記導電層(12)の接触パッド箇所を曝露させるように該導電層(12)の上にマスク(18)を配置する工程と、
前記接触パッド(26)を被着させるために前記接触パッド箇所から酸化保護層(16)をエッチング処理する工程と、
接触パッド(26)を形成するように前記接触パッド箇所上に導体材料を被着させる工程と、
を含む、請求項1に記載の方法。 - 相互接続を製作するための方法であって、
第1の表面(46)及び第2の表面(48)を有するサブストレート(44)を提供する工程と、
前記サブストレート(44)の第1及び第2の表面(46、48)のそれぞれの上に導電層(50、52)を被着させる工程と、
前記導電層(50、52)のそれぞれの上に酸化保護層(54、56)を被着させる工程と、
導電層(50、52)に至る開口を形成するように前記酸化保護層(54、56)をパターン処理する工程と、
前記酸化保護層(54、56)内の開口(79、81)を通して前記導電層(50、52)のそれぞれの上に導体材料を含む接触パッド(66、68)を被着させる工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレートの第1及び第2の表面(46、48)のそれぞれの上に電気的トレースを形成するように前記導電層(50、52)のそれぞれをパターン処理する工程と、
を含む方法。 - 相互接続を製作するための方法であって、
サブストレート(10)上に導電層(12)を被着させる工程と、
前記導電層(12)上に酸化保護層(16)を被着させる工程と、
前記酸化保護層(16)の上に第1のパターン転送マスク(18)を配置する工程と、
前記第1のパターン転送マスク(18)内に複数の開口(20)を形成する工程と、
前記導電層(12)に至る複数の開口(22)を形成するように前記第1のパターン転送マスク(18)内の前記複数の開口(20)の下にある前記酸化保護層(16)をパターン処理する工程と、
前記酸化保護層(16)内の前記複数の開口(22)を通して前記導電層(12)上に導体材料を含む複数の接触パッド(26)を被着させる工程と、
前記第1のパターン転送マスク(18)を除去する工程と、
前記酸化保護層(16)及び前記複数の接触パッド(26)の上に第2のパターン転送マスク(32)を配置する工程と、
前記第2のパターン転送マスク(32)内に複数の開口(34)を形成する工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記第2のパターン転送マスク(32)内の前記複数の開口(34)の下にある前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記第2のパターン転送マスク(32)を除去する工程と、
を含む方法。 - 相互接続を製作するための方法であって、
第1の表面(46)及び第2の表面(48)を有するサブストレート(44)を提供する工程と、
前記サブストレート(44)の第1及び第2の表面(46、48)のそれぞれの上に導電層(50、52)を被着させる工程と、
前記導電層(12)上に酸化保護層(16)を被着させる工程と、
前記酸化保護層(16)の上に第1のパターン転送マスク(18)を配置する工程と、
前記第1のパターン転送マスク(18)内に複数の開口(20)を形成する工程と、
前記導電層(12)に至る複数の開口(22)を形成するように前記第1のパターン転送マスク(18)内の前記複数の開口(20)の下にある前記酸化保護層(16)をパターン処理する工程と、
前記酸化保護層(16)内の前記複数の開口(22)を通して前記導電層(12)上に導体材料を含む複数の接触パッド(26)を被着させる工程と、
前記第1のパターン転送マスク(18)を除去する工程と、
前記酸化保護層(16)及び前記複数の接触パッド(26)の上に第2のパターン転送マスク(32)を配置する工程と、
前記第2のパターン転送マスク(32)内に複数の開口(34)を形成する工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記第2のパターン転送マスク(32)内の前記複数の開口(34)の下にある前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記第2のパターン転送マスク(32)を除去する工程と、
を含む方法。 - 前記電気的トレース(36)が前記酸化保護層(16)を含む、請求項1乃至7のいずれかに記載の方法。
- 第1及び第2の接触パッド(26)を含む複数の前記接触パッド(26)が形成され、
第1及び第2の電気的トレース(36)を含む複数の前記電気的トレース(36)が形成され、
更に、
前記第1の電気的トレース(36)によって前記第1の接触パッド(26)と接続する、ボール・グリッド・アレイ(BGA)パッド(40)を形成する工程と、
前記第2の電気的トレース(36)によって前記第2の接触パッド(26)と接続する、はんだ用パッド(42)であって、電子デバイスを受け容れるための前記はんだ用パッド(42)を形成する工程と、
を含む、請求項8に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/255,489 US7517785B2 (en) | 2005-10-21 | 2005-10-21 | Electronic interconnects and methods of making same |
US11/255,489 | 2005-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007116149A JP2007116149A (ja) | 2007-05-10 |
JP5101074B2 true JP5101074B2 (ja) | 2012-12-19 |
Family
ID=37913052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006276174A Active JP5101074B2 (ja) | 2005-10-21 | 2006-10-10 | 電子相互接続の製作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7517785B2 (ja) |
JP (1) | JP5101074B2 (ja) |
CN (1) | CN1953157B (ja) |
DE (1) | DE102006050505A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101267713B (zh) * | 2008-04-30 | 2011-04-06 | 陈国富 | 可节省镍、金用量的电镍、金线路板的制作方法 |
US8883287B2 (en) * | 2009-06-29 | 2014-11-11 | Infinite Corridor Technology, Llc | Structured material substrates for flexible, stretchable electronics |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01135027A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | エッチング法 |
JPH0681172A (ja) * | 1992-09-01 | 1994-03-22 | Hitachi Cable Ltd | 微細パターンの形成方法 |
JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
JPH08274448A (ja) * | 1995-03-30 | 1996-10-18 | Jgc Corp | 回路のパターニング方法 |
US5748521A (en) * | 1996-11-06 | 1998-05-05 | Samsung Electronics Co., Ltd. | Metal plug capacitor structures for integrated circuit devices and related methods |
US6117793A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Using silicide cap as an etch stop for multilayer metal process and structures so formed |
KR100313706B1 (ko) * | 1999-09-29 | 2001-11-26 | 윤종용 | 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 |
FR2812515B1 (fr) * | 2000-07-27 | 2003-08-01 | Kermel | Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration |
US7087510B2 (en) * | 2001-05-04 | 2006-08-08 | Tessera, Inc. | Method of making bondable leads using positive photoresist and structures made therefrom |
US6913952B2 (en) * | 2003-07-03 | 2005-07-05 | Micron Technology, Inc. | Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages |
JP2005235980A (ja) * | 2004-02-19 | 2005-09-02 | Dainippon Printing Co Ltd | 配線基板の製造方法と配線基板、および半導体パッケージ |
US7629691B2 (en) * | 2004-06-16 | 2009-12-08 | Honeywell International Inc. | Conductor geometry for electronic circuits fabricated on flexible substrates |
-
2005
- 2005-10-21 US US11/255,489 patent/US7517785B2/en active Active
-
2006
- 2006-10-10 JP JP2006276174A patent/JP5101074B2/ja active Active
- 2006-10-20 DE DE102006050505A patent/DE102006050505A1/de not_active Withdrawn
- 2006-10-20 CN CN2006101639107A patent/CN1953157B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN1953157B (zh) | 2010-10-13 |
US20070093049A1 (en) | 2007-04-26 |
JP2007116149A (ja) | 2007-05-10 |
CN1953157A (zh) | 2007-04-25 |
DE102006050505A1 (de) | 2007-05-03 |
US7517785B2 (en) | 2009-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101746480B1 (ko) | 반도체 컴포넌트 및 구조물의 제조 방법 | |
JPH0226392B2 (ja) | ||
JP2005191408A (ja) | コイル導電体とその製造方法およびこれを用いた電子部品 | |
TWI772480B (zh) | 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板 | |
KR20110038457A (ko) | 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법 | |
JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
US7563703B2 (en) | Microelectronic interconnect device comprising localised conductive pins | |
JP3855320B2 (ja) | 半導体装置用基板の製造方法及び半導体装置の製造方法 | |
JP5101074B2 (ja) | 電子相互接続の製作方法 | |
JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
JP4599132B2 (ja) | プリント基板の製造方法およびプリント基板 | |
US9041166B2 (en) | Manufacturing method of circuit structure | |
JP2004103605A (ja) | 微細配線形成方法 | |
TW202025870A (zh) | 電路板及其製作方法 | |
US6274491B1 (en) | Process of manufacturing thin ball grid array substrates | |
JP2004096011A (ja) | 微細配線形成方法 | |
US20150027761A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
KR101671973B1 (ko) | 다층 금속 범프 구조체 및 그 제조방법 | |
JP2004274071A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
JP4971960B2 (ja) | 半導体装置の製造方法 | |
TW444259B (en) | Fabricating process of thin ball grid array substrate | |
US8946085B2 (en) | Semiconductor process and structure | |
JP3785267B2 (ja) | 絶縁材料上の金属膜形成方法、これを用いたスルーホールの導通方法およびコンタクトプローブの製造方法 | |
TWI307948B (en) | Semiconductor package substrate and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5101074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |