JP5101074B2 - 電子相互接続の製作方法 - Google Patents

電子相互接続の製作方法 Download PDF

Info

Publication number
JP5101074B2
JP5101074B2 JP2006276174A JP2006276174A JP5101074B2 JP 5101074 B2 JP5101074 B2 JP 5101074B2 JP 2006276174 A JP2006276174 A JP 2006276174A JP 2006276174 A JP2006276174 A JP 2006276174A JP 5101074 B2 JP5101074 B2 JP 5101074B2
Authority
JP
Japan
Prior art keywords
layer
oxidation protection
protection layer
conductive layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006276174A
Other languages
English (en)
Other versions
JP2007116149A (ja
Inventor
ケヴィン・マシュー・デュローシャー
ジェイムズ・ウィルソン・ローズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2007116149A publication Critical patent/JP2007116149A/ja
Application granted granted Critical
Publication of JP5101074B2 publication Critical patent/JP5101074B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、全般的には電子パッケージングの分野に関し、またさらに詳細には電子パッケージングのための相互接続及びその製作方法に関する。
電子パッケージングでは、バスめっき(bus plating)を利用して相互接続が形成されるのが典型的である。バスめっきでは、サブストレートまたはボード上に銅などの導電性金属を被着させることが理解されよう。引き続いて、この導電層はサブストレートの表面を横断する一連の導電性バスを含み得る一連の電気的トレースを形成するようにパターン処理される。これらのバスは共通バスを介して電源に接続されていると共に、これらは電源からトレースまでの電気的接続を形成するために使用される。バスの形成に引き続いて、トレースのある部分を覆うようにパターン処理されたマスクが形成され、また一方これ以外の部分は曝露された状態に残される。次いで、電気的トレースのうち曝露された部分の上に接触パッドが形成される。
導電層のパターン処理によりトレースを形成する間は、導電層が周囲環境に曝されると共に、一般に表面上への接触パッドの付着に悪影響を及ぼすような酸化を極めて受けやすい状態にあることが理解されよう。導電層と接触パッドの間の付着が悪いと、パッケージングの性能に望ましくない影響を及ぼしかねないので不利である。例えば、付着が悪いと導電層と接触パッドの間の抵抗の増加につながりかねず、またこのため電子パッケージングの温度上昇を生じることがある。この問題は、単位面積あたりの密度を増加させる一方で電子デバイスのサイズを低減させたため電子パッケージ上の相互接続密度が増大するという最近の趨勢によってさらに複雑化している。その結果、デバイスの動作性能はそのデバイスの製作に使用される相互接続技術やチップのパッケージングに関する制約によって大きな影響を受ける。
米国特許公開第2005/0003607号
したがって、電子パッケージングで使用するように改良された相互接続を提供することが要求されている。
本技法の一態様では、相互接続を製作するための方法を提供する。本方法は、サブストレート上に導電層を被着させる工程と、該導電層上に保護層を被着させる工程と、導電層に至る開口を形成するように保護層をパターン処理する工程と、を含む。本方法はさらに、保護層内の開口を通して導電層上に接触パッドを被着させる工程を含む。この接触パッドは導体材料を含むことがある。本方法はさらに、サブストレート上に電気的トレースを形成するように導電層及び保護層をパターン処理する工程を含む。
本技法の別の態様では、相互接続を製作するための方法を提供する。本方法は、第1の表面及び第2の表面を有するサブストレートを提供する工程と、サブストレートの第1及び第2の表面のそれぞれの上に導電層を被着させる工程と、該導電層のそれぞれの上に保護層を被着させる工程と、導電層に至る開口を形成するように保護層をパターン処理する工程と、保護層内の開口を通して導電層のそれぞれの上に接触パッドを被着させる工程と、サブストレートの第1及び第2の表面のそれぞれの上に電気的トレースを形成するように導電層のそれぞれをパターン処理する工程と、を含む。
本技法のさらに別の態様では、相互接続を提供する。本相互接続は、サブストレート上に配置した複数の電気的トレースを形成するようにパターン処理された導電層と、導電層上に配置させた複数の接触パッドと、導電層上に配置させると共に複数の電気的トレースだけを覆うようにパターン処理された保護層と、を含む。
本技法の別の態様では、構造体を提供する。本構造体は、共通バスに至るようにルート設定したバスラインを含まないサブストレートと、該サブストレート上に複数の電気的トレースを形成するようにパターン処理された導電層と、導電層上に配置させた複数の接触パッドと、導電層上に配置させると共に複数の電気的トレースだけを覆うようにパターン処理された保護層と、を含む。
本技法のさらに別の態様では、電子パッケージを提供する。本パッケージは本技法の相互接続を有する電気回路を含む。
本発明に関するこれらの特徴、態様及び利点、並びにその他の特徴、態様及び利点については、同じ参照符号が図面全体を通じて同じ部分を表している添付の図面を参照しながら以下の詳細な説明を読むことによってより理解が深まるであろう。
典型的には、電子パッケージング内に利用される相互接続では、バスめっきによって電気的トレース及び接触パッドが形成される。バスめっきでは、サブストレート上に金属層が形成される。次いでこの金属層は、電気的トレースを形成するようにパターン処理される。接触パッドを被着させようとする箇所でトレースに電気的接続を提供するために、サブストレートの表面を横断するような一連の導電性バスラインが形成される。引き続いて、このバスラインのすべては当該回路の外部にある共通電気バスに接続させる。この共通電気バスは一方で電源に接続させる。
電気的トレースをバスラインに接続させた後、このトレースの一部分が覆われる一方ある部分は接触パッドを形成するように曝露状態となるようにパターン処理されたマスクを形成させる。引き続いて、接触パッドを形成するように電気的トレースの曝露部分の上に導電層がめっきを受ける。
バスめっきを用いて接触パッドをめっきすると、局所的な電流密度のために導電層に関するめっきが不均一となることがある。接触パッドのめっき速度(plating rate)は当該のパッドに接続する電気的トレースの長さ及び密度によって影響を受けることになることが理解されよう。例えば、電気バスラインが疎らであれば比較的より密なバスライン群と比べてめっき処理がより高速となる。したがって、バスラインまでの接続が長く遠回りしている接触パッドでは、より高抵抗性の経路となり、これによってめっき処理がより低速となることがある。電気バスラインの抵抗率がこのように変化すると、めっきを受ける領域が不均一性となることがあることが理解されよう。さらに、この方式による接触パッドのめっきでは、希望より寸法がより大きな接触パッドとなることがある。
引き続いて、接触パッドにめっきした後、電気バスラインをそれ以外の電気バスラインから物理的に分離させることによって共通電気バスが除去される。しかし、この方式により共通電気バスを除去すると、めっきを受けた接触パッドとすでに電気的に接続させた電気バスラインの残留部分がサブストレート上に残され、この部分は共通電気バスから物理的に分離されている回路周辺部まで延びている。これらの残留部分が存在しているため、回路の残りの部分はこれらの経路を巡るようなルート設定を取らざるを得ず、回路設計をさらに複雑化させることになりかねない。さらに、バスのこれらの残留部分は信号反射を生じさせることがあるので不利であり、またさらに、回路のノイズ性能(特に、高周波電気性能を損なうことがある高速トレースの場合)を劣化させることがある。
さらに、こうしたトレースやパッドの形成に典型的に使用される銅などの金属は、酸化を受け、これにより接触パッドとその下にある電気的トレースとの間の付着が悪くなることがある。さらに、配線結合性が悪く、めっき過程が低速であり、厚いめっき形成の達成が困難であり、またコストが高いと、この過程の利用が困難でかつ望ましくなくなることが多い。
図1を参照すると、サブストレート10は表面14を覆う導電層12を含む。ある種の実施形態では、そのサブストレート10は、柔軟な材料、プリント配線ボード、半導体ウェハ、ガラス製サブストレート、パイレックス(商標)製サブストレート、あるいは金属製サブストレートを含むことがある。本明細書で使用する場合、「柔軟な(flexible)」という用語は一般に、曲率半径が概ね100cm未満の形状になるまで曲げ得ることを意味している。
ある種の実施形態では、その導電層12は、物理気相蒸着、プラスマ促進化学気相蒸着(PECVD)、高周波プラスマ促進化学気相蒸着(RFPECVD)、展開熱プラスマ化学気相蒸着(ETPCVD)、反応スパッタリング、電子サイクロドローンレジデンス・プラスマ促進化学気相蒸着(ECRPECVD)、誘導結合式プラスマ促進化学気相蒸着(ICPECVD)、スパッタ被着、蒸散、原子層被着(ALD)、あるいはこれらの組み合わせなど適当な任意の被着技法を利用することによってサブストレート10上に被着させることがある。
ある種の実施形態では、その導電層12は、銅またはニッケル、あるいはこの両者などの導体材料を含むことがある。ある種の実施形態では、導電層12の厚さは約5マイクロメートルから約20マイクロメートルまでの範囲、また好ましくは約10マイクロメートルから約15マイクロメートルまでの範囲とすることがある。一実施形態では、その導電層の厚さは約10マイクロメートルである。
さらに、幾つかの実施形態では、導電層12を被着する前にサブストレート10の表面14上に付着促進コーティング(図示せず)を被着させることがある。例示的な一実施形態では、その付着促進コーティングは、クロム、チタン、ニッケル、モネル、タングステン、モリブデン、あるいはこれらの組み合わせを含むことがある。モネル(monel)とは、約65重量百分率から約70重量百分率のニッケル、約20重量百分率から約29重量百分率の銅、並びにわずかな量の鉄、マンガン、けい素及び炭素を有するニッケル合金であることが理解されよう。一実施形態では、その付着促進コーティングはチタンを含むことがある。さらに、導電層12を受け入れようとするサブストレート10の表面14は、サブストレート10の表面14の表面積を大きくすることによってサブストレート10と導電層12の間の付着を強化するように表面処理を受けることがある。幾つかの実施形態では、その表面処理は、金属スパッタリング、エッチング、プラスマ・エッチング、脱水ベーキング、機械的荒面仕上(roughening)、研磨、あるいはこれらの組み合わせを含むことがある。
次に図2に示すように、導電層12の上に保護層16を被着させる。ある種の実施形態では、その保護層16は、電気的トレース及びサブストレート10上の接触パッドを形成する間に導電層12が酸化するのを防止するために利用されることがある。ある種の実施形態では、その保護層16は、導電性材料を含むことがある。これらの実施形態では、導電層12に利用される材料と比べて保護層16の材料が比較的高い酸化ポテンシャルを有することがある。例えば保護層16は、チタン、タングステン、ニッケル、モネル、モリブデン、クロム、あるいはこれらの組み合わせを利用することがある。これらの実施形態では、保護層の厚さは約0.05マイクロメートルから約0.5マイクロメートルまでの範囲内、また好ましくは約0.1マイクロメートルから約0.4マイクロメートルまでの範囲内で変動させることができる。
さらに、幾つかの実施形態では、その保護層16が複数の層を含むことがある。これらの実施形態では、導電層12の上に保護層16の様々な層を引き続いて被着させることがある。例えば保護層16は、導電層12の上にチタン層を形成し、次にすでに被着させたチタン層の上にモリブデン層を被着させることによって被着させることがある。ある種の実施形態では、その保護層16は、導電層12の被着で使用した技法と同じ技法を使用することによって導電層12の上に被着させることがある。
引き続いて、保護層16は導電層12に至る開口を形成するようにパターン処理される。ある種の実施形態では、その保護層16は、リソグラフィまたは直接書き込みなどの処理過程を利用することによってパターン処理されることがある。保護層16の上へのパターンの形成にリソグラフィを利用する実施形態では、図3に示すように、保護層16の上にパターン転送マスク18を配置させる。ある種の実施形態では、そのパターン転送マスク18は、フォトリソグラフィなどの処理過程を利用することによってパターンを形成するように構成させることがある。これらの実施形態では、フォトリソグラフィを利用してパターン転送マスク内にパターンを生成し、引き続いてこれらのパターンを保護層16などの下に位置する層に転送することがある。
ある種の実施形態では、そのパターン転送マスク18は、乾燥フィルム・フォトレジスト、液体フォトレジスト、または電気泳動フォトレジストなどのフォトレジストを含むことがある。フォトレジストは、パターン処理しようとする表面に施すことができる感光性コーティングであることが理解されよう。フォトレジストは、エッチング剤やエッチング溶液の作用をレジストするようにその下側の層上に被着させて層内に希望するパターンを作成することがある。幾つかの実施形態では、そのフォトレジストは、有機性コーティングなどの乾燥フィルムの形態とすることや、パターン処理しようとする層の上にスピン・コーティングさせ得る液体の形態とすることがある。
フォトレジストのうち光に対して曝露させる領域を画定するためには、フォトマスクを利用することがあることが理解されよう。ポジティブ・フォトレジストの場合では、露光を受けたこれらの領域が溶剤などの媒質によって引き続いて除去され、これにより金属層の表面上に希望するパターンを残すことがある。別法として、ネガティブ・フォトレジストの場合では、未露光部分が溶剤によって除去され、これにより金属層の表面上に露光を受けた部分があるパターン形状で残されることがある。
別法として、パターン転送マスク18に電気泳動レジストを利用することがある。電気泳動レジストは、電気めっき処理を使用することによってパターン処理しようとする金属層上に被着させ得る有機化学物質を含むことがあることが理解されよう。電気泳動レジストは物理的堅牢性、並びにエッチング時の精細パターンを提供できるので有利である。他のフォトレジストの場合と同様に、マスキング及びエッチングの後に、引き続いて電気泳動レジストを溶剤内で溶解させて希望するパターンを生成させることができる。
引き続いて図4に示すように、上述した処理過程のうちの1つによってパターン転送マスク18内に開口20が形成され、さらにその下にある保護層16は図示したような導電層12に至る開口22が形成されるようにエッチングを受けることがある。この開口20は、導電層12の上で接触パッドを被着させようとする箇所に形成させる。
図示していないが、代替的実施形態では、直接書き込み処理過程をレジストと一緒に利用して保護層16内にパターンすなわち開口22などの開口を形成することがある。例示的な一実施形態では、反転直接書き込み処理過程をネガティブ・レジストと一緒に利用することがある。この実施形態では、保護層16上に形成しようとする希望のパターンの鏡像すなわち反転像となったパターンで保護層16上にネガティブ・レジストを被着させるために反転直接書き込み処理過程を利用することがある。すなわち、反転直接書き込み処理過程を利用することによって、保護層16のうち導電層12に至る開口をその後に有することになる部分の上にネガティブ・レジストを被着させることがある。例えば、保護層16のうち引き続いて開口22を形成させる部分に対応した部分にネガティブ・レジストを被着させることがある。直接書き込み処理過程では、ディスペンス・ツール(dispensing tool)の動きによって、得られるパターンが直接画定されることが理解されよう。典型的には、この処理過程で利用するレジストの厚さは、目標のめっき厚さを超えるように維持される。このことは、パターンの形状及び完全性を保持するために望ましい。例えば、厚さが約8マイクロメートルから約12マイクロメートルまでの範囲にある接触パッドに関するめっきでは、厚さが約16マイクロメートルのネガティブ・レジストを利用することがある。
図5を参照すると、保護層16内への開口22の形成に続いて、電解めっきなどの付加的めっき処理を利用することによって開口22内に接触パッド26が形成される。図示した実施形態では、接触パッド26は2層以上の層を含むことがある。図示した実施形態では、接触パッド26は第1の材料を有する第1の層28と、第2の材料を有する第2の層30と、を含むことがある。ある種の実施形態では、第1層28は電解めっきによって導電層12上に被着させることがある。引き続いて、この第1層28上に電解めっきを利用することによって第2層30を被着させることがある。
ある種の実施形態では、その第1層28は、はんだ付与において役立つように構成させたバリヤメタルを有することがある。例えば、第1層28はニッケルを含むことがあり、また第2層30は金を含むことがある。図5に図示した構造体の形成について以下でさらに説明することにする。幾つかの実施形態では、その第1の材料28はニッケルなど適当な任意の導体材料を含むことがある。幾つかの実施形態では、その第2層30は金またはパラジウム、あるいはこれら両者などの貴金属を含むことがある。例示的な一実施形態では、その金属層は、その上に金層を配置させて有するニッケル層を含むことがある。
図示していないが代替的実施形態では、その接触パッド26は、リソグラフィ技法を利用することによって保護層16の開口22内に被着させることがある。これらの実施形態では、金属層28及び30など接触パッド26の金属層は、導電層12の表面上全体に形成させることがある。すなわち、金属層28及び30は保護層16の表面を覆うように形成させ、かつ保護層16にある開口22内にも形成させることがある。引き続いて、これらの金属層28及び30を覆うようにパターン転送マスクを着け、これにより接触パッド26が望まれる箇所において金属層28及び30をパターン転送マスクが覆うと共に、接触パッド26を望まない箇所ではパターン転送マスクが開口を有するようにさせることがある。換言すると、接触パッド26向けのパターン転送マスクは、保護層16のパターン処理で利用するパターン転送マスク18の逆パターンである。引き続いて、導電層12の上に接触パッド26が形成されるように開口22と一致する領域以外の領域から金属層28及び30がエッチング除去される。
次に図6では、マスク18などのパターン転送マスクを除去し、導電層12の上に接触パッド26が設けられる。さらにサブストレート10の場合と同様に、接触パッド26及び保護層16の表面から、有機材料など望ましくない任意の物質を除去することがある。例示的な一実施形態では、保護層16及び接触パッド26の表面はプラスマ・エッチングやスパッタリングなどの処理過程を利用することによって清浄することがある。
保護層16にある開口22を通した導電層12上への接触パッド26の形成に続いて、1つまたは複数のパターン転送マスク層を利用しかつ上述したリソグラフィ技法を用いることによって電気的トレース(図示せず)を形成することがある。
図7を参照すると、パターン転送マスク32を利用しているサブストレート10の断面図を図示している。図3〜5のパターン転送マスク18の場合と同様に、例示的な一実施形態では、そのパターン転送マスク32は乾燥フォトレジスト、液体フォトレジスト、電気泳動フォトレジストなどのフォトレジストを含むことがある。さらに図8では、開口34が作成されるようにマスク32をパターン処理し、この開口内で導電層12及び保護層16がエッチングを受けて希望するパターンが形成される。
引き続いて図9に示すように、これらの開口34から保護層16及び導電層12の一部が除去される。例示的な一実施形態では、その導電層12は、開口34から金属をエッチング処理することによって除去される。幾つかの実施形態では、そのエッチング剤はTFTなどのフッ化水素酸緩衝剤(buffered hydrofluoric acid)または塩化第二鉄、あるいはこれら両者を含むことがある。例示的な一実施形態では、導電層12及び保護層16をエッチングするためにエッチングのシーケンスを利用することがある。例えば開口34内の領域は、先ずTFTによってエッチングを受け、次に塩化第二鉄によるエッチング、また再度TFTによるエッチングを続け、2つの層12及び16を除去することがある。導電層12に銅を利用している一実施形態では、塩化第二鉄をエッチング剤として使用することによって導電層のエッチングが容易になる。保護層及び/またはサブストレート10と導電層12との間の付着促進層としてチタンを利用している一実施形態では、これらチタン層の一方または両方のエッチングのためにTFTを使用することがある。代替的実施形態では、開口34から導電層12をエッチング除去するために反応性イオンエッチング(RIE)を利用することがある。これらの実施形態では、RIE処理過程において、テトラフルオロメタンとアルゴンからなる気体混合物を用いたエッチング化学処理を利用することがある。
引き続いて図10に示すように、その上に保護層16を配置させて有する複数の電気的トレース36と、導電層12の上に配置させた複数の接触パッド26と、を有するサブストレート10が提供されるようにパターン転送マスク32(図示せず)が除去される。
図11は、複数の電気的トレース36及び接触パッド26を利用した図10の電子パッケージの上面図である。図示したように、サブストレート10は、電気的トレース36によってボール・グリッド・アレイ(BGA)パッド40と電気的に接続した接触パッド26を含む。BGAパッケージは、パッド40などのBGAパッドに結合させると共に、チップと電子デバイスの間の電気的接続体として利用し得るはんだボールからなるグリッドを含むことが理解されよう。BGA接点によれば、低いインダクタンスを維持しながら小型で高い電流搬送能力が得られ、これにより抵抗が低くなるので有利である。さらにBGAでは、「はんだボール」または「はんだバンプ」と呼ばれるリード部がワイヤ結合からなるリード付きパッケージと比べてより遠くに離れているため、プリント回路基板に対する整列が比較的容易である。さらにサブストレート10は、サブストレート10上に電子デバイスを受け容れるためのはんだ用パッド42を含むことがある。
ある種の実施形態では、そのサブストレート10はバスラインを含まないことがある。さらに、そのサブストレート10は共通バスに至るようにルート設定されたバスラインを含まないことがある。換言すると、図示した実施形態では、従来技法の場合と同様の電気バスを形成するように電気的トレース36が延びていないことがある。したがって図10に示すように、サブストレート上には、複数の電気的トレース36の間に配置されることがあるようなバスラインからなる残留部分が全く存在しないことがある。
ある種の実施形態では、図1から10を参照しながら上で検討した方法を利用することによって製作した相互接続を有する電子パッケージは、超音波用検出器またはコンピュータ断層用検出器で利用されることがある。バスラインまたはバスラインの残留物が無いため、信号対雑音比及び得られる画質に関して検出器の動作性能を向上させることができるので有利である。
ある種の実施形態では、その電子パッケージはフリップチップ構成またはチップオンボード構成、あるいはこれら両者を含むことがある。フリップチップはチップの作用面すなわち回路素子を有する側が、電子デバイスまたはダイの方向を向くようにひっくり返され(flipped over)ているようなチップパッケージング方法であることが理解されよう。したがって、上に向けてチップの外側エッジからパッケージのリードにワイヤを用いて結合させるのではなく、フリップチップの表面積の任意の部分を相互接続に使用することができる。この相互接続は、はんだ、銅、ニッケルまたは金からなる金属バンプを介して提供することができる。
チップオンボード構成はプリント回路基板上に搭載したチップを含むことがあることが理解されよう。さらにこのチップはボードに対して、付着しワイヤ結合させることや、テープ自動化結合(tape automated bonding:TAB)、あるいはフリップチップ結合とすることがある。
図12〜22は、本技法の代替的実施形態に従って電子パッケージの相互接続を製作するための例示的な一方法に必要な様々な工程を表している。
図12を参照すると、第1の表面46及び第2の表面48を有するサブストレート44を図示している。図示した実施形態では、サブストレート44は第1及び第2の表面46及び48のそれぞれの上で導電層50及び52を利用している。導電層50及び52は図1の導電層12に関して上述した技法を利用することによってサブストレート44上に被着させることがある。ある種の実施形態では、その導電層50及び52の厚さは約5マイクロメートルから約20マイクロメートルまでの範囲、また好ましくは約10マイクロメートルから約15マイクロメートルまでの範囲とすることがある。さらに、導電層12(図1参照)の場合と同様に、導電層50及び52は銅またはニッケル、あるいはこれら両者を利用することがある。図示していないが、導電層50及び52に加えてサブストレート44内に厚さ貫通開口を形成させることがある。これらの厚さ貫通開口は、きりもみ加工によって形成させることがあり、またこれはビアの形成に利用されることがある。
さらに、導電層50及び52上に保護層54及び56を配置させる。保護層54及び56は図2に関して上で記載した保護層16と同様とすることがある。幾つかの実施形態では、その保護層は、導電層50及び52の被着に使用する技法と同じ被着技法を利用することによって被着させることがある。さらに保護層54及び56の厚さは、約0.05マイクロメートルから約0.5マイクロメートルまでの範囲、また好ましくは約0.1マイクロメートルから約0.4マイクロメートルまでの範囲とすることがある。
次に図14に示すように、マスク18(図3参照)と同様に、保護層に対するパターン処理のために保護層54及び56上でパターン転送マスク58及び60を利用することがある。次いでパターン転送マスク58及び60は、図15に示すような開口62及び64が形成されるようにパターン処理されることがある。引き続いて、その下側の保護層54及び56をエッチングし、保護層54及び56のそれぞれの中に開口79及び81を形成させることがある。次に、開口79及び81内に接触パッド66及び68を配置させることがある。図5に関して上述したように、接触パッド66及び68は、リソグラフィや電解めっきなどの技法を利用することによって開口79及び81内に形成させることがある。図示したように、接触パッド66及び68は2層以上の層を含むことがある。例えば導電層50上に形成させる接触パッド66は第1の層70と第2の層72を含むことがある。例示的な一実施形態では、第1層70はニッケルを含むことがあり、また第2層72は金を含むことがある。同様に導電層52上に形成させる接触パッド68に関しても、第1層74がニッケルを含むことがあり、また第2層76が金を含むことがある。
図17でも図6の場合と同様に、パターン転送マスク58及び60が除去されて、導電層50及び52のそれぞれの上に接触パッド66及び68が設けられる。引き続いて、有機材料などの望ましくない任意の物質を除去するために、接触パッド66及び68と保護層54及び56の表面を清浄することがある。
導電層50及び52上への接触パッド66及び68の被着に続いて、マスク78が除去されると共に、図18に示すようにしてパターン転送マスク82及び84が利用される。パターン転送マスク82及び84は、図7のパターン転送マスク32と同様とすることがある。図19では図8に図示した実施形態の場合と同様に、パターン転送マスク82及び84は、開口86及び88を通して保護層54及び56の一部が曝露されるようにパターン処理されている。
引き続いて図20に示すように、サブストレート表面46及び48のそれぞれの一部が曝露されるように開口86及び88内で導電層50及び52がエッチングされることがある。図8に関して上で検討したように金属層50及び52は、図9に関して上で検討したようなTFTまたは塩化第二鉄、あるいはこれら両者などのエッチング剤を利用することによってエッチングを受けることがある。
次にマスク82及び84は、図21に示すように複数の電気的トレース90及び92と、その上に配置させた接触パッド66及び68と、を有するサブストレート44が設けられるようにして除去される。
図22は、表面46の側から見た図21に図示した実施形態の上面図である。図10及び11に図示した実施形態の場合と同様に、サブストレート44は共通バスに至るようにルート設定したバスラインを含まないことがある。さらに、サブストレート44は図22に示すように、BGAパッド94及びはんだ用パッド96を含むことがある。
本発明のある種の特徴についてのみ本明細書において図示し説明してきたが、当業者によって多くの修正や変更がなされるであろう。したがって、添付の特許請求の範囲は、本発明の真の精神の範囲に属するこうした修正や変更のすべてを包含させるように意図したものであることを理解されたい。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。
本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための例示的一方法で必要となる様々な工程を表した図である。 図1〜10を参照しながら説明した例示的方法に従って製作された例示的な相互接続の上面図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 本技法のある種の実施形態に従って相互接続を製作するための別の例示的方法で必要となる様々な工程を表した図である。 図12〜21を参照しながら説明した例示的方法に従って製作された例示的な相互接続の上面図である。
符号の説明
10 サブストレート
12 導電層
14 導電層の表面
16 保護層
18 フォトレジスト・マスク
20 マスク内の開口
22 保護層内の開口
26 接触パッド
28 接触パッドの第1層
30 接触パッドの第2層
32 パターン・マスク
34 開口
36 電気的トレース
40 はんだ
42 BGA
44 サブストレート
46 サブストレートの第1の表面
48 サブストレートの第2の表面
50 サブストレートの第1の表面上の導電層
52 サブストレートの第2の表面上の導電層
54 保護層
56 保護層
58 パターン・マスク
60 パターン・マスク
62 パターン・マスク58内の開口
64 パターン・マスク60内の開口
66 接触パッド
68 接触パッド
70 導電性パッド66の第1層
72 導電性パッド66の第2層
74 導電性パッド68の第1層
76 導電性パッド68の第2層
79 保護層内の開口
81 保護層内の開口
82 パターン・マスク
84 パターン・マスク
86 開口
88 開口
90 電気的トレース
92 電気的トレース
94 はんだ
96 BGA

Claims (9)

  1. 相互接続を製作するための方法であって、
    サブストレート(10)上に導電層(12)を被着させる工程と、
    前記導電層(12)上に酸化保護層(16)を被着させる工程と、
    前記導電層(12)に至る開口(22)を形成するように前記酸化保護層(16)をパターン処理する工程と、
    前記酸化保護層(16)内の前記開口(22)を通して前記導電層(12)上に導体材料を含む接触パッド(26)を被着させる工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
    を含む方法。
  2. 前記酸化保護層(16)はチタン、タングステン、ニッケル、モリブデン、クロム、ニッケル合金、モネル、あるいはこれらの合成物のうちの1つを含む、請求項1に記載の方法。
  3. 前記酸化保護層(16)は複数の層を含む、請求項1に記載の方法。
  4. 接触パッド(26)を被着させる前記工程は、
    前記導電層(12)の接触パッド箇所を曝露させるように該導電層(12)の上にマスク(18)を配置する工程と、
    前記接触パッド(26)を被着させるために前記接触パッド箇所から酸化保護層(16)をエッチング処理する工程と、
    接触パッド(26)を形成するように前記接触パッド箇所上に導体材料を被着させる工程と、
    を含む、請求項1に記載の方法。
  5. 相互接続を製作するための方法であって、
    第1の表面(46)及び第2の表面(48)を有するサブストレート(44)を提供する工程と、
    前記サブストレート(44)の第1及び第2の表面(46、48)のそれぞれの上に導電層(50、52)を被着させる工程と、
    前記導電層(50、52)のそれぞれの上に酸化保護層(54、56)を被着させる工程と、
    導電層(50、52)に至る開口を形成するように前記酸化保護層(54、56)をパターン処理する工程と、
    前記酸化保護層(54、56)内の開口(79、81)を通して前記導電層(50、52)のそれぞれの上に導体材料を含む接触パッド(66、68)を被着させる工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレートの第1及び第2の表面(46、48)のそれぞれの上に電気的トレースを形成するように前記導電層(50、52)のそれぞれをパターン処理する工程と、
    を含む方法。
  6. 相互接続を製作するための方法であって、
    サブストレート(10)上に導電層(12)を被着させる工程と、
    前記導電層(12)上に酸化保護層(16)を被着させる工程と、
    前記酸化保護層(16)の上に第1のパターン転送マスク(18)を配置する工程と、
    前記第1のパターン転送マスク(18)内に複数の開口(20)を形成する工程と、
    前記導電層(12)に至る複数の開口(22)を形成するように前記第1のパターン転送マスク(18)内の前記複数の開口(20)の下にある前記酸化保護層(16)をパターン処理する工程と、
    前記酸化保護層(16)内の前記複数の開口(22)を通して前記導電層(12)上に導体材料を含む複数の接触パッド(26)を被着させる工程と、
    前記第1のパターン転送マスク(18)を除去する工程と、
    前記酸化保護層(16)及び前記複数の接触パッド(26)の上に第2のパターン転送マスク(32)を配置する工程と、
    前記第2のパターン転送マスク(32)内に複数の開口(34)を形成する工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記第2のパターン転送マスク(32)内の前記複数の開口(34)の下にある前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記第2のパターン転送マスク(32)を除去する工程と、
    を含む方法。
  7. 相互接続を製作するための方法であって、
    第1の表面(46)及び第2の表面(48)を有するサブストレート(44)を提供する工程と、
    前記サブストレート(44)の第1及び第2の表面(46、48)のそれぞれの上に導電層(50、52)を被着させる工程と、
    前記導電層(12)上に酸化保護層(16)を被着させる工程と、
    前記酸化保護層(16)の上に第1のパターン転送マスク(18)を配置する工程と、
    前記第1のパターン転送マスク(18)内に複数の開口(20)を形成する工程と、
    前記導電層(12)に至る複数の開口(22)を形成するように前記第1のパターン転送マスク(18)内の前記複数の開口(20)の下にある前記酸化保護層(16)をパターン処理する工程と、
    前記酸化保護層(16)内の前記複数の開口(22)を通して前記導電層(12)上に導体材料を含む複数の接触パッド(26)を被着させる工程と、
    前記第1のパターン転送マスク(18)を除去する工程と、
    前記酸化保護層(16)及び前記複数の接触パッド(26)の上に第2のパターン転送マスク(32)を配置する工程と、
    前記第2のパターン転送マスク(32)内に複数の開口(34)を形成する工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記サブストレート(10)上に電気的トレース(36)を形成するように前記第2のパターン転送マスク(32)内の前記複数の開口(34)の下にある前記導電層(12)及び前記酸化保護層(16)をパターン処理する工程と、
    前記酸化保護層(16)内の前記開口(22)に前記接触パッド(26)が配置されているときに、前記第2のパターン転送マスク(32)を除去する工程と、
    を含む方法。
  8. 前記電気的トレース(36)が前記酸化保護層(16)を含む、請求項1乃至のいずれかに記載の方法。
  9. 第1及び第2の接触パッド(26)を含む複数の前記接触パッド(26)が形成され、
    第1及び第2の電気的トレース(36)を含む複数の前記電気的トレース(36)が形成され、
    更に、
    前記第1の電気的トレース(36)によって前記第1の接触パッド(26)と接続する、ボール・グリッド・アレイ(BGA)パッド(40)を形成する工程と、
    前記第2の電気的トレース(36)によって前記第2の接触パッド(26)と接続する、はんだ用パッド(42)であって、電子デバイスを受け容れるための前記はんだ用パッド(42)を形成する工程と、
    を含む、請求項に記載の方法。
JP2006276174A 2005-10-21 2006-10-10 電子相互接続の製作方法 Active JP5101074B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/255,489 US7517785B2 (en) 2005-10-21 2005-10-21 Electronic interconnects and methods of making same
US11/255,489 2005-10-21

Publications (2)

Publication Number Publication Date
JP2007116149A JP2007116149A (ja) 2007-05-10
JP5101074B2 true JP5101074B2 (ja) 2012-12-19

Family

ID=37913052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276174A Active JP5101074B2 (ja) 2005-10-21 2006-10-10 電子相互接続の製作方法

Country Status (4)

Country Link
US (1) US7517785B2 (ja)
JP (1) JP5101074B2 (ja)
CN (1) CN1953157B (ja)
DE (1) DE102006050505A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
US8883287B2 (en) * 2009-06-29 2014-11-11 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135027A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd エッチング法
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JPH07307549A (ja) * 1994-05-11 1995-11-21 Toshiba Corp 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH08274448A (ja) * 1995-03-30 1996-10-18 Jgc Corp 回路のパターニング方法
US5748521A (en) * 1996-11-06 1998-05-05 Samsung Electronics Co., Ltd. Metal plug capacitor structures for integrated circuit devices and related methods
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
FR2812515B1 (fr) * 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
JP2005235980A (ja) * 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ
US7629691B2 (en) * 2004-06-16 2009-12-08 Honeywell International Inc. Conductor geometry for electronic circuits fabricated on flexible substrates

Also Published As

Publication number Publication date
CN1953157B (zh) 2010-10-13
US20070093049A1 (en) 2007-04-26
JP2007116149A (ja) 2007-05-10
CN1953157A (zh) 2007-04-25
DE102006050505A1 (de) 2007-05-03
US7517785B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
KR101746480B1 (ko) 반도체 컴포넌트 및 구조물의 제조 방법
JPH0226392B2 (ja)
JP2005191408A (ja) コイル導電体とその製造方法およびこれを用いた電子部品
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP5101074B2 (ja) 電子相互接続の製作方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP4599132B2 (ja) プリント基板の製造方法およびプリント基板
US9041166B2 (en) Manufacturing method of circuit structure
JP2004103605A (ja) 微細配線形成方法
TW202025870A (zh) 電路板及其製作方法
US6274491B1 (en) Process of manufacturing thin ball grid array substrates
JP2004096011A (ja) 微細配線形成方法
US20150027761A1 (en) Printed circuit board and method of manufacturing the same
JP2005129665A (ja) 半導体装置およびその製造方法
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
JP2004274071A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP4971960B2 (ja) 半導体装置の製造方法
TW444259B (en) Fabricating process of thin ball grid array substrate
US8946085B2 (en) Semiconductor process and structure
JP3785267B2 (ja) 絶縁材料上の金属膜形成方法、これを用いたスルーホールの導通方法およびコンタクトプローブの製造方法
TWI307948B (en) Semiconductor package substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5101074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250