JP2004096011A - 微細配線形成方法 - Google Patents
微細配線形成方法 Download PDFInfo
- Publication number
- JP2004096011A JP2004096011A JP2002257996A JP2002257996A JP2004096011A JP 2004096011 A JP2004096011 A JP 2004096011A JP 2002257996 A JP2002257996 A JP 2002257996A JP 2002257996 A JP2002257996 A JP 2002257996A JP 2004096011 A JP2004096011 A JP 2004096011A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- substrate
- line electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】基板1上に、保護膜6が上面に形成された導電性膜4の線路電極を形成する工程と、異方性エッチングにより、基板1構成物質を線路電極側面に再付着させ、保護膜7を形成する工程により、微細な配線を形成する。
【効果】導電性膜4を保護膜6と保護膜7により全面を被覆することで、線路電極の信頼性を向上させることが可能となる。更に、異方性エッチングにより微細配線を形成することで、フォトリソ技術を用いた工程が1プロセスのみとなり、製造コストを抑えたプロセス化が可能となる。また、保護膜の材料や形成方法における適用範囲が広く、微細で高アスペクト比な配線形成が可能となる。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、微細配線形成の方法、例えば耐腐食性の低い電極材料を用いた微細配線形成方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路の高速化、高集積化及び高信頼性化等の技術が著しい発展をしているなかで、これらに対応し搭載される電子部品についても、その小型・軽量化、高性能化及び高信頼性化等の技術の発展が強く求められている。また、最近では実装される素子の高速化が進み、素子自身の高速性能を最大限に発揮させることが、重要不可欠となってきている。電子機器の小型化・高集積化を満たす為には、大幅な接続接点数の増加が必須となり、微細な配線パターンを形成する技術が求められる。
【0003】
例えば、従来の配線を形成する手法として、導電性膜上にフォトリソ技術を用いてレジストのマスクを形成し、ウェットエッチング法を用いて配線を形成する方式が用いられる。しかし、この場合には、配線電極に対するアンダーエッチングにより、微細な配線に対する加工に限界があること、また、配線の上面は導電性膜形成時に保護膜にて被覆することが可能であるが、ウェットエッチングにより形成された配線の側面部においては、電極が露出した状態となり、配線の信頼性を著しく低下させることが一般に知られている。
【0004】
また、他の配線を形成する方法として、セミアディティブ法を用いて配線を形成する手法が知られている。先ず、基板上にめっきのリードなるシード層を形成した後、フォトリソ技術等を用いてシード層上の不要部分をレジストでマスクキングし、次いで開口部に、電解めっきで線路電極を形成する。最後にマスクキング部及びシード層を除去することにより、配線を形成する。この形成された配線上面には、異種金属、例えばAu等を保護膜として最表面に被覆することがあるが、配線の上面部のみへの被覆であり、配線の側面部は、線路電極が露出した状態となる。この状態は、上記したように配線の信頼性の低下につながり、また用いる線路電極の材料により、配線パターンが微細化につれ、マイグレーション等の発生も危惧される。
【0005】
一方、これら配線の信頼性を向上させることを目的として、フォトリソ技術を用いて線路電極を形成し、再度フォトリソ技術を用いて、線路電極全面を保護膜で被覆する手法が提案されている。
【0006】
例えば、従来の配線の信頼性を向上させる手法として、基板にフォトリソ技術を用いて線路電極を形成し、その後、線路電極を含む基板全面にTi膜を形成する。次いで線路電極を含む基板全面にプラズマ酸化膜を形成することで、線路電極の全面及び基板の全面を保護膜で被膜する方式が提案されている。ここで、Ti膜は、基板とプラズマ酸化膜との接着層として形成している(例えば、特許文献1参照。)。
【0007】
また、フォトリソ技術を用いて基板上に設けられた線路電極に、その線路電極より幅の広いレジストパターンを再度フォトリソ技術を用いて形成する。次に、線路電極を含む基板の全面に保護膜を形成することで、線路電極の全面を保護膜で被覆する方式が提案されている(例えば、特許文献2参照。)。
【0008】
或いは、フォトリソ技術を用いて形成したレジストマスクの開口部に、セミアディティブ法により所望の線路電極を形成する。その後、再度近接露光・現像処理することにより、初期に線路電極を形成したレジストマスクの開口部を広げる。開口部が広げられたレジストマスクを用い、保護膜を線路電極の全面に電解めっき法等にて形成することで、線路電極全面を保護膜で被覆する方式が提案されている(例えば、特許文献3参照。)。
【0009】
これらは、配線された線路電極の全面を保護膜で被覆することにより、配線の信頼性を向上させることを考慮した方式である。
【0010】
【特許文献1】
特開平5−109721号公報
【特許文献2】
特開平08−008498号公報
【特許文献3】
特開2001−345540号公報
【0011】
【発明が解決しようとする課題】
しかしながら、上記説明した従来技術による配線の信頼性を向上させる微細配線の形成方法には、以下の問題が存在する。
【0012】
特許文献1においては、保護膜とする膜で基板の全面を被覆することになるため、保護膜として適用できる材料は、その機能から絶縁膜を用いる必要性がある。これは、保護膜として用いる材料の適用範囲が絶縁膜に限定されることになり、保護膜を形成するプロセス及び保護膜として適用できる材料が狭い範囲で限定されることになり、これらの汎用性及び今後の進展に対する大きな課題を有することとなる。
【0013】
また、保護膜の形成が、線路電極形成後であることから、より微細な配線、または高アスペクト比な配線になれば、保護膜として十分な被覆性が期待できないことは、十分に考えられる。これは、更なる微細配線に対する対応、または高アスペクト比な配線に対する対応への限界を示すものである。
【0014】
次に、特許文献2においては、保護膜を形成するためのレジストマスクは、回路配線より開口部寸法の大きいレジストマスクを形成する必要性がある。これは、微細な配線形成には、適用不可であることは明確である。
【0015】
一方、特許文献3においては、保護膜の形成として必要な開口部寸法を考慮すれば、微細な配線、または高アスペクト比な配線に対する対応への限界があることは明らかである。
【0016】
更にこれらは、保護膜で被覆された線路電極を形成するために、複数のフォトリソ技術を用いる等、多くの工程及び製造コストを費やすこととなり、コスト要因の1つとなり、今後の低価格化に対する大きな課題を有する。
【0017】
本発明は、上記した従来の諸問題を解決するためになされたものであって、より一層の高信頼性化に対応した線路電極の形成及び低製造コスト化を実現することができる微細配線形成方法を提供することにある。
【0018】
【課題を解決するための手段】
上記課題を解決すべく本発明は、基板上に設けられた第1の保護膜が上面に形成された導電性膜の線路電極を形成する第1の工程と、基板の表面を異方性エッチングして、異方性エッチングにて除去した基板構成物質を線路電極の側面に再付着させることにより、第2の保護膜を形成する第2の工程を有する微細配線形成法である。
【0019】
また、第1の保護膜は、第2の工程における異方性エッチングの後においても導電性膜の上面に保護膜として残存するように、その膜厚が決定されている。
【0020】
また、基板は異方性エッチング可能な絶縁材料により構成されており、異方性エッチングにより再付着した膜にて、保護膜の機能を有する。
【0021】
または、基板は異方性エッチング不可能な材料、または再付着した膜が保護膜としての機能を有さない材料の場合、異方性エッチングが可能で、再付着した膜が保護膜としての機能を有する材料を基板上に形成し、異方性エッチングにより再付着した膜にて保護膜としての機能を有する。
【0022】
また、線路電極の形成法としては、セミアディティブ法、またはリフトオフ法を用いる。また、異方性エッチングとして、イオンミリング法または、RIE(反応性イオンミリング)法を用いる。
【0023】
以上のような本発明の微細配線の形成法によれば、腐食性を有する導電性材料の線路電極の高信頼性化が可能となる。
【0024】
また、異方性エッチングを用いて微細配線を形成することから、配線を保護する材料や形成方法における適用範囲が広く、微細な配線及び高アスペクト比な配線形成にも対応が可能である。
【0025】
また、フォトリソ技術を用いるプロセスが、線路電極の形成のみで、低コストにて微細な配線を形成することが可能となる。
【0026】
【発明の実施の形態】
以下、本発明の実施例について添付図にもとづいて詳細に説明する。
【0027】
図1、図2は、本発明の微細配線形成方法、その中でも基板が異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板で、セミアディティブ法を用いて形成された線路電極を示す一部断面斜視図、概略プロセスフローをそれぞれ示す。
【0028】
図1においては、異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板1と、基板1の上面に形成された接着層2と、接着層2の上面に形成された給電膜3と、給電膜3の上面に形成された導電性膜4と、拡散防止層5と、拡散防止層5の上面に形成された第1の保護膜6と、線路電極50の側面に形成された第2の保護膜7を有する。詳細を図2の概略プロセスフローを用いて説明する。
【0029】
先ず、図2(a)に示すように、異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板1の上面に、基板1と給電膜3との接着強度確保を目的として、接着層2、例えばTi膜を形成する。材料はTiに限定するものではなく、Cr、Ni−Crを用いても良い。次にセミアディティブ法の給電膜3として、例えばAuを接着層2の上に形成する。ここで、給電膜としてCu、Pdを用いても構わない。
【0030】
次に図2(b)に示すように、線路電極50を形成するために、フォトリソ技術を用いて、基板1の上面に形成された給電膜3上にレジスト8のパターンを形成する。レジスト8は、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトマスクを介してレジストを露光し、現像処理することによりパターン形成される。
【0031】
次に図2(c)に示すように、レジスト8のパターンの開口部に線路電極50を形成する。電解めっき法を用いて、例えば、導電性膜4としてCu、拡散防止層5としてNi、最表面に第1の保護膜6としてAuを順次形成する。ここで、線路電極50として構成する各層は、導電性膜4は線路電極としての機能を有する膜厚、拡散防止層5は実装時の熱圧着等における熱的な影響による導電性膜4と保護膜6との拡散防止層としての機能を有する膜厚を考慮して決定される。また、表面層となる第1の保護膜6は、後工程での異方性エッチングにより配線を形成した後においても、導電性膜4の上面に第1の保護膜6として残存するように、その膜厚が決定される。また、第1の保護膜6としては、Ptが用いられることもある。
【0032】
次に図2(d)に示すように、レジスト8を剥離する。
【0033】
次に図2(e)に示すように、異方性エッチングにより線路電極50を含む基板全面をエッチング処理することで、先ず、線路電極間21における不要な膜となる給電膜3および接着層2を除去する。続けて、異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板1を異方性エッチングする。同時に、エッチングされた基板1の一部は、線路電極50の側面に再付着する。この時、導電性膜4の上面においては、形成された第1の保護膜6の一部も、同様にエッチング除去されるが、エッチング後も第1の保護膜6は保護膜として十分な厚みが残っている。線路電極50の側面は、異方性エッチングされた基板1が再付着した第2の保護膜7で被覆された状態となる。また、ここで、再付着する膜厚は、それが保護膜としての機能を有する膜厚を考慮し形成される。ここで、異方性エッチング法としては、イオンミリング法、RIE(反応性イオンミリング)法が用いられる。
【0034】
基板1上の線路電極50は、微細なパターンが形成され、その側面部及び上面部を保護膜で被覆された状態となり、高い信頼性を有する線路電極となる。また、この方法においては微細な配線形成に用いられるフォトリソ技術が使用されるのは、レジスト8のパターン形成時のみであり、微細な配線形成にかかるコストを低く抑えることが可能となる。
【0035】
図3、図4は、本発明の微細配線形成方法、その中でも基板が異方性エッチング不可能な材料、または異方性エッチングにて再付着した膜が保護膜としての機能を有さない材料で、セミアディティブ法を用いて形成された線路電極を示す一部断面斜視図、概略プロセスフローをそれぞれ示す。
【0036】
図3においては、異方性エッチング不可能な材料、または異方性エッチングにて再付着した膜が保護膜の機能を有さない基板9と、基板9の上面に形成された第3の保護膜10と、接着層2と、接着層2の上面に形成された給電膜3と、給電膜3の上面に形成された導電性膜4と、拡散防止層5と、拡散防止層5の上面に形成された第1の保護膜6と、線路電極60の側面に形成された第2の保護膜11を有する。詳細を図4の概略プロセスフローを用いてを説明する。
【0037】
先ず、図4(a)に示すように、異方性エッチング不可能な材料、または再付着した基板材料が保護膜としての機能を有さない基板9の上面に、異方性エッチング可能な材料で、異方性エッチングにて再付着した膜が保護膜としての機能を有する第3の保護膜10を形成し、第3の保護膜10の上面に、第3の保護膜10と給電膜3との接着強度確保を目的として、接着層2、例えばTi膜を形成する。材料はTiに限定するものではなく、Cr、Ni−Crを用いても良い。次にセミアディティブ法の給電膜3として、例えばAuを接着層2の上面に形成する。ここで、給電膜としてCu、Pdを用いても構わない。
【0038】
次に図4(b)に示すように、線路電極60を形成するために、フォトリソ技術を用いて、基板9の上面に形成された給電膜3上にレジスト8のパターンを形成する。レジスト8は、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトマスクを介してレジストを露光し、現像処理することによりパターン形成される。
【0039】
次に図4(c)に示すように、レジスト8のパターンの開口部に線路電極60を形成する。電解めっき法を用いて、例えば、導電性膜4としてCu、拡散防止層5としてNi、最表面に第1の保護膜6としてAuを順次形成する。ここで、線路電極60として構成する各層は、第3の保護膜10は後工程で異方性エッチングにて線路電極60の側面に再付着し、第2の保護膜11を形成するのに十分な膜厚、導電性膜4は線路電極としての機能を有する膜厚、拡散防止層5は実装時の熱圧着等における熱的な影響による導電性膜4と保護膜6との拡散防止層としての機能を有する膜厚を考慮して決定される。また、表面層となる第1の保護膜6、第3の保護膜10は、後工程での異方性エッチングにより微細な配線を形成した後においても、導電性膜4および基板9の上面に第1の保護膜6および第3の保護膜として残ることも考慮して、その膜厚が決定される。また、第1の保護膜6としては、Ptが用いられることもある。
【0040】
次に図4(d)に示すように、レジスト8を剥離する。
【0041】
次に図4(e)に示すように、異方性エッチングにより線路電極60を含む基板全面をエッチング処理することで、線路電極間22の不要な膜となる給電膜3、接着層2更に第3保護膜10の一部を異方性エッチングする。同時にエッチングされた第3の保護膜10の一部は線路電極60の側面に再付着する。この時、導電性膜4の上面に形成された第1の保護膜6も一部は、同様にエッチング除去されるが、エッチング後も第1の保護膜6で被覆されている。線路電極60の側面は第3の保護膜10が再付着し形成された第2の保護膜11で、被覆された状態となる。また、再付着する第2の保護膜11は、それが保護膜としての機能を有する膜厚が形成される。ここで、異方性エッチング法としては、イオンミリング法、RIE(反応性イオンミリング)法が用いられる。
【0042】
次に図5、図6は、本発明の微細配線形成方法、その中でも基板が異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜としての機能を有する基板で、リフトオフ法を用いて形成された線路電極を示す一部断面斜視図、概略プロセスフローをそれぞれ示す。
【0043】
図5に示した斜視図は、本発明の微細配線形成方法で形成された線路電極の一部断面斜視図を示すが、図5においては、異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板1と、基板1の上面に形成された接着層12と、接着層12の上面に形成された導電性膜13と、拡散防止層14と、拡散防止層14の上面に形成された第1の保護膜15と、線路電極70の側面に形成された第2の保護膜16を有する。詳細を図6の概略プロセスフローを用いて説明する。
【0044】
先ず、次に図6(a)に示すように、異方性エッチング可能な絶縁材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する基板1の上面に、フォトリソ技術を用いて、レジスト17のパターンを形成する。レジスト17のパターンは、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトマスクを介してレジストを露光し、現像処理することにより、パターン形成される。ここでレジスト17のパターンは線路電極70の形成を考慮して、逆テーパー形状になることが好ましい。
【0045】
次に、図6(b)に示すように、基板1の上面に、基板1と導電性膜13との接着強度確保を目的として、接着層12、例えばTi膜を形成する。この材料はTiに限定するものではなく、Cr、Ni−Crを用いても良い。次に接着層12の上面に導電性膜13として、例えばCuを形成し、拡散防止層14として、例えばNiを形成する。次に最表面に第1の保護膜15となる、例えばAuを形成する。これらの膜は蒸着法またはスパッタ法を用いて順次形成する。ここで、線路電極70として構成する各層は、導電性膜13は線路電極としての機能を有する膜厚、拡散防止層14は実装時の熱圧着等における熱的な影響による導電性膜13と保護膜15との拡散防止層としての機能を有する膜厚を考慮して決定される。また、表面層となる第1の保護膜15は、後工程での異方性エッチングにより微細な配線を形成した後においても、導電性膜13の上面に保護膜として残存するように、その膜厚が決定される。また、第1の保護膜15としては、Ptが用いられることもある。また、これらの膜形成は、真空中で連続にて形成されることが好ましい。
【0046】
次に図6(c)に示すように、レジスト17を剥離する。
【0047】
次に図6(d)に示すように、異方性エッチングにより線路電極70を含む基板全面をエッチング処理することで、エッチングされた基板1の一部は、線路電極70の側面に再付着する。この時、導電性膜13の上面に形成された第1の保護膜15の一部も、同様にエッチング除去されるが、エッチング後も第1の保護膜15は保護膜として十分な厚みが残っている。線路電極70の側面は異方性エッチングされた基板1が再付着し形成された第2の保護膜16で、被覆された状態となる。また、再付着する第2の保護膜16は、それが保護膜としての機能を有する膜厚が形成される。ここで、異方性エッチング法としては、イオンミリング法、RIE(反応性イオンミリング)法が用いられる。
【0048】
基板1上の線路電極70は、微細なパターンが形成され、その側面部及び上面部を保護膜で被覆された状態となり、高い信頼性を有する線路電極となる。また、この方法においては微細な配線形成に用いられるフォトリソ技術が使用されるのは、レジスト17のパターン形成のみであり、微細な配線形成にかかるコストを低く抑えた製造プロセスを提供することが可能となる。
【0049】
次に、図7、図8は、本発明の微細配線形成方法、その中でも基板が異方性エッチング不可能な材料、または異方性エッチングにて再付着した膜が保護膜の機能を有さない基板で、リフトオフ法を用いて形成された線路電極を示す一部断面斜視図、概略プロセスフローをそれぞれ示す。
【0050】
図7においては、異方性エッチング不可能な材料、または異方性エッチングにて再付着した膜が保護膜の機能を有さない基板9と、基板9の上面に形成された第3の保護膜10と、接着層12と、接着層12の上面に形成された導電性膜13と、拡散防止層14と、拡散防止層14の上面に形成された第1の保護膜15と、線路電極80の側面に形成された第2の保護膜18を有する。詳細を図8の概略プロセスフローを用いて説明する。
【0051】
先ず、図8(a)に示すように、異方性エッチング不可能な材料、または再付着した基板材料が保護膜としての機能を有さない基板9の上面に、異方性エッチング可能な材料で、異方性エッチングにて再付着した膜が保護膜の機能を有する第3の保護膜10を形成する。
【0052】
次に図8(b)に示すように、フォトリソ技術を用いて、基板9上にレジスト24のパターンを形成する。レジスト24のパターンは、スピンコーター等を用いて、所定の膜厚のレジストを塗布し、所定のパターンが形成されたフォトマスクを介してレジストを露光し、現像処理することにより、パターン形成される。ここで、レジスト19のパターンは、線路電極80の形成を考慮して、逆テーパー形状になることが好ましい。
【0053】
次に図8(c)に示すように、レジスト19のパターンが形成された基板9上に、第3の保護膜10と導電性膜13との接着層12として、例えばTi膜を形成する。この材料はTiに限定するものではなく、Cr、Ni−Crを用いても良い。次に接着層12の上面に導電性膜13として、例えばCuを形成し、拡散防止層として、例えばNiを形成する。次に最表面に第1の保護膜15となる、例えばAuを形成する。これらの膜は蒸着法またはスパッタ法を用いて順次形成される。ここで、線路電極80として構成される各層は、第3の保護膜10は後工程で異方性エッチングにて線路電極80の側面に再付着し、第2の保護膜18を形成するのに十分な膜厚、導電性膜13は線路電極としての機能を有する膜厚、拡散防止層14は実装時の熱圧着等における熱的な影響による導電性膜13と保護膜15との拡散防止層としての機能を有する膜厚を考慮して決定される。また、表面層となる第1の保護膜15、第3の保護膜10は、後工程での異方性エッチングにより微細な配線を形成した後においても、導電性膜13および基板9の上面に第1の保護膜6および第3の保護膜10として残存するように、その膜厚が決定される。また、第1の保護膜15としては、Ptが用いられることもある。これらの膜形成は、真空中で連続にて形成されることが好ましい。
【0054】
次に図8(d)に示すように、レジスト19を剥離する。
【0055】
次に図8(e)に示すように、異方性エッチングにより線路電極80を含む基板全面をエッチング処理することで、エッチングされた第3の保護膜10は、線路電極80の側面に再付着する。この時、導電性膜13の上面に形成された第1の保護膜15の一部も、同様にエッチング除去されるが、エッチング後も第1の保護膜15は保護膜として十分な厚みが残っている。線路電極80の側面はエッチングされた第3の保護膜10が第2の保護膜18として再付着し、被覆された状態となる。また、再付着する第2の保護膜18は、それが保護膜としての機能を有する膜厚が形成さる。ここで、異方性エッチング法としては、イオンミリング法、RIE(反応性イオンミリング)法が用いられる。
【0056】
基板9上に形成された線路電極80は、微細なパターンが形成され、その上面部及び側面部を保護膜で被覆された状態となり、高い信頼性有する線路電極となる。また、この方法においては微細配線形成に用いられるフォトリソ技術が使用されるのは、レジスト19のパターン形成のみであり、微細な配線形成にかかるコストを低く抑えた製造プロセスを提供することが可能となる。
【0057】
また、異方性エッチングで微細配線を形成することから、保護膜として適用できる材料の適用範囲も広く、高アスペクト比な配線電極形成及び微細な配線形成可能なプロセスを提供することが可能となる。
【0058】
【発明の効果】
以上のように微細配線形成法として、本発明による微細配線形成法によれば、腐食性のある導電性膜の上面及び側面を、保護膜により被覆することができ、微細配線における高い信頼性を確保することが可能となる。
【0059】
また、配線を保護する膜の材料や形成方法における適用範囲が広く、微細・高アスペクト比な配線形成にも対応が可能である。
【0060】
また、フォトリソ技術を用いるプロセスが配線形成時のみであるため、低コストにて所望する配線を形成することが可能となる。
【図面の簡単な説明】
【図1】本発明の微細配線形成方法により形成した線路電極の一実施例の一部断面斜視図である。
【図2】本発明の微細配線形成方法の一実施例の概略プロセスフロー図である。
【図3】本発明の微細配線形成方法により形成した線路電極の別の実施例の一部断面斜視図である。
【図4】本発明の微細配線形成方法の別の実施例の概略プロセスフロー図である。
【図5】本発明の微細配線形成方法により形成した線路電極の更に別の実施例の一部断面斜視図である。
【図6】本発明の微細配線形成方法の更に別の実施例の概略プロセスフロー図である。
【図7】本発明の微細配線形成方法により形成した線路電極の更に別の実施例の一部断面斜視図である。
【図8】本発明の微細配線形成方法の更に別の実施例の概略プロセスフロー図である。
【符号の説明】
1,9…基板
2,12…接着層
3…給電膜
4,13…導電性膜
5,14…拡散防止層
6,15…第1の保護膜
7,11,16,18…第2の保護膜
8,17,19…レジスト
10…第3の保護膜
21,22,23,24…線路電極間
50,60,70,80…線路電極
Claims (6)
- 基板上に設けられ、第1の保護膜が上面に形成された導電性膜の線路電極を形成する第1の工程と、
前記基板の表面を異方性エッチングして、前記異方性エッチングにて除去した基板構成物質を、前記線路電極の側面部に再付着させることにより、第2の保護膜を形成する第2の工程を有することを特徴とする微細配線形成方法。 - 前記第1の保護膜は、前記第2の工程における異方性エッチングの後においても、前記導電性膜の上面に保護膜として残存するように、膜厚が決定されることを特徴とする、請求項1に記載の微細配線形成方法。
- 前記基板は、前記異方性エッチングが可能な絶縁材料であることを特徴とする、請求項1または2に記載の微細配線形成方法。
- 前記基板は、前記異方性エッチングが不可能な材料、または前記保護膜としての機能を有さない材料からなり、
その表面に前記異方性エッチングが可能で、また前記保護膜としての機能を有する材料が形成されていることを特徴とする、請求項1または2に記載の微細配線方法。 - 前記線路電極を形成する手法として、セミアディティブ法または、リフトオフ法を用いることを特徴とする、請求項1乃至4に記載の微細配線方法。
- 前記異方性エッチングとして、イオンミリング法またはRIE(反応性イオンミリング)法を用いることを特徴とする、請求項1乃至5に記載の微細配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257996A JP4062022B2 (ja) | 2002-09-03 | 2002-09-03 | 微細配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002257996A JP4062022B2 (ja) | 2002-09-03 | 2002-09-03 | 微細配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004096011A true JP2004096011A (ja) | 2004-03-25 |
JP4062022B2 JP4062022B2 (ja) | 2008-03-19 |
Family
ID=32062778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002257996A Expired - Lifetime JP4062022B2 (ja) | 2002-09-03 | 2002-09-03 | 微細配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4062022B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173546A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 立体回路基板の製造方法 |
JP2008034499A (ja) * | 2006-07-27 | 2008-02-14 | Sony Corp | 配線形成方法 |
JP2016046404A (ja) * | 2014-08-25 | 2016-04-04 | 欣永立企業有限公司 | タッチパネル用導電電極の製造方法及びその構造 |
-
2002
- 2002-09-03 JP JP2002257996A patent/JP4062022B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007173546A (ja) * | 2005-12-22 | 2007-07-05 | Matsushita Electric Works Ltd | 立体回路基板の製造方法 |
JP2008034499A (ja) * | 2006-07-27 | 2008-02-14 | Sony Corp | 配線形成方法 |
JP2016046404A (ja) * | 2014-08-25 | 2016-04-04 | 欣永立企業有限公司 | タッチパネル用導電電極の製造方法及びその構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4062022B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101746480B1 (ko) | 반도체 컴포넌트 및 구조물의 제조 방법 | |
JPH0226392B2 (ja) | ||
JPH04155835A (ja) | 集積回路装置の製造方法 | |
EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
TW201025529A (en) | Substrate structure and manufacturing method thereof | |
JP2004103605A (ja) | 微細配線形成方法 | |
JPH09232733A (ja) | 材料封じ込め手段を有する回路形成基板およびその製法 | |
JP2004096011A (ja) | 微細配線形成方法 | |
US6518160B1 (en) | Method of manufacturing connection components using a plasma patterned mask | |
JP2000114715A (ja) | 汚染の低減された周辺低インダクタンス相互接続部の製作方法 | |
JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
JP5101074B2 (ja) | 電子相互接続の製作方法 | |
JP2003298200A (ja) | 電子部品およびその製造方法 | |
JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
US20050250304A1 (en) | Method for fabricating connection regions of an integrated circuit, and integrated circuit having connection regions | |
KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
JPH06342796A (ja) | 突起電極の形成方法 | |
TW201019813A (en) | Printed circuit board and manufacturing method thereof | |
JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
JP3526529B2 (ja) | 半導体装置の製造方法 | |
JP2000077414A (ja) | 半導体装置の製造方法 | |
JPH03268385A (ja) | はんだバンプとその製造方法 | |
JP2825050B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4062022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |