DE102006050505A1 - Elektronische Verschaltungen und Verfahren zur Herstellung derselben - Google Patents

Elektronische Verschaltungen und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102006050505A1
DE102006050505A1 DE102006050505A DE102006050505A DE102006050505A1 DE 102006050505 A1 DE102006050505 A1 DE 102006050505A1 DE 102006050505 A DE102006050505 A DE 102006050505A DE 102006050505 A DE102006050505 A DE 102006050505A DE 102006050505 A1 DE102006050505 A1 DE 102006050505A1
Authority
DE
Germany
Prior art keywords
layer
conductive layer
conductive
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006050505A
Other languages
English (en)
Inventor
Kevin Matthew Durocher
James W. Rose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE102006050505A1 publication Critical patent/DE102006050505A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0361Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Abstract

Geschaffen ist ein Verfahren zur Herstellung einer Verschaltung. Zu dem Verfahren gehören die Schritte: Abscheidung einer leitenden Schicht (12) auf einem Substrat (10), Abscheidung einer Schutzschicht (16) auf der leitenden Schicht (12), Strukturieren der Schutzschicht (16), um Öffnungen (22) zu der leitenden Schicht (12) zu bilden, Abscheidung von Kontaktflächen (26) auf der leitenden Schicht (12) durch die Öffnungen (22) in der Schutzschicht (16) hindurch, wobei die Kontaktflächen (26) auf einem leitenden Material basieren, und Strukturieren der leitenden Schicht (12) und der Schutzschicht (16), um auf dem Substrat (10) elektrische Leiterbahnen (36) auszubilden.

Description

  • HINTERGRUND
  • Die Erfindung betrifft ganz allgemein das Gebiet der Schaffung elektronischer Schaltungen und insbesondere Schaltungsverbindungen für elektronische Schaltungsanordnungen und Verfahren zum Herstellen derselben.
  • Typischerweise wird in elektronischen Schaltungsanordnungen die Busplattierung verwendet, um Schaltungsverbindungen auszubilden. Es ist bekannt, dass bei der Busplattierung, ein leitendes Metall, z.B. Kupfer, auf einem Substrat oder einer Platine abgeschieden wird. Daran anschließend wird die leitende Schicht strukturiert, um eine Reihe von elektrischen Leiterbahnen zu bilden, die über die Fläche des Substrats hinweg eine Reihe von Leiterbussen enthalten können. Diese Busse sind über einen gemeinsamen Bus mit einer Spannungsquelle verbunden und werden genutzt, um elektrische Verbindungen zwischen der Spannungsquelle und den Leiterbahnen zu bilden. Anschließend an das Ausbilden der Busse wird über vorgegebene Bereiche der Leiterbahnen eine strukturierte Maske ausgebildet, während andere Bereiche exponiert bleiben. Auf den exponierten Bereichen der elektrischen Leiterbahnen werden dann die Kontaktflächen ausgebildet.
  • Es ist klar, dass die leitende Schicht während der Ausbildung von Leiterbahnen durch Strukturieren der leitenden Schicht der unmittelbaren Umgebung ausgesetzt und in höchstem Maße oxidationsanfällig ist, was die Haftung von Kontaktflächen an der Oberfläche im Allgemeinen beeinträchtigt. Unvorteilhafterweise kann eine unzureichende Adhäsion zwischen der leitenden Schicht und den Kontaktflächen die Leistungsfähigkeit der Schaltungsanordnung ungünstig beeinflussen. Beispielsweise kann die mangelhafte Haftung eine Steigerung des elektrischen Widerstands zwischen der leitenden Schicht und den Kontaktflächen hervorrufen und damit zu einem Erhitzen der elektronischen Schaltungsanordnung führen. Dieses Problem wird durch Trends in neuerer Zeit verschärft, die Größe von elektronischen Bauelementen bei gleichzeitiger Erhöhung der Dichte pro Flächeneinheit zu reduzieren, was die Verschaltungsdichte auf den elektronischen Einheiten steigert. Als Folge wird die Leistungsfähigkeit des Bauelements zunehmend durch Beschränkungen der Verschaltungstechnologie und -Schaltung von Chips beeinträchtigt, die zur Herstellung der Bauelemente verwendet werden.
  • Dementsprechend besteht ein Bedarf, verbesserte Verschaltungen für den Einsatz in einer elektronischen Schaltungsanordnung zu schaffen.
  • KURZBESCHREIBUNG
  • Gemäß einem Aspekt der vorliegenden Technik ist ein Verfahren zur Herstellung einer Verschaltung geschaffen. Zu dem Verfahren gehören die Schritte: Abscheidung einer leitenden Schicht auf einem Substrat, Abscheidung einer Schutzschicht auf der leitenden Schicht und Strukturieren der Schutzschicht, um Öffnungen zu der leitenden Schicht zu bilden. Das Verfahren beinhaltet ferner Abscheidung von Kontaktflächen auf der leitenden Schicht durch die Öffnun gen in der Schutzschicht hindurch. Die Kontaktflächen können auf einem leitenden Material basieren. Zu dem Verfahren gehört ferner der Schritt, die leitende Schicht und die Schutzschicht zu strukturieren, um auf dem Substrat elektrische Leiterbahnen auszubilden.
  • Gemäß einem weiteren Aspekt der vorliegenden Technik ist ein Verfahren zur Herstellung einer Verschaltung geschaffen. Zu dem Verfahren gehören die Schritte: Erzeugen eines Substrats mit einer ersten Oberfläche und einer zweiten Oberfläche, Abscheidung von leitenden Schichten auf jeder der ersten und zweiten Oberflächen des Substrats, Abscheidung von Schutzschichten auf jeder der leitenden Schichten, Strukturieren der Schutzschicht, um Öffnungen zu der leitenden Schicht auszubilden, Abscheidung von Kontaktflächen auf jeder der leitenden Schichten durch die Öffnungen in der Schutzschicht hindurch und Strukturieren jeder der leitenden Schichten, um elektrische Leiterbahnen auf jeder der ersten und zweiten Oberflächen des Substrats auszubilden.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Technik ist eine Verschaltung geschaffen. Zu der Verschaltung gehören: eine leitende Schicht, die strukturiert ist, um eine Anzahl elektrischer Leiterbahnen zu bilden, die auf einem Substrat angeordnet sind, mehrere auf der leitenden Schicht angeordnete Kontaktflächen und eine Schutzschicht, die auf der leitenden Schicht angeordnet ist und strukturiert ist, um lediglich die Anzahl von elektrischen Leiterbahnen zu bedecken.
  • Gemäß einem weiteren Aspekt der vorliegenden Technik ist eine Struktur geschaffen. Die Struktur enthält ein Sub strat, wobei das Substrat zu einem gemeinsamen Bus verzweigenden Busleitungen nicht aufweist, eine leitende Schicht, die strukturiert ist, um eine Anzahl elektrischer Leiterbahnen auf dem Substrat zu bilden, mehrere Kontaktflächen, die auf der leitenden Schicht angeordnet sind, und eine Schutzschicht, die auf der leitenden Schicht angeordnet ist und strukturiert ist, um lediglich die Anzahl elektrischer Leiterbahnen zu bedecken.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Technik ist eine elektronische Einheit/Schaltung geschaffen. Die Einheit enthält eine elektrische Schaltung mit einer Verschaltung der vorliegenden Technik.
  • ZEICHNUNGEN
  • Diese und sonstige Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden nach dem Lesen der nachfolgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verständlicher, in denen übereinstimmende Teile durchgängig mit übereinstimmenden Bezugszeichen versehen sind:
  • 110 veranschaulichen schematisch vielfältige Schritte, die in einem exemplarischen Verfahren zur Herstellung einer Verschaltung gemäß speziellen Ausführungsbeispielen der vorliegenden Technik verwendet werden;
  • 11 zeigt eine Draufsicht auf eine exemplarische Verschaltung, die gemäß dem anhand von 110 beschriebenen exemplarischen Verfahren hergestellt ist;
  • 1221 zeigen schematische Veranschaulichungen vielfältiger Schritte, die in einem weiteren exemplarischen Verfahren zur Herstellung einer Verschaltung gemäß speziellen Ausführungsbeispielen der vorliegenden Technik verwendet werden; und
  • 22 zeigt eine Draufsicht auf eine exemplarische Verschaltung, die gemäß dem anhand von 1221 beschriebenen exemplarischen Verfahren hergestellt ist.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Typischerweise werden in für elektronische Schaltungsanordnungen verwendeten Verschaltungen elektrische Leiterbahnen und Kontaktflächen durch Busplattierung gebildet. Bei der Busplattierung wird eine Metallschicht auf einem Substrat ausgebildet. Diese Metallschicht wird anschließend strukturiert, um elektrische Leiterbahnen zu bilden. Eine Reihe von elektrisch leitenden Busleitungen werden über die Fläche des Substrats hinweg ausgebildet, um elektrische Verbindungen zu den Leiterbahnen an den Orten zu schaffen, wo Kontaktflächen abzuscheiden sind. Daran anschließend werden sämtliche Busleitungen mit einem gemeinsamen elektrischen Bus verbunden, der sich außerhalb des Schaltkreises befindet. Dieser gemeinsame elektrische Bus ist wiederum mit einer Spannungsquelle verbunden.
  • Nach dem Verbinden der elektrischen Leiterbahnen mit den Busleitungen wird eine strukturiert Maske über einen Bereich der Leiterbahnen gelegt oder ausgebildet, während gewisse Bereiche für die Ausbildung von Kontaktbeläge exponiert bleiben. Daran anschließend werden leitende Schichten auf den exponierten Bereichen der elektrischen Leiterbahnen aufgebracht, um Kontaktflächen zu bilden.
  • Ein Galvanisieren/Plattieren der Kontaktflächen mittels Busplattierung kann aufgrund einer örtlichen Stromdichte eine ungleichmäßige Plattierung der leitenden Schichten zur Folge haben. Es ist klar, dass die Abscheidungsrate einer Kontaktfläche von der Länge und der Dichte der elektrischen Leiterbahnen beeinflusst wird, die mit jenem Feld verbunden sind. Beispielsweise werden spärlich angeordnete elektrische Busleitungen möglicherweise rascher plattiert als eine im Verhältnis dichtere Gruppe von Busleitungen. Dementsprechend können Kontaktflächen mit langen, gewundenen Verbindungsleitungen zu Busleitungen einen Pfad höheren elektrischen Widerstands aufweisen und sich entsprechend langsam beschichten lassen. Es ist klar, dass dieser Unterschied spezifischer Widerstände elektrischer Busleitungen eine Ungleichmäßigkeit der beschichteten Bereiche zur Folge haben kann. Ferner kann ein Plattieren der Kontaktflächen in dieser Weise dazu führen, dass die Abmessungen der Kontaktflächen größer werden als erwünscht.
  • Anschließend wird der gemeinsame elektrische Bus nach dem Plattieren der Kontaktflächen entfernt, indem er physikalisch von den anderen elektrischen Busleitungen getrennt wird. Allerdings lässt ein Trennen des gemeinsamen elektrischen Busses in dieser Weise Restbereiche der elektrischen Busleitungen auf dem Substrat zurück, die weiter mit den plattierten Kontaktflächen elektrisch verbunden sind und sich zu der Peripherie des Schaltkreises erstrecken, wo sie von dem gemeinsamen elektrischen Bus physikalisch getrennt wurden. Das Vorhandensein dieser Restbereiche erfordert, dass ein Rest des Schaltkreises um diese Wege herum eine Umleitung unterbringen sollte, was den Schaltkreisentwurf möglicherweise zusätzlich verkompliziert. Außerdem können diese Restbereiche der Busse ungünstigerweise Signalreflexionen verursachen und die Charakteristik des Rauschens des Schaltkreises insbesondere im Falle von Hochgeschwindigkeitsleiterbahnen zusätzlich verschlechtern, was die elektrische Hochfrequenztauglichkeit möglicherweise beeinträchtigt.
  • Darüber hinaus kann das gewöhnlich zum Bilden derartiger Leiterbahnen und Kontaktflächen verwendete Metall, z.B. Kupfer, oxidieren, was eine unzureichende Adhäsion zwischen der Kontaktfläche und den darunterliegenden elektrischen Leiterbahnen nach sich zieht. Weiter lassen die unzureichende Drahtbondfähigkeit, der träge Plattierungsprozess, die Schwierigkeit, dicke Plattierungsschichten zu erzielen und die hohen Kosten den Einsatz dieses Verfahrens als schwierig und häufig unattraktiv erscheinen.
  • Unter Bezugnahme auf 1 basiert ein Substrat 10 auf einer über einer Fläche 14 angeordneten leitenden Schicht 12. In speziellen Ausführungsbeispielen kann das Substrat 10 auf einem elastischen Material, einer gedruckten Leiterplatte, einem Halbleiterwafer, einem Glasträger, einem Pyrex-Substrat oder einem Metallsubstrat basieren. In dem hier verwendeten Sinne bedeutet der Begriff "elastisch" im Allgemeinen die Eigenschaft, in der Lage zu sein, sich zu einer Gestalt mit einem Krümmungsradius von weniger als etwa 100 cm biegen zu lassen.
  • In speziellen Ausführungsbeispielen kann die leitende Schicht 12 durch Einsatz beliebiger geeigneter Abscheidungstechniken auf dem Substrat 10 abgeschieden werden, z.B. physikalische Dampfabscheidung, plasmaunterstützte chemische Abscheidung aus der Dampfphase (PECVD = Plasma-Enhanced Chemical-Vapor Deposition), hochfrequenzplasmaunterstützte chemische Abscheidung aus der Dampfphase (RFPECVD = Radio-Frequency Plasma-Enhanced Chemical-Vapor Deposition), thermische plasmaunterstützte chemische Expansions-Abscheidung aus der Dampfphase (ETPCVD = Expanding Thermal-Plasma Chemical-Vapor Deposition), reaktives Sprühen, Elektron-Zyklotron-Plasma-verbesserte chemische Abscheidung aus der Dampfphase (ECRPECVD = Electron-Cyclotron-Residence Plasma-Enhanced Chemical-Vapor Deposition), induktiv gekoppelte plasmaunterstützte chemische Abscheidung aus der Dampfphase (ICPECVD = Inductively Coupled Plasma-Enhanced Chemical-Vapor Deposition), Sputterabscheidung, Verdunstung, Atomschichtabscheidung (ALD = Atomic Layer Deposition) oder Kombinationen davon.
  • In einem Ausführungsbeispiel kann die leitende Schicht 12 auf einem leitenden Material, z.B. auf Kupfer oder Nickel, oder auf beiden, basieren. In speziellen Ausführungsbeispielen kann die Dicke der leitenden Schicht 12 in einem Bereich von etwa 5 μm bis ungefähr 20 μm und vorzugsweise in einem Bereich von etwa 10 μm bis ungefähr 15 μm liegen. In einem Ausführungsbeispiel beträgt die Dicke der leitenden Schicht etwa 10 μm.
  • Darüber hinaus kann in einigen Ausführungsbeispielen vor der Abscheidung der leitenden Schicht 12 eine (nicht gezeigte) adhäsionsfördernde Beschichtung auf der Oberfläche 14 des Substrats 10 abgeschieden werden. In einem Ausführungsbeispiel kann die adhäsionsfördernde Beschichtung auf Chrom, Titan, Nickel, Monel®, Wolfram, Molybdän oder Kombinationen davon basieren. Es ist klar, dass Monel® eine Nickellegierung mit etwa 65 bis ungefähr 70 Gewichtsprozent Nickel, etwa 20 bis ungefähr 29 Gewichtsprozent Kupfer und geringen Mengen von Eisen, Mangan, Silizium und Kohlenstoff ist. In einem Ausführungsbeispiel kann die adhäsionsfördernde Beschichtung auf Titan basieren. Darüber hinaus kann die Fläche 14 des Substrats 10, die dazu bestimmt ist, die leitende Schicht 12 aufzunehmen, Oberflächenbehandlungen unterworfen werden, um die Adhäsion zwischen dem Substrat 10 und der leitenden Schicht 12 durch eine Steigerung der Oberflächengröße der Fläche 14 des Substrats 10 zu verbessern. In einigen Ausführungsbeispielen können die Oberflächenbehandlungen Metallsprühen, Ätzen, Plasmaätzen, thermische Entwässerungsbehandlung, mechanisches Vorfräsen, Schleifen oder Kombinationen davon beinhalten.
  • Anschließend wird, wie in 2 veranschaulicht, auf der leitenden Schicht 12 eine Schutzschicht 16 abgeschieden. In speziellen Ausführungsbeispielen kann die Schutzschicht 16 eingesetzt werden, um zu verhindern, dass die leitende Schicht 12 während der Ausbildung der elektrischen Leiterbahnen und Kontaktflächen auf dem Substrat 10 oxidiert. In speziellen Ausführungsbeispielen kann die Schutzschicht 16 auf einem elektrisch leitenden Material basieren. In diesen Ausführungsbeispielen kann das Material der Schutzschicht 16 ein im Verhältnis höheres Oxidationspotential im Vergleich zu dem in der leitenden Schicht 12 verwendeten Material aufweisen. Beispielsweise kann die Schutzschicht 16 Titan, Wolfram, Nickel, Monel, Molybdän, Chrom oder Kombinationen davon beinhalten. In diesen Ausführungsbeispielen kann die Dicke der Schutzschicht in einem Bereich von etwa 0,05 μm bis ungefähr 0,5 μm, und vorzugsweise in einem Bereich von etwa 0,1 μm bis ungefähr 0,4 μm, variieren.
  • Darüber hinaus kann die Schutzschicht 16 in einigen Ausführungsbeispielen auf mehreren Schichten basieren. In diesen Ausführungsbeispielen können die vielfältigen Schichten der Schutzschicht 16 anschließend auf der leitenden Schicht 12 abgeschieden werden. Beispielsweise kann die Schutzschicht 16 abgeschieden werden, indem auf der leitenden Schicht 12 eine Titanschicht ausbildet wird, gefolgt von einer Abscheidung einer Molybdänschicht auf der zuvor abgeschiedenen Titanschicht. In speziellen Ausführungsbeispielen kann die Schutzschicht 16 auf der leitenden Schicht 12 mittels Techniken abgeschieden werden, die jenen ähneln, die für die Abscheidung der leitenden Schicht 12 verwendet wird.
  • Danach wird die Schutzschicht 16 strukturiert, um Öffnungen zu der leitenden Schicht 12 auszubilden. In speziellen Ausführungsbeispielen kann die Schutzschicht 16 durch Einsatz von Verfahren wie Lithographie oder Direktbelichtung strukturiert werden. In den Ausführungsbeispielen, in denen zum Bilden der Muster auf der Schutzschicht 16, wie in 3 veranschaulicht, Lithographie verwendet wird, wird eine Musterübertragungsmaske 18 auf der Schutzschicht 16 angeordnet. In speziellen Ausführungsbeispielen kann die Musterübertragungsmaske 18 dazu eingerichtet sein, Muster durch Einsatz von Verfahren wie Fotolithographie zu bilden. In diesen Ausführungsbeispielen kann Fotolithographie verwendet werden, um Muster in der Musterübertragungsmaske zu erzeugen und dann anschließend diese Muster auf die darunterliegende Schicht, z.B. die Schutzschicht 16, zu übertragen.
  • In speziellen Ausführungsbeispielen kann die Musterübertragungsmaske 18 auf einem Fotolack basieren, beispielsweise einem trockenen Film-Fotolack, flüssigen Fotolack oder elektrophoretischen Fotolack. Es ist klar, dass ein Fotolack eine lichtempfindliche Beschichtung ist, die auf eine zu strukturierende Fläche aufgetragen werden kann. Der Fotolack kann auf die darunterliegende Schicht aufgetragen werden, um der Wirkung des Ätzmittels oder einer Ätzlösung zu widerstehen, so dass ein gewünschtes Muster in der Schicht hervorgebracht wird. In einigen Ausführungsbeispielen kann der Fotolack in Form eines trockenen Films vorliegen, z.B. einer organischen Beschichtung, oder kann in Form einer Flüssigkeit vorliegen, die auf der zu strukturierenden Schicht mittels Schleuderbeschichtung aufgebracht werden kann.
  • Es ist klar, dass eine Fotomaske verwendet werden kann, um die Bereiche des Fotolacks zu definieren, die belichtet werden können. Im Falle eines Positiv-Fotolacks können diese belichteten Bereiche anschließend durch ein Medium, beispielsweise ein Lösungsmittel entfernt werden, wobei das gewünschte Muster auf der Oberfläche der Metallschicht zurückbleibt. In einer Abwandlung können im Falle eines Negativ-Fotolacks die unbelichteten Bereiche durch ein Lösungsmittel entfernt werden, wobei die belichteten Bereiche auf der Oberfläche der Metallschicht in Form eines Musters zurückbleiben.
  • In einer Abwandlung kann in der Musterübertragungsmaske 18 ein elektrophoretischer Fotolack verwendet werden. Es ist klar, dass ein elektrophoretischer Fotolack auf einer organischen Chemikalie basieren kann, die auf der Metallschicht abgeschieden werden kann, um mittels eines Elektro plattierungsverfahrens strukturiert zu werden. Vorteilhafterweise sind elektrophoretische Fotolacke physikalisch robust und bringen beim Ätzen exakte Muster hervor. Wie im Falle sonstiger Fotolacke kann der elektrophoretische Fotolack nach dem Maskieren und Ätzen anschließend in einem Lösungsmittel aufgelöst werden, um das erwünschte Muster hervorzubringen.
  • Daran anschließend werden, wie in 4 veranschaulicht, mittels eines der oben beschriebenen Verfahren Öffnungen 20 in der Musterübertragungsmaske 18 ausgebildet, und die darunterliegende Schutzschicht 16 kann geätzt werden, um, wie veranschaulicht, Öffnungen 22 zu der leitenden Schicht 12 auszubilden. Die Öffnungen 20 werden an Orten ausgebildet, an denen die Kontaktflächen auf der leitenden Schicht 12 abzuscheiden sind.
  • Obwohl nicht dargestellt, kann in abgewandelten Ausführungsbeispielen ein Direktbelichtungsverfahren in Verbindung mit einem Fotolack verwendet werden, um in der Schutzschicht 16 Muster oder Öffnungen, z.B. Öffnungen 22, zu bilden. In einem Ausführungsbeispiel kann ein invertiertes Direktbelichtungsverfahren in Verbindung mit einem Negativlack verwendet werden. In diesem Ausführungsbeispiel kann das invertierte Direktbelichtungsverfahren verwendet werden, um den Negativlack auf der Schutzschicht 16 in einem Muster aufzubringen, das ein gespiegelte oder umgekehrtes Bild eines auf der Schutzschicht 16 auszubildenden gewünschten Musters ist. D.h. durch Einsatz eines invertierten Direktbelichtungsverfahrens kann der Negativlack auf Bereiche der Schutzschicht 16 aufgetragen werden, die danach Öffnungen zu der leitenden Schicht 12 hin aufweisen werden. Beispielsweise kann der Negativlack auf jene Berei che der Schutzschicht 16 aufgetragen werden, die den Bereichen entsprechen, wo anschließend Öffnungen 22 gebildet werden. Es ist klar, dass in einem Direktbelichtungsverfahren die Bewegung eines Auftragungswerkzeugs das sich ergebende Muster unmittelbar definiert. Typischerweise ist dafür gesorgt, dass die Dicke des in diesem Verfahren verwendeten Fotolacks die anvisierte Beschichtungsdicke übersteigt. Diese ist erwünscht, um die Gestalt und Integrität des Musters beizubehalten. Beispielsweise kann ein Negativlack mit einer Dicke von etwa 16 μm verwendet werden, um eine Kontaktfläche mit einer Dicke in einem Bereich von etwa 8 μm bis ungefähr 12 μm zu plattieren.
  • Unter Bezugnahme auf 5 werden anschließend an das Ausbilden der Öffnungen 22 durch Einsatz von zusätzlichen Plattierungsprozessen, z.B. elektrolytischem Galvanisieren, in der Schutzschicht 16 die Kontaktflächen 26 in den Öffnungen 22 gebildet. In dem veranschaulichten Ausführungsbeispiel können die Kontaktflächen 26 zwei oder mehrere Schichten aufweisen. In dem veranschaulichten Ausführungsbeispiel können die Kontaktflächen 26 eine erste Schicht 28 mit einem ersten Material und eine zweite Schicht 30 mit einem zweiten Material enthalten. In speziellen Ausführungsbeispielen kann die erste Schicht 28 durch elektrolytisches Galvanisieren auf der leitenden Schicht 12 abgeschieden werden. Daran anschließend kann die zweite Schicht 30 durch Einsatz elektrolytischen Galvanisierens auf der ersten Schicht 28 abgeschieden werden.
  • In speziellen Ausführungsbeispielen kann die erste Schicht 28 ein Barrieremetall aufweisen, das konfiguriert sein kann, um in Lötmittelanwendungen von Nutzen zu sein. Beispielsweise kann die erste Schicht 28 Nickel enthalten, und die zweite Schicht 30 kann Gold enthalten. Die Ausbildung der in 5 veranschaulichten Struktur ist weiter unten beschrieben. In einigen Ausführungsbeispielen kann das erste Material 28 ein beliebiges geeignetes leitendes Material, z.B. Nickel, enthalten. In einigen Ausführungsbeispielen kann die zweite Schicht 30 eine Edelmetall, z.B. Gold oder Palladium, oder beides, enthalten. In einem Ausführungsbeispiel können die Metallschichten auf einer Nickelschicht basieren, die eine Goldauflage aufweist.
  • Obwohl nicht dargestellt, können die Kontaktflächen 26 in abgewandelten Ausführungsbeispielen in den Öffnungen 22 der Schutzschicht 16 mittels lithographischer Techniken abgeschieden sein. In diesen Ausführungsbeispielen können die Metallschichten der Kontaktflächen 26, z.B. Metallschichten 28 und 30, auf der gesamten Oberfläche der leitenden Schicht 12 ausgebildet sein, d.h., die Metallschichten 28 und 30 können über die Fläche der Schutzschicht 16 und auch in den Öffnungen 22 in der Schutzschicht 16 ausgebildet sein. Daran anschließend kann über diese Metallschichten 28 und 30 eine Musterübertragungsmaske aufgetragen werden, so dass die Musterübertragungsmaske die Metallschichten 28 und 30 an den Orten, wo Kontaktflächen 26 erwünscht sind, bedeckt, und die Musterübertragungsmaske an den Orten, wo die Kontaktflächen 26 nicht erwünscht sind, Öffnungen aufweist. Mit anderen Worten, die Musterübertragungsmaske für die Kontaktflächen 26 ist invers gegenüber der für das Strukturieren der Schutzschicht 16 verwendeten Musterübertragungsmaske 18. Daran anschließend werden die Metallschichten 28 und 30 aus jenen Regionen, die von den mit den Öffnungen 22 übereinstimmenden Regionen abweichen, herausgeätzt, um auf der leitenden Schicht 12 Kontaktflächen 26 zu bilden.
  • Anschließend wird in 6 die Musterübertragungsmaske, z.B. die Maske 18, entfernt, um die Kontaktflächen 26 auf der leitenden Schicht 12 zu schaffen. Weiter können, wie im Falle des Substrats 10, eventuelle unerwünschte Materialien, z.B. organische Materialien, von der Oberfläche der Kontaktflächen 26 und der Schutzschicht 16 entfernt werden. In einem Ausführungsbeispiel kann die Oberfläche der Schutzschicht 16 und der Kontaktflächen 26 durch Einsatz von Verfahren wie Plasmaätzen oder Sprühen gereinigt werden.
  • Anschließend an das Ausbilden der Kontaktflächen 26 auf der leitenden Schicht 12 durch die in der Schutzschicht 16 vorhandenen Öffnungen 22 hindurch können die (nicht gezeigten) elektrischen Leiterbahnen durch Einsatz einer oder mehrerer Musterübertragungsmaskenschichten und mittels der oben beschriebenen lithographischen Techniken ausgebildet werden.
  • Unter Bezugnahme auf 7 ist eine Schnittansicht des Substrats 10 veranschaulicht, das eine Musterübertragungsmaske 32 verwendet. Wie im Falle der Musterübertragungsmaske 18 von 35 kann in einem Ausführungsbeispiel die Musterübertragungsmaske 32 auf einem Fotolack, beispielsweise einem trockenen Fotolack, einem flüssigen Fotolack oder einem elektrophoretischen Fotolack basieren. Darüber hinaus ist die Maske 32 in 8 strukturiert, um Öffnungen 34 dort zu erzeugen, wo die leitende und die Schutzschicht 12 und 16 zu ätzen sind, um erwünschte Muster zu bilden.
  • Daran anschließend werden, wie in 9 veranschaulicht, Bereiche der Schutzschicht 16 und der leitenden Schicht 12 von diesen Öffnungen 34 entfernt. In einem Ausführungsbeispiel wird die leitende Schicht 12 von den Öffnungen 34 entfernt, indem das Metall weggeätzt wird. In einigen Ausführungsbeispielen können die Ätzmittel auf einer gepufferten Fluorwasserstoffsäure basieren, beispielsweise auf einem TFT oder Eisenchlorid oder auf beidem. In einem Ausführungsbeispiel kann eine Folge von Ätzschritten verwendet werden, um die leitende und die Schutzschicht 12 und 16 zu ätzen. Beispielsweise können die Regionen in den Öffnungen 34 zuerst mit TFT geätzt werden, gefolgt von Eisenchlorid und wieder mit TFT, um die beiden Schichten 12 und 16 zu entfernen. In einem Ausführungsbeispiel, bei dem Kupfer in der leitenden Schicht 12 verwendet wird, vereinfacht die Verwendung von Eisenchlorid als Ätzmittel das Ätzen der leitenden Schicht. In einem Ausführungsbeispiel, bei dem Titan als die Schutzschicht und/oder zwischen dem Substrat 10 und der leitenden Schicht 12 als die adhäsionsfördernde Schicht verwendet wird, kann TFT genutzt werden, um eine oder beide Titanschichten zu ätzen. In abgewandelten Ausführungsbeispielen kann reaktives Ionen-Ätzen (RIE) verwendet werden, um die leitende Schicht 12 von den Öffnungen 34 wegzuätzen. In diesen Ausführungsbeispielen können in dem RIE-Verfahren (reaktiven Ionenstrahlätzverfahren) Ätzchemieverfahren verwendet werden, die ein auf Tetrafluormethan und Argon basierendes Gasgemisch einsetzen.
  • Daran anschließend wird, wie in 10 veranschaulicht, die (nicht gezeigte) Musterübertragungsmaske 32 entfernt, um ein Substrat 10 mit einer Anzahl elektrischer Leiterbahnen 36 zu schaffen, die eine darauf abgeschiedene Schutzschicht 16 und mehrere auf der leitenden Schicht 12 angeordnete Kontaktflächen 26 aufweisen.
  • 11 zeigt eine Draufsicht auf die elektronische Einheit nach 10, wobei die elektronische Einheit eine Vielzahl elektrischer Leiterbahnen 36 und Kontaktflächen 26 verwendet. Wie dargestellt, basiert das Substrat 10 auf Kontaktflächen 26, die über elektrische Leiterbahnen 36 mit Kugel-Raster-Array-(BGA = Ball Grid Array)-Kontaktflächen 40 elektrisch verbunden sind (Chipgehäuse mit Lötpunkten anstelle von Anschlusspins). Es ist klar, dass eine BGA-Einheit ein Raster von Lötkontakthügeln aufweist, die an die BGA-Kontaktflächen, z.B. die Kontaktflächen 40, gekoppelt und als elektrische Steckverbindungen zwischen dem Chip und dem elektronischen Bauelement verwendet werden können. Vorteilhafterweise ermöglichen die BGA-Kontakte eine kompakte Größe und eine hohe Stromführungskapazität, während eine geringe Induktivität aufrechterhalten wird, woraus sich ein niedriger Widerstand ergibt. Außerdem lassen sich BGAs verhältnismäßig leicht gegenüber den gedruckten Leiterplatten fluchtend ausrichten, da die als "Lötkontakthügel" oder "Lötkontakthöcker" bezeichneten Anschlussleitungen weiter auseinander angeordnet sind als die mit Leitungen versehenen Schaltungsanordnungen von Drahtbonds. Darüber hinaus kann das Substrat 10 Lötflächen 42 aufweisen, um elektronische Bauelemente auf dem Substrat 10 aufzunehmen.
  • In speziellen Ausführungsbeispielen kann das Substrat 10 ohne die Busleitungen ausgestattet sein. Darüber hinaus kann das Substrat 10 die Busleitungen nicht aufweisen, die zu einem gemeinsamen Bus verzweigen. Mit anderen Worten können die elektrischen Leiterbahnen 36 in dem veranschaulichten Ausführungsbeispiel nicht hervorragen, um wie in herkömmlichen Techniken einen elektrischen Bus zu bilden. Folglich können, wie in 10 veranschaulicht, keinerlei Restbereiche der Busleitungen auf dem Substrat vorhanden sein, die möglicherweise zwischen der Anzahl elektrischer Leiterbahnen 36 angeordnet sein können.
  • In speziellen Ausführungsbeispielen kann die elektronische Einheit, die die Verschaltung aufweist, die durch den Einsatz der Verfahren hergestellt ist, wie sie oben gemäß 1 bis 10 erörtert sind, in einem Ultraschalldetektor oder einem Computertomographiedetektor verwendet werden. Vorteilhafterweise kann die Abwesenheit von Busleitungen oder Resten von Busleitungen eine verbesserte Leistung der Detektoren mit Blick auf das Signal/Rausch-Verhältnis und die resultierende Bildqualität zur Folge haben.
  • In speziellen Ausführungsbeispielen kann die elektronische Einheit eine Flip-Chip-Konfiguration oder eine Konfiguration einer auf der Platine montierten Chips oder beides enthalten. Es ist klar, dass ein Flip-Chip ein Verfahren einer Chip-Schaltungsanordnung ist, bei der die aktive Seite des Chips, d.h. die Seite mit den Schaltkreiselementen, gewendet wird, wobei sie dem elektronischen Bauelement oder dem Gesenk zugewandt ist. Folglich kann, anstatt nach oben zu weisen und an die Schaltungsanordnungsleitungen mit Leitungen von den Außenrändern des Chips her gebondet zu werden, jeder Abschnitt der Oberfläche des Flip-Chips zur Verschaltung verwendet werden. Diese Verschaltung kann durch Metallkontakthöcker vorgesehen sein, die auf Lötmittel, Kupfer, Nickel oder Gold basieren.
  • Es ist klar, dass die Konfiguration einer Chipmontage auf der Platine einen Chip beinhalten kann, der an einer gedruckten Leiterplatte befestigt ist. Darüber hinaus kann der Chip an die Platine geklebt und drahtgebondet, oder durch automatisiertes Folienbondverfahren (TAB = Tape Automated Bonding) oder Höckerbonden angebracht sein.
  • 1222 veranschaulichen vielfältige Schritte, die in einem exemplarischen Verfahren zur Herstellung einer Verschaltung für eine elektronische Einheit gemäß abgewandelter Ausführungsbeispiele der vorliegenden Technik verwendet werden.
  • Unter Bezugnahme auf 12 ist ein Substrat 44 mit einer ersten Oberfläche 46 und einer zweiten Oberfläche 48 veranschaulicht. In dem veranschaulichten Ausführungsbeispiel verwendet das Substrat 44 leitende Schichten 50 und 52 auf der ersten bzw. zweiten Oberfläche 46 und 48. Die leitenden Schichten 50 und 52 können auf dem Substrat 44 durch Einsatz von Techniken abgeschieden sein, wie sie oben mit Bezug auf die leitende Schicht 12 von 1 beschrieben sind. In speziellen Ausführungsbeispielen kann die Dicke der leitenden Schichten 50 und 52 in einem Bereich von etwa 5 μm bis ungefähr 20 μm und vorzugsweise in einem Bereich von etwa 10 μm bis ungefähr 15 μm liegen. Darüber hinaus können die leitenden Schichten 50 und 52 wie im Falle der leitenden Schicht 12 (siehe 1) auf Kupfer oder Nickel, oder auf beiden basieren. Obwohl nicht dargestellt, können in dem Substrat 44 gemeinsam mit den leitenden Schichten 50 und 52 sich durch die Dicke hindurch erstreckende Öffnungen ausgebildet sein. Diese sich durch die Dicke erstreckenden Öffnungen können durch Bohren ausgebildet werden und können verwendet werden, um Durchkontakte auszubilden. Durchkontakte werden auch als Durchkontaktierungen bezeichnet.
  • Darüber hinaus sind auf den leitenden Schichten 50 und 52 Schutzschichten 54 und 56 angeordnet. Die Schutzschichten 54 und 56 können der Schutzschicht 16 ähneln, wie sie zuvor mit Bezug auf 2 beschrieben ist. In einigen Ausführungsbeispielen können die Schutzschichten durch Einsatz von ähnlichen Abscheidungstechniken abgeschieden werden, wie sie für die Abscheidung der leitenden Schichten 50 und 52 verwendet wurden. Weiter kann die Dicke der Schutzschichten 54 und 56 in einem Bereich von etwa 0,05 μm bis ungefähr 0,5 μm und vorzugsweise in einem Bereich von etwa 0,1 μm bis ungefähr 0,4 μm liegen.
  • Anschließend können, wie in 14 veranschaulicht, Musterübertragungsmasken 58 und 60, ähnlich wie im Falle der Maske 18 (siehe 3), auf den Schutzschichten 54 und 56 verwendet werden, um die Schutzschichten zu strukturieren. Die Musterübertragungsmasken 58 und 60 können anschließend strukturiert werden, um Öffnungen 62 und 64, wie in 15 veranschaulicht, zu bilden. Daran anschließend können die darunterliegenden Schutzschichten 54 und 56 geätzt werden, um Öffnungen 78 und 80 in den Schutzschichten 54 bzw. 56 zu bilden. Anschließend können Kontaktflächen 66 und 68 in den Öffnungen 78 und 80 angeordnet werden. Wie oben mit Bezug auf 5 beschrieben, können die Kontaktflächen 66 und 68 in den Öffnungen 78 und 80 durch Einsatz von Techniken wie Lithographie oder elektrolytischem Galvanisieren ausgebildet werden. Wie dargestellt, können die Kontaktflächen 66 und 68 zwei oder mehr Schichten enthalten. Beispielsweise können die auf der leitenden Schicht 50 ausgebildeten Kontaktflächen 66 erste und zweite Schichten 70 und 72 enthalten. In einem Ausführungsbeispiel kann die erste Schicht 70 auf Nickel basieren, und die zweite Schicht 72 kann auf Gold basieren. In ähnlicher Weise kann die erste Schicht 74 für auf der leitenden Schicht 52 ausgebildete Kontaktflächen 68 auf Nickel basieren, und die zweite Schicht 76 kann aus Gold basieren.
  • Wie im Falle von 6, werden in 17 die Musterübertragungsmasken 58 und 60 entfernt, um die Kontaktflächen 66 und 68 auf den leitenden Schichten 50 bzw. 52 zu schaffen. Daran anschließend kann die Oberfläche der Kontaktflächen 66 und 68 und der Schutzschichten 54 und 56 gereinigt werden, um eventuelle unerwünschte Materialien, z.B. organische Materialien, zu entfernen.
  • Anschließend an die Abscheidung von Kontaktbelägen 66 und 68 auf den leitenden Schichten 50 und 52 werden die Masken 78 entfernt und die Musterübertragungsmasken 82 und 84 werden wie in 18 veranschaulicht eingesetzt. Die Musterübertragungsmasken 82 und 84 können der Musterübertragungsmaske 32 von 7 ähneln. Wie im Falle des in 8 veranschaulichten Ausführungsbeispiels, werden die Musterübertragungsmasken 82 und 84 in 19 strukturiert, um die Bereiche der Schutzschichten 54 und 56 durch Öffnungen 86 und 88 hindurch freizulegen.
  • Daran anschließend können die leitenden Schichten 50 und 52 in den Öffnungen 86 und 88, wie in 20 veranschaulicht, geätzt werden, um Bereiche der Substratoberflächen 46 bzw. 48 freizulegen. Wie oben mit Bezug auf 8 erörtert, können die Metallschichten 50 und 52 weggeätzt werden, indem Ätzmittel, wie TFT oder Eisenchlorid oder beides, wie oben mit Bezug auf 9 erörtert, eingesetzt werden.
  • Anschließend werden die Masken 82 und 84 entfernt, um ein Substrat 44 zu schaffen, das eine Anzahl elektrischer Leiterbahnen 90 und 92 und die Kontaktflächen 66 und 68 aufweist, die wie in 21 veranschaulicht darauf angeordnet sind.
  • 22 veranschaulicht eine Ansicht des in 21 dargestellten Ausführungsbeispiels von oben, wie es von der Seite der Fläche 46 her zu sehen ist. Wie im Falle der in 10 und 11 veranschaulichten Ausführungsbeispiele, kann das Substrat 44 nicht Busleitungen aufweisen, die zu einem gemeinsamen Bus verzweigen. Darüber hinaus kann das Substrat 44, wie in 22 veranschaulicht, BGA-Kontaktflächen 94 und Lötflächen 96 aufweisen.
  • Geschaffen ist ein Verfahren zur Herstellung einer Verschaltung. Zu dem Verfahren gehören die Schritte: Abscheidung einer leitenden Schicht 12 auf einem Substrat 10, Abscheidung einer Schutzschicht 16 auf der leitenden Schicht 12, Strukturieren der Schutzschicht 16, um Öffnungen 22 zu der leitenden Schicht 12 zu bilden, Abscheidung von Kontaktflächen 26 auf der leitenden Schicht 12 durch die Öffnungen 22 in der Schutzschicht 16 hindurch, wobei die Kontaktflächen 26 auf einem leitenden Material basieren, und Strukturieren der leitenden Schicht 12 und der Schutzschicht 16, um auf dem Substrat 10 elektrische Leiterbahnen 36 auszubilden.
  • Während hierin lediglich spezielle Merkmale der Erfindung veranschaulicht und beschrieben wurden, erschließen sich dem Fachmann viele Abwandlungen und Veränderungen. Es ist daher selbstverständlich, dass die beigefügten Patentansprüche sämtliche Abwandlungen und Veränderungen abdecken sollen, die in den wahren Schutzbereich der Erfindung fallen.
  • 10
    Substrat
    12
    Elektrisch leitfähige Schicht
    14
    Oberfläche der leitenden Schicht
    16
    Schutzschicht
    18
    Fotolackmaske
    20
    Öffnungen in der Maske
    22
    Öffnungen in der Schutzschicht
    26
    Kontaktflächen
    28
    Erste Schicht der Kontaktfläche
    30
    Zweite Schicht der Kontaktfläche
    32
    Mustermaske
    34
    Öffnungen
    36
    Elektrische Leiterbahnen
    40
    Lötmittel
    42
    BGA ((Ball Grid Array = Chipgehäuse mit Lötpunkten anstelle von Anschlusspins)
    44
    Substrat
    46
    Erste Oberfläche des Substrats
    48
    Zweite Oberfläche des Substrats
    50
    Elektrisch leitfähige Schicht auf der ersten Oberfläche des Substrats
    52
    Elektrisch leitfähige Schicht auf der zweiten Oberfläche des Substrats
    54
    Schutzschicht
    56
    Schutzschicht
    58
    Mustermaske
    60
    Mustermaske
    62
    Öffnungen in der Mustermaske 58
    64
    Öffnungen in der Mustermaske 60
    66
    Kontaktflächen
    68
    Kontaktflächen
    70
    Erste Schicht der Kontaktfläche 66
    72
    Zweite Schicht der Kontaktfläche 66
    74
    Erste Schicht der Kontaktfläche 68
    76
    Zweite Schicht der Kontaktfläche 68
    78
    Öffnungen in der Schutzschicht
    80
    Öffnungen in der Schutzschicht
    82
    Mustermaske
    84
    Mustermaske
    86
    Öffnungen
    88
    Öffnungen
    90
    Elektrische Leiterbahnen
    92
    Elektrische Leiterbahnen
    94
    Lötmittel
    96
    BGA

Claims (10)

  1. Verfahren zur Herstellung einer Schaltungsverbindung, zu dem gehört: Abscheidung einer leitenden Schicht (12) auf einem Substrat (10); Abscheidung einer Schutzschicht (16) auf der leitenden Schicht (12); Strukturieren der Schutzschicht (16), um Öffnungen (22) zu der leitenden Schicht (12) zu bilden; Abscheidung von Kontaktflächen (26) auf der leitenden Schicht (12) durch die Öffnungen (22) in der Schutzschicht (16) hindurch, wobei die Kontaktflächen (26) auf einem leitenden Material basieren; und Strukturieren der leitenden Schicht (12) und der Schutzschicht (16), um elektrische Leiterbahnen (36) auf dem Substrat (10) zu bilden.
  2. Verfahren nach Anspruch 1, wobei die Schutzschicht (16) eines von Titan, Wolfram, Nickel, Molybdän, Chrom, Monel oder Kombinationen davon aufweist.
  3. Verfahren nach Anspruch 1, wobei die Schutzschicht (16) viele Schichten aufweist.
  4. Verfahren nach Anspruch 1, bei dem der Schritt der Abscheidung der Kontaktflächen (26) ohne Busplattierung ausgeführt wird.
  5. Verfahren nach Anspruch 1, bei dem der Schritt der Abscheidung der Kontaktflächen (26) folgendes umfasst: Anordnen einer Maske (18) über der leitenden Schicht (12), so dass Kontaktflächenorte der leitenden Schicht (12) freigelegt sind; Wegätzen der Schutzschicht (16) von den Kontaktflächenorten, um die Kontaktflächen (26) abzuscheiden; und Abscheidung eines leitenden Materials auf den Kontaktflächenorten, um die Kontaktflächen (26) zu bilden.
  6. Verfahren zur Herstellung einer Schaltungsverbindung, mit den Schritten: Erzeugen eines Substrats (44) mit einer ersten Oberfläche (46) und einer zweiten Oberfläche (48); Abscheidung leitender Schichten (50, 52) auf jeder der ersten und zweiten Oberflächen (46, 48) des Substrats (44); Abscheidung von Schutzschichten (54, 56) auf jeder der leitenden Schichten (50, 52); Strukturieren der Schutzschichten (54, 56), um Öffnungen zu den leitenden Schichten (50, 52) zu bilden; Abscheidung von Kontaktflächen (66, 68) auf jeder der leitenden Schichten (50, 52) durch die in den Schutzschichten (54, 56) angeordneten Öffnungen (78, 80) hindurch, wobei die Kontaktflächen (66, 68) auf einem leitenden Material basieren; und Strukturieren jeder der leitenden Schichten (50, 52), um auf jeder der ersten und zweiten Oberflächen (46, 48) des Substrats elektrische Leiterbahnen zu bilden.
  7. Schaltungsverbindung, zu der gehören: eine leitende Schicht (12), die strukturiert ist, um eine Anzahl elektrischer Leiterbahnen (36) zu bilden, die auf einem Substrat (10) angeordnet sind; mehrere auf der leitenden Schicht (12) angeordnete Kontaktflächen (26); und eine Schutzschicht (16), die auf der leitenden Schicht (12) angeordnet ist und strukturiert ist, um lediglich die Anzahl elektrischer Leiterbahnen (36) zu bedecken.
  8. Schaltungsverbindung nach Anspruch 7, bei der die Dicke der Schutzschicht (16) in einem Bereich von etwa 0,05 μm bis ungefähr 0,5 μm beträgt.
  9. Schaltungsverbindung nach Anspruch 7, bei der die Anzahl elektrischer Leiterbahnen (36) nicht als Leiterbuss angeordnet sind.
  10. Struktur, zu der gehören; ein Substrat (10), wobei das Substrat (10) keine zu einem gemeinsamen Bus geführten Busleitungen enthält; eine leitende Schicht (12), die strukturiert ist, um auf dem Substrat (10) mehrere elektrische Leiterbahnen (36) zu bilden; mehrere auf der leitenden Schicht (12) angeordnete Kontaktflächen (26); und eine Schutzschicht (16), die auf der leitenden Schicht (12) angeordnet ist und so strukturiert ist, dass sie lediglich die Anzahl elektrischer Leiterbahnen (36) bedeckt.
DE102006050505A 2005-10-21 2006-10-20 Elektronische Verschaltungen und Verfahren zur Herstellung derselben Withdrawn DE102006050505A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/255,489 US7517785B2 (en) 2005-10-21 2005-10-21 Electronic interconnects and methods of making same
US11/255,489 2005-10-21

Publications (1)

Publication Number Publication Date
DE102006050505A1 true DE102006050505A1 (de) 2007-05-03

Family

ID=37913052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006050505A Withdrawn DE102006050505A1 (de) 2005-10-21 2006-10-20 Elektronische Verschaltungen und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US7517785B2 (de)
JP (1) JP5101074B2 (de)
CN (1) CN1953157B (de)
DE (1) DE102006050505A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267713B (zh) * 2008-04-30 2011-04-06 陈国富 可节省镍、金用量的电镍、金线路板的制作方法
US8883287B2 (en) * 2009-06-29 2014-11-11 Infinite Corridor Technology, Llc Structured material substrates for flexible, stretchable electronics

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01135027A (ja) * 1987-11-20 1989-05-26 Hitachi Ltd エッチング法
JPH0681172A (ja) * 1992-09-01 1994-03-22 Hitachi Cable Ltd 微細パターンの形成方法
JPH07307549A (ja) * 1994-05-11 1995-11-21 Toshiba Corp 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JPH08274448A (ja) * 1995-03-30 1996-10-18 Jgc Corp 回路のパターニング方法
US5748521A (en) * 1996-11-06 1998-05-05 Samsung Electronics Co., Ltd. Metal plug capacitor structures for integrated circuit devices and related methods
US6117793A (en) * 1998-09-03 2000-09-12 Micron Technology, Inc. Using silicide cap as an etch stop for multilayer metal process and structures so formed
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
FR2812515B1 (fr) * 2000-07-27 2003-08-01 Kermel Procede de realisation d'une circuiterie comportant pistes, pastilles et microtraversees conductrices et utilisation de ce procede pour la realisation de circuits imprimes et de modules multicouches a haute densite d'integration
US7087510B2 (en) * 2001-05-04 2006-08-08 Tessera, Inc. Method of making bondable leads using positive photoresist and structures made therefrom
US6913952B2 (en) * 2003-07-03 2005-07-05 Micron Technology, Inc. Methods of forming circuit traces and contact pads for interposers utilized in semiconductor packages
JP2005235980A (ja) * 2004-02-19 2005-09-02 Dainippon Printing Co Ltd 配線基板の製造方法と配線基板、および半導体パッケージ
US7629691B2 (en) * 2004-06-16 2009-12-08 Honeywell International Inc. Conductor geometry for electronic circuits fabricated on flexible substrates

Also Published As

Publication number Publication date
JP2007116149A (ja) 2007-05-10
CN1953157A (zh) 2007-04-25
CN1953157B (zh) 2010-10-13
JP5101074B2 (ja) 2012-12-19
US20070093049A1 (en) 2007-04-26
US7517785B2 (en) 2009-04-14

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
US6039889A (en) Process flows for formation of fine structure layer pairs on flexible films
DE112012000993B4 (de) Unschädliches Verfahren zur Herstellung von durchgehenden leitenden Leiterbahnen auf den Oberflächen eines nicht-leitenden Substrats
EP0457501A2 (de) Verfahren zur Herstellung einer Mehrschichtleiterplatte
DE4446881A1 (de) Durchgangsloch und Herstellungsverfahren eines Durchgangslochs
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
DE102014005259A1 (de) Verfahren zur Herstellung von Glasdurchkontaktierungen
JP3618997B2 (ja) 電子回路上に金属スタンドオフを作成する方法
DE102005004360A1 (de) Effizientes Verfahren zum Herstellen und Zusammenfügen eines mikroelektronischen Chips mit Lothöckern
WO2004077548A2 (de) Verbindungstechnik für leistungshalbleiter
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
JPH06275933A (ja) 回路基板及びその作製方法
DE1766297A1 (de) Verfahren zum Anpassen einer integrierten Schaltung an ein als Traeger dienendes Substrat
DE102006050505A1 (de) Elektronische Verschaltungen und Verfahren zur Herstellung derselben
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
DE112012003318T5 (de) Dünnfilm-Struktur für hochdichte Induktivitäten und Umverdrahtung bei Wafer-Level Packaging
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
EP0968523B1 (de) Verfahren zum bilden einer strukturierten metallisierung auf einem halbleiterwafer
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
US7100270B2 (en) Method of fabricating a thin film integrated circuit with thick film resistors
DE10238816A1 (de) Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
JPH06268355A (ja) プリント配線板およびその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20130826

R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee