JPH06275933A - 回路基板及びその作製方法 - Google Patents

回路基板及びその作製方法

Info

Publication number
JPH06275933A
JPH06275933A JP5161670A JP16167093A JPH06275933A JP H06275933 A JPH06275933 A JP H06275933A JP 5161670 A JP5161670 A JP 5161670A JP 16167093 A JP16167093 A JP 16167093A JP H06275933 A JPH06275933 A JP H06275933A
Authority
JP
Japan
Prior art keywords
substrate
hole
holes
photoresist
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5161670A
Other languages
English (en)
Other versions
JPH081984B2 (ja
Inventor
Gerhard Sippel
ゲーハード・シッペル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06275933A publication Critical patent/JPH06275933A/ja
Publication of JPH081984B2 publication Critical patent/JPH081984B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377Protective layers
    • H05K2203/1394Covering open PTHs, e.g. by dry film resist or by metal disc
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 回路基板の導体層の厚さを、ホール内の導体
層の厚さとは独立させることができるプロセスを提供す
ること。 【構成】 回路基板の表面構造、特に導体を最初に完成
し、半田止めマスクを塗布する。その後に、半田止めマ
スクの露光及び現像によってむき出しにされたホール及
び、必要であれば、ランドとパッドが金属被覆される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路基板及びその作製
プロセスに関するものである。
【0002】
【従来の技術】従来回路基板は、いわゆる内部層、即ち
その回路基板の導電領域を、垂直にサンドイッチする絶
縁層と同様に、水平状態から立てるようにして作製され
ていた。この目的のために種々のプロセスが利用されて
きた。それらは例えば、″Handbuch der
Leiterplattentechnik″、Vo
l.2、1992、E.G.Leuze Verla
g、Saulgau、Germanyに記載されてい
る。
【0003】そのような基板は通常、ラミネーション
(積層)によって作製されるが、片面であれ両面であ
れ、先ず金属箔(一般的には銅)で被覆される。
【0004】続いて、金属被覆された基板の中にスルー
ホール(貫通孔)及びまたはブラインドホール(非貫通
孔)をドリルで穿ち、切削による切り屑を取り除く。
【0005】それから、表面(全パネル板の場合)と同
じかあるいはただイメージパターン(パターンプレート
の場合)と同じ基板中のホールに、一般的には電着によ
り金属を付着させる。いわゆる銅浴である。こうして、
基板表面上では金属箔の上に金属が被覆される。しかる
にホールの内側は、導体板と絶縁材料からなる基板に対
して直接金属が被覆される。
【0006】基板表面にフォトレジストを塗布した後、
露光及び現像してパターンを形成する。塗布する際、ホ
ール領域には、″テントを張る″、即ち、ホールがフォ
トレジストに覆われるようにする。従って、後に導体と
なる部分は、残りの表面領域に規定される。
【0007】次の工程において、金属、即ち電気メッキ
層及び箔が、例えばエッチングにより取り除かれる。そ
して″テントを張る″ことにより保護されたホール内の
金属と、フォトレジストによって保護された残りの領域
の金属とを残して、フォトレジストも除去される。
【0008】最後の工程において、基板表面に半田止め
マスクを塗布した後、露光し現像する。この後、試験工
程及び分離工程を行うこともある。
【0009】以上の方法により回路基板が作製される。
この場合、回路基板表面上とホール内のそれぞれの金属
層の厚さは、互いに依存する。事前に設定された最小の
金属層の厚さはホール内になければならないので、厚い
金属層(金属箔及び電気メッキ金属)を表面上に使用す
るこのプロセスは、導体幅が約75ミクロン(約3ミ
ル)以下の微細なラインの製品を作製するためには、ほ
とんど適さない。
【0010】
【発明が解決しようとする課題】本発明の目的は、ホー
ルと表面上へのそれぞれの金属被覆を独立に行うことで
ある。
【0011】
【課題を解決するための手段】上記の目的は、本発明に
より達成される。即ち、ホール4を基板1上に形成した
後、ホールへの導電材料9の被覆に先立って、半田止め
マスク7を基板1の表面に塗布し、露光及び現像を行
う。
【0012】この新規なプロセスにより、導電材料によ
る導体と導電材料を塗布したホールとを設けた回路基板
の作製が可能になる。このプロセスにおいては、回路基
板表面上の導電材料層の厚さは、ホール内の導電材料層
の厚さとは独立に選択できる。
【0013】従って、微細なラインの回路基板を作製す
ることが可能になり、その場合に、回路基板表面上の導
電材料層の厚みは約10〜40ミクロンであり、ホール
内の導電材料層の厚みは約5〜30ミクロンである。さ
らに好ましくは、前者は約15〜18ミクロンであり、
後者は約23〜28ミクロンである。
【0014】
【実施例】図1に示すように、種々の方法がある第1の
プロセスによって、全ての内部層2を含む基板1が提供
される。この基板から、いわゆるラミネーションによる
周知の方法によって回路基板が作製される(工程a)及
びb))。基板1は絶縁層(例えば、FR−4、ポリイ
ミド)と導電層(例えば、銅)からなるが、異なる構造
であってもよい。
【0015】工程a)と同時に行われる工程b)におい
て、一般に40ミクロン以下の薄い金属箔3、例えば銅
箔が、基板1の片面もしくは両面にラミネーション等に
より付着される。
【0016】次に、工程c)において、ホール4が基板
1に形成される。このホールはスルーホールでもブライ
ンドホールでもよく、それによって導電層に接続され
る。またこのホールは、機械的及び物理的手段により穿
孔される(例えば、ドリル、レーザ等)。適当なレジス
ト処理によれば、ホール4が内部層2に対して確実に正
しい位置に設けられる。このホールは、化学処理等によ
りきれいにされる。
【0017】次に、ホール4をガス状の三酸化硫黄(S
3)等の予備処理剤5で、1〜2分室温において処理
し、その後金属層を被覆する(工程d))。予備処理剤
5と樹脂表面との反応によって官能基が形成され、それ
により結晶種となるパラジウムの核が植えられる(活性
化)。その後化学的金属塗布が行われる。他の、金属に
よる予備処理剤と比較して、SO3 は電気的に不活性で
あるという長所がある。従ってSO3 を使用した場合、
この予備処理を施された領域においては、短絡回路を生
じてしまうような電気的影響は排除される。さらに、活
性化工程において堆積されるPD2+等の貴金属触媒は最
も効果的にSO3に結びつくので、化学的金属被覆の吸
着性が向上する。
【0018】工程e)において、フォトレジスト6が基
板表面に塗布される。その目的は、ホール4を覆う(テ
ントを張る)ことである。使用されるフォトレジスト
は、汎用的なものでよいが、乾式レジストを選択するこ
とが望ましい。乾式レジストは、塗布により薄層を形成
できるので微細ラインの製品を製造するに適している。
マスク等を利用してフォトレジスト6を露光し、現像し
てパターンを形成する。ホール4の上及び周囲には、フ
ォトレジスト6が残され、基板表面の残された領域が後
に導体となる。またこの工程において、レジスト処理に
注意を払う必要がある。即ち、後に導体となる部分がホ
ール4に対して正確に位置しているか、またホールが十
分に覆われているかということである。
【0019】その後、エッチング等の適当なプロセスを
用いて、フォトレジスト6が無い領域から金属箔3を取
り除く。さらに、フォトレジスト6も除かれる。その結
果、導体構造が金属箔3に転写され、そして接点部分、
即ちランド(ホール周囲の環状の接点部分)及びパッド
(ホールの無い接点部分)が金属箔3に形成される。
【0020】工程g)において、半田止めマスク7を基
板1の表面に塗布した後、露光及び現像して、特にホー
ルの上部及びその周囲の領域8から半田止めマスクを取
り除く。領域8は、ランドを形成するために残された金
属箔からなる部分を少なくとも含む領域からなる。基板
1の残りの表面は、半田止めマスク7によって覆われて
いる。後の処理工程の間もこれをそのままにしておいて
良い。効率的なレジスト処理によって、確実に半田止め
マスク7の中のホールが正確に位置するようにしなけれ
ばならない。
【0021】基板1の表面が覆われ、ホール4及びホー
ルの縁を囲む金属箔3がむき出しにされて、金属被覆の
準備ができる。金属被覆は、工程h)において行われ
る。他にもこの目的に利用できる金属被覆プロセスはあ
るが、金属被覆は一般に、化学的銅浴等の化学的金属浴
中で生じる。銅の被覆の前に、例えば化学的ニッケル浴
中でニッケル被覆を行うことが有益である。それによっ
て、基板1への被覆金属9の吸着性が向上するからであ
る。
【0022】以上の工程によれば、ホール4の領域の金
属の厚さを、導体領域の金属の厚さとは独立に選択する
ことが可能になる。プロセスを付加したり、省略したり
して組み合わせることより、双方の長所を結び付けるこ
ともできる。従来のプロセスと比較して、ホールについ
て高いアスペクト比(縦横比)が得られる。即ち、より
深くより小さいホール中に均一な金属被覆ができる。銅
箔についても、基板上の層厚の変化が従来のプロセスよ
り格段に少なくなる。従来のプロセスは、金属箔の上に
さらに電着により金属を付加していたからである。さら
に、金属箔3及び被覆金属9からなる2重層に比べ、金
属箔のみの構造の場合、金属の消耗が少なくてすむ。
【0023】また、基板表面上の導体が設けられた後
に、基板1中のホール4を形成することも可能である。
この別の実施例については、図2及び図3を参照して説
明する。これら2つの別の実施例における工程a)及び
b)(完成した内部層2を有する基板1を作製し、その
表面上に金属箔3を付着させること)は、上記の最初の
実施例における工程a)及びb)と同様である。
【0024】第2の実施例(図2)の工程c)におい
て、フォトレジスト6が基板表面に塗布され露光され
る。その際、後にホールが形成される領域にフォトレジ
スト6が残るように露光される。
【0025】次の工程d)において、フォトレジスト6
が無い領域から金属箔3を取り除く。そして、フォトレ
ジスト6もはぎ取られる。
【0026】それから、ホール4(スルーホールもしく
はブラインドホール)が基板1に形成される(工程
e))。工程c)において述べたように、第2の実施例
においては、先にフォトレジスト6が残された領域、即
ちまだ金属箔3で覆われている領域にホール4を形成す
る。
【0027】工程f)において、最初の実施例における
工程d)と同様に、予備処理剤によってホール4を処理
する。
【0028】第2の実施例の工程g)の段階では、その
状態は最初の実施例の工程g)におけるものと同じであ
る。よって、残りのプロセスも同様である。
【0029】正確なレジスト処理が、いくつかのプロセ
ス工程において確実に行われなければならない。即ち、
ホール4を通じて内部層2に接続される導体をレジスト
処理により作製するときや、ホール及びパッドの位置に
おける半田止めマスクをはぎ取るときなどである。
【0030】最初の実施例と比較すると、第2の実施例
は、ホールを″テント″で覆う必要が無いという長所が
ある。その結果、回路基板作製中の主なエラー原因が排
除される。なぜなら、″テント″が破れることがかなり
頻繁に起きるため、そのことが故障や不良品(エッチン
グされすぎたホール)につながるからである。
【0031】第3の実施例(図3)については、第2の
実施例と対照的にホール4は、工程e)において基板1
の金属箔3がはぎ取られた領域に形成される。予備処理
(工程f))、半田止めマスク7の塗布、及び金属被覆
9が、実施例2と同様に行われた後には、ホールの縁を
囲む領域8内に金属箔3及び電着による金属塗布9の2
重層は無く、金属塗布9のみである。
【0032】このプロセスは、金属被覆工程h)におい
て、ランドやパッド等の全ての接点面を作ることができ
る。また、いわゆる″無ランド設計″、即ちホール4の
導電材料を直接導体に接続するのに適している。これに
よって、空間を格段に節約することができる。第2の実
施例と比較して、第3の実施例は、ランド上の半田止め
マスクが剥がれるような、レジスト処理における問題が
無いという長所がある。さらに、基板1表面上の導体以
外の全ての導電構造が、最後の金属被覆工程だけで作ら
れるので、第3の実施例によれば、微妙な穿孔工程の後
に不良品として排除される部品に対しては、手間のかか
る金属被覆工程を行わずに省くことができる。
【0033】これら3つの実施例では、電気メッキされ
ず、銅浴を汚さず、また電解により浸透しない半田止め
マスク7が必要である。例えば、光合成できるエポキシ
樹脂等の耐半田フォトレジストでもよい。
【0034】
【発明の効果】上記のプロセスによって、基板表面の導
電材料層の厚さが、ホール内の導電材料層の厚さと独立
に選択できる回路基板の作製が可能になる。従って、表
面上の層の厚さを、ホール内の層の厚さより厚くする必
要はなく、双方を技術的な便宜により選択できる。導体
層の厚さの範囲は約10〜40ミクロン、ホール内では
5〜30ミクロンである。例えば前者を15〜18ミク
ロン、後者を23〜28ミクロンにする。本発明によ
り、非常に微細な回路基板表面の導体及び良好なホール
の金属被覆が得られる。実施例2及び3における、″無
ランド設計″によって、基板表面の空間を節約して配線
密度をさらに高めることができる。
【図面の簡単な説明】
【図1】本発明によるプロセスの第1の実施例であり、
ホールが導体の設定に先だって形成されるものである。
【図2】本発明によるプロセスの第2の実施例であり、
ホールが導体の設定の後に、金属箔が取り除かれていな
い領域に形成されるものである。
【図3】本発明によるプロセスの第3の実施例であり、
ホールが導体の設定の後に、金属箔は取り除かれた領域
に形成されるものである。
【符号の説明】
1 基板 2 内部層 3 金属箔 4 ホール 5 予備処理剤 6 フォトレジスト 7 半田止めマスク 8 ホール周辺領域 9 被覆金属

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】導電材料からなる導体と導電材料で被覆し
    たホールとを設けた回路基板において、 該回路基板の表面上における導電材料層の厚さが、該ホ
    ール内における導電材料層の厚さとは独立に選択可能で
    あることを特徴とする、 該回路基板。
  2. 【請求項2】前記回路基板の表面上における導電材料層
    の厚さが約10乃至40ミクロンであって、好ましくは
    約15乃至18ミクロンであり、前記ホール内の導電材
    料層の厚さが約5乃至30ミクロンであって、好ましく
    は約23乃至28ミクロンであることを特徴とする請求
    項1記載の回路基板。
  3. 【請求項3】請求項1または請求項2記載の回路基板を
    基板(1)から作製するためのプロセスにおいて、 基板(1)にホール(4)を形成した後、導電材料
    (9)をホール(4)に被覆するに先立って、半田止め
    マスク(7)を基板(1)の表面に塗布し、これを露光
    及び現像することを特徴とする、 該プロセス。
  4. 【請求項4】a)基板(1)を作り、 b)基板(1)に金属箔(3)を付着し、 c)基板(1)にホール(4)を形成し、 d)ホール(4)を予備処理剤(5)で処理し、 e)基板(1)にフォトレジスト(6)を塗布し、その
    際、ホール(4)をフォトレジスト(6)で覆い、その
    後フォトレジスト(6)を露光及び現像してパターンを
    形成し、 f)フォトレジスト(6)の無い部分の金属箔(3)を
    取り除き、その後フォトレジスト(6)も取り除き、 g)基板(1)の表面に半田止めマスク(7)を塗布
    し、その際、半田止めマスクはホール(4)の領域から
    は取り除かれており、その後半田止めマスク(7)を露
    光及び現像してパターンを形成し、 h)半田止めマスクの無い領域に金属被覆を行うことを
    特徴とする、 請求項3記載の回路基板を作製するためのプロセス。
  5. 【請求項5】a)基板(1)を作り、 b)基板(1)に金属箔(3)を付着し、 c)基板(1)にフォトレジスト(6)を塗布し、その
    後フォトレジスト(6)を露光及び現像してパターンを
    形成し、 d)フォトレジスト(6)の無い部分の金属箔(3)を
    取り除き、その後フォトレジスト(6)も取り除き、 e)基板(1)にホール(4)を形成し、 f)ホール(4)を予備処理剤(5)で処理し、 g)基板(1)の表面に半田止めマスク(7)を塗布
    し、その際、半田止めマスクはホール(4)の領域から
    は取り除かれており、その後半田止めマスク(7)を露
    光及び現像してパターンを形成し、 h)半田止めマスクの無い領域に金属被覆を行うことを
    特徴とする、 請求項3記載の回路基板を作製するためのプロセス。
  6. 【請求項6】前記工程e)において、ホール(4)は、
    基板(1)の表面上の金属箔(3)が取り除かれていな
    い領域に形成され、その際、金属箔(3)はホール
    (4)の周囲に残され、その後工程h)において金属被
    覆されることを特徴とする請求項5記載のプロセス。
  7. 【請求項7】前記工程e)において、ホール(4)は、
    基板(1)の表面上の金属箔(3)が取り除かれた領域
    に形成され、その後ホール(4)の領域は工程h)にお
    いて金属被覆されることを特徴とする請求項5記載のプ
    ロセス。
  8. 【請求項8】前記予備処理剤(5)が、ガス状のSO3
    であることを特徴とする請求項4乃至7のいずれか記載
    のプロセス。
  9. 【請求項9】前記金属箔(3)が銅箔であり、前記金属
    被覆が銅によって行われることを特徴をする請求項4乃
    至8のいずれか記載のプロセス。
  10. 【請求項10】前記銅による金属被覆に先立って、ニッ
    ケルを堆積させることを特徴とする請求項9記載のプロ
    セス。
JP5161670A 1992-08-26 1993-06-30 回路基板の製造方法 Expired - Lifetime JPH081984B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DD92114507.4 1992-08-26
EP92114507A EP0584386A1 (de) 1992-08-26 1992-08-26 Leiterplatte und Herstellungsverfahren für Leiterplatten

Publications (2)

Publication Number Publication Date
JPH06275933A true JPH06275933A (ja) 1994-09-30
JPH081984B2 JPH081984B2 (ja) 1996-01-10

Family

ID=8209942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5161670A Expired - Lifetime JPH081984B2 (ja) 1992-08-26 1993-06-30 回路基板の製造方法

Country Status (3)

Country Link
US (2) US5539181A (ja)
EP (1) EP0584386A1 (ja)
JP (1) JPH081984B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009118B1 (ko) * 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738456A1 (de) * 1994-11-09 1996-10-23 Blaupunkt-Werke GmbH Verfahren zur herstellung einer durchkontaktierung auf einer leiterplatte
GB9520887D0 (en) * 1995-10-12 1995-12-13 Philips Electronics Nv Method of plating through holes of a printed circuit board
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6317974B1 (en) * 1997-10-09 2001-11-20 Tessera, Inc. Methods for creating wear resistant contact edges
US6675472B1 (en) * 1999-04-29 2004-01-13 Unicap Electronics Industrial Corporation Process and structure for manufacturing plastic chip carrier
US6423470B1 (en) 1999-08-20 2002-07-23 3M Innovative Properties Company Printed circuit substrate with controlled placement covercoat layer
US6395995B1 (en) * 2000-03-15 2002-05-28 Intel Corporation Apparatus for coupling integrated circuit packages to bonding pads having vias
US6320137B1 (en) 2000-04-11 2001-11-20 3M Innovative Properties Company Flexible circuit with coverplate layer and overlapping protective layer
US6586683B2 (en) 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
US6630631B1 (en) * 2002-03-27 2003-10-07 Intel Corporation Apparatus and method for interconnection between a component and a printed circuit board
TW579665B (en) * 2003-04-23 2004-03-11 Via Tech Inc Vertical routing structure
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
WO2006137043A1 (en) * 2005-06-24 2006-12-28 Koninklijke Philips Electronics, N.V. Warpage preventing substrates and method of making same
US7877866B1 (en) 2005-10-26 2011-02-01 Second Sight Medical Products, Inc. Flexible circuit electrode array and method of manufacturing the same
US9346696B2 (en) 2012-07-02 2016-05-24 Glass Strand Inc. Glass-melting furnace burner and method of its use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012568A (ja) * 1973-06-07 1975-02-08
JPS59186390A (ja) * 1983-04-07 1984-10-23 株式会社サト−セン プリント配線板の製造方法
JPS612386A (ja) * 1984-06-15 1986-01-08 株式会社日立製作所 プリント回路基板の製造方法
JPS62114294A (ja) * 1985-11-11 1987-05-26 デ−ア−ル.−アイエヌゲ−.マツクス シユレツタ− ゲ−エムベ−ハ− ウント ツエ−オ−.カ−ゲ− 絶縁基板上の金属パタ−ンの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
US3799802A (en) * 1966-06-28 1974-03-26 F Schneble Plated through hole printed circuit boards
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3799816A (en) * 1972-01-11 1974-03-26 Photocircuits Corp Metallizing insulating bases
GB1478341A (en) * 1973-06-07 1977-06-29 Hitachi Chemical Co Ltd Printed circuit board and method of making the same
US4486466A (en) * 1979-01-12 1984-12-04 Kollmorgen Technologies Corporation High resolution screen printable resists
US4325780A (en) * 1980-09-16 1982-04-20 Schulz Sr Robert M Method of making a printed circuit board
JPS5932915B2 (ja) * 1981-07-25 1984-08-11 「弐」夫 甲斐 スル−ホ−ルを有する配線基板製造方法
US4633035A (en) * 1982-07-12 1986-12-30 Rogers Corporation Microwave circuit boards
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US4512829A (en) * 1983-04-07 1985-04-23 Satosen Co., Ltd. Process for producing printed circuit boards
US4487654A (en) * 1983-10-27 1984-12-11 Ael Microtel Limited Method of manufacturing printed wiring boards
US4528259A (en) * 1983-11-10 1985-07-09 Sullivan Donald F Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections
DE3417563C2 (de) * 1984-05-11 1986-12-04 Dr.-Ing. Max Schlötter GmbH & Co KG, 7340 Geislingen Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern, insbesondere gedruckte Schaltungen
US4720324A (en) * 1985-10-03 1988-01-19 Hayward John S Process for manufacturing printed circuit boards
EP0276276B1 (en) * 1986-08-06 1991-08-21 Macdermid Incorporated Method for manufacture of printed circuit boards
JPH01264290A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd プリント配線板の製造方法
JPH0232589A (ja) * 1988-07-22 1990-02-02 Hitachi Ltd プリント配線板の製造方法
US5001605A (en) * 1988-11-30 1991-03-19 Hughes Aircraft Company Multilayer printed wiring board with single layer vias
US5160579A (en) * 1991-06-05 1992-11-03 Macdermid, Incorporated Process for manufacturing printed circuit employing selective provision of solderable coating
US5207888A (en) * 1991-06-24 1993-05-04 Shipley Company Inc. Electroplating process and composition
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012568A (ja) * 1973-06-07 1975-02-08
JPS59186390A (ja) * 1983-04-07 1984-10-23 株式会社サト−セン プリント配線板の製造方法
JPS612386A (ja) * 1984-06-15 1986-01-08 株式会社日立製作所 プリント回路基板の製造方法
JPS62114294A (ja) * 1985-11-11 1987-05-26 デ−ア−ル.−アイエヌゲ−.マツクス シユレツタ− ゲ−エムベ−ハ− ウント ツエ−オ−.カ−ゲ− 絶縁基板上の金属パタ−ンの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009118B1 (ko) * 2009-06-19 2011-01-18 삼성전기주식회사 랜드리스 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
US5539181A (en) 1996-07-23
US5680701A (en) 1997-10-28
JPH081984B2 (ja) 1996-01-10
EP0584386A1 (de) 1994-03-02

Similar Documents

Publication Publication Date Title
US3672986A (en) Metallization of insulating substrates
US6418616B2 (en) Full additive process with filled plated through holes
JPH06275933A (ja) 回路基板及びその作製方法
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JPH1012677A (ja) 半導体装置用両面配線テープキャリアの製造方法
US5905018A (en) Method of preparing a substrate surface for conformal plating
JP4137279B2 (ja) プリント配線板及びその製造方法
JPH08107263A (ja) プリント配線板の製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
EP0415659B1 (en) Process for making a two-layer film carrier
JPH02237142A (ja) 半導体搭載用基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JP2795475B2 (ja) プリント配線板及びその製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPS62134990A (ja) 回路基板の表面処理方法
JPH09139576A (ja) 多層配線板の製造方法
JPH05175651A (ja) プリント配線板の製造方法
JPH03175695A (ja) スルホールプリント配線板の製造方法
JPH11135940A (ja) プリント配線板の製造方法
JPH11233920A (ja) プリント配線板とその製造方法
JPS63216399A (ja) プリント回路基板の製造方法
JPH03165092A (ja) スルーホールプリント配線板の製造方法
JPS59231891A (ja) 印刷配線板の製造方法
JPH0632364B2 (ja) 配線板の製造法
JPS61294891A (ja) 回路基板の表面処理方法