JPH081984B2 - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH081984B2 JPH081984B2 JP5161670A JP16167093A JPH081984B2 JP H081984 B2 JPH081984 B2 JP H081984B2 JP 5161670 A JP5161670 A JP 5161670A JP 16167093 A JP16167093 A JP 16167093A JP H081984 B2 JPH081984 B2 JP H081984B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- opening
- metal
- circuit board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、回路基板の製造方法に
関する。
関する。
【０００２】
【従来の技術】従来回路基板は、いわゆる内部層、即ち
その回路基板の導電領域を、垂直にサンドイッチする絶
縁層と同様に、水平状態から立てるようにして作製され
ていた。この目的のために種々のプロセスが利用されて
きた。それらは例えば、″Ｈａｎｄｂｕｃｈ ｄｅｒ
Ｌｅｉｔｅｒｐｌａｔｔｅｎｔｅｃｈｎｉｋ″、Ｖｏ
ｌ．２、１９９２、Ｅ．Ｇ．Ｌｅｕｚｅ Ｖｅｒｌａ
ｇ、Ｓａｕｌｇａｕ、Ｇｅｒｍａｎｙに記載されてい
る。
その回路基板の導電領域を、垂直にサンドイッチする絶
縁層と同様に、水平状態から立てるようにして作製され
ていた。この目的のために種々のプロセスが利用されて
きた。それらは例えば、″Ｈａｎｄｂｕｃｈ ｄｅｒ
Ｌｅｉｔｅｒｐｌａｔｔｅｎｔｅｃｈｎｉｋ″、Ｖｏ
ｌ．２、１９９２、Ｅ．Ｇ．Ｌｅｕｚｅ Ｖｅｒｌａ
ｇ、Ｓａｕｌｇａｕ、Ｇｅｒｍａｎｙに記載されてい
る。
【０００３】そのような基板は通常、ラミネーション
（積層）によって作製されるが、片面であれ両面であ
れ、先ず金属箔（一般的には銅）で被覆される。
（積層）によって作製されるが、片面であれ両面であ
れ、先ず金属箔（一般的には銅）で被覆される。
【０００４】続いて、金属被覆された基板の中にスルー
ホール（貫通孔又は開孔）及びまたはブラインドホール
（非貫通孔）をドリルで穿ち、切削による切り屑を取り
除く。
ホール（貫通孔又は開孔）及びまたはブラインドホール
（非貫通孔）をドリルで穿ち、切削による切り屑を取り
除く。
【０００５】それから、表面（全パネル板の場合）と同
じかあるいはただイメージパターン（パターンプレート
の場合）と同じ基板中のホール即ち開孔に、一般的には
電着により金属を付着させる。いわゆる銅浴である。こ
うして、基板表面上では金属箔の上に金属が被覆され
る。しかるにホールの内側は、導体板と絶縁材料からな
る基板に対して直接金属が被覆される。
じかあるいはただイメージパターン（パターンプレート
の場合）と同じ基板中のホール即ち開孔に、一般的には
電着により金属を付着させる。いわゆる銅浴である。こ
うして、基板表面上では金属箔の上に金属が被覆され
る。しかるにホールの内側は、導体板と絶縁材料からな
る基板に対して直接金属が被覆される。
【０００６】基板表面にフォトレジストを塗布した後、
露光及び現像してパターンを形成する。塗布する際、ホ
ール領域には、″テントを張る″、即ち、ホールがフォ
トレジストに覆われるようにする。従って、後に導体と
なる部分は、残りの表面領域に規定される。
露光及び現像してパターンを形成する。塗布する際、ホ
ール領域には、″テントを張る″、即ち、ホールがフォ
トレジストに覆われるようにする。従って、後に導体と
なる部分は、残りの表面領域に規定される。
【０００７】次の工程において、金属、即ち電気メッキ
層及び箔が、例えばエッチングにより取り除かれる。そ
して″テントを張る″ことにより保護されたホール内の
金属と、フォトレジストによって保護された残りの領域
の金属とを残して、フォトレジストも除去される。
層及び箔が、例えばエッチングにより取り除かれる。そ
して″テントを張る″ことにより保護されたホール内の
金属と、フォトレジストによって保護された残りの領域
の金属とを残して、フォトレジストも除去される。
【０００８】最後の工程において、基板表面に半田止め
マスクを塗布した後、露光し現像する。この後、試験工
程及び分離工程を行うこともある。
マスクを塗布した後、露光し現像する。この後、試験工
程及び分離工程を行うこともある。
【０００９】以上の方法により回路基板が作製される。
この場合、回路基板表面上とホール内のそれぞれの金属
層の厚さは、互いに依存する。事前に設定された最小の
金属層の厚さはホール内になければならないので、厚い
金属層（金属箔及び電気メッキ金属）を表面上に使用す
るこのプロセスは、導体幅が約７５ミクロン（約３ミ
ル）以下の微細なラインの製品を作製するためには、ほ
とんど適さない。
この場合、回路基板表面上とホール内のそれぞれの金属
層の厚さは、互いに依存する。事前に設定された最小の
金属層の厚さはホール内になければならないので、厚い
金属層（金属箔及び電気メッキ金属）を表面上に使用す
るこのプロセスは、導体幅が約７５ミクロン（約３ミ
ル）以下の微細なラインの製品を作製するためには、ほ
とんど適さない。
【００１０】そして、開孔の内壁及びこの開孔を取り囲
む表面部分に金属浴により形成される金属層がこの表面
部分からはがれやすいと言う欠点があった。
む表面部分に金属浴により形成される金属層がこの表面
部分からはがれやすいと言う欠点があった。
【００１１】
【発明が解決しようとする課題】本発明の目的は、開孔
の内壁及びこの開孔を取り囲む表面部分に金属浴により
形成される金属層の付着の強度を増すことである。
の内壁及びこの開孔を取り囲む表面部分に金属浴により
形成される金属層の付着の強度を増すことである。
【００１２】
【課題を解決するための手段】上記の目的は、次のよう
な本発明の方法により達成される。本発明の方法は、 （ａ）回路基板（１）の表面に金属層（３）を付着する
工程と、 （ｂ）上記金属層（３）及び上記回路基板（１）を通る
開孔（４）を形成する工程と、 （ｃ）上記開孔（４）の内壁を金属浴のために活性化す
る工程と、 （ｄ）上記開孔（４）を覆い且つ該開孔（４）に面する
上記金属層の部分（３ａ）を覆い、該金属層の部分（３
ａ）に隣接する上記該金属層の表面（１ａ）を露出し、
そして残りの金属層（３）のうち回路パターンとして残
す部分を覆うフォトレジスト・マスク（６）を形成する
工程と、 （ｅ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｆ）上記開孔に面する金属層の部分（３ａ）に隣接し
て露出された上記回路基板の表面（１ａ）のうち、上記
金属層の部分（３ａ）に隣接する一部の表面（１ａ’）
を露出すると共に残りの表面を覆い、そして上記回路パ
ターンとして残された金属層（３）を覆う半田止めマス
ク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、該開孔に面する金属層の
部分（３ａ）及び該金属層の部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程とを含む。 又、本発明の方法は、 （ａ）回路基板（１）の表面に金属層（３）を付着する
工程と、 （ｂ）上記金属層（３）のうち開孔形成予定位置を該開
孔（４）の大きさよりも大きく覆い、該予定位置を囲む
上記金属層の表面を露出し、そして残りの金属層（３）
のうち回路パターンとして残す部分を覆うフォトレジス
ト・マスク（６）を形成する工程と、 （ｃ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｄ）上記開孔形成予定位置に残された上記金属層のう
ち周辺部分（３ａ）を残して上記回路基板（１）に至る
上記開孔（４）を形成する工程と、 （ｅ）該開孔（４）の内壁を金属浴のために活性化する
工程と、 （ｆ）上記金属層の周辺部分（３ａ）に隣接して露出さ
れた上記回路基板（１）の表面（１ａ）のうち、上記金
属層の周辺部分（３ａ）に隣接する一部の表面（１
ａ’）を露出すると共に残りの表面を覆い、そして上記
回路パターンとして残された金属層（３）を覆う半田止
めマスク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、上記金属層の周辺部分
（３ａ）及び該金属層の周辺部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程とを含む。
な本発明の方法により達成される。本発明の方法は、 （ａ）回路基板（１）の表面に金属層（３）を付着する
工程と、 （ｂ）上記金属層（３）及び上記回路基板（１）を通る
開孔（４）を形成する工程と、 （ｃ）上記開孔（４）の内壁を金属浴のために活性化す
る工程と、 （ｄ）上記開孔（４）を覆い且つ該開孔（４）に面する
上記金属層の部分（３ａ）を覆い、該金属層の部分（３
ａ）に隣接する上記該金属層の表面（１ａ）を露出し、
そして残りの金属層（３）のうち回路パターンとして残
す部分を覆うフォトレジスト・マスク（６）を形成する
工程と、 （ｅ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｆ）上記開孔に面する金属層の部分（３ａ）に隣接し
て露出された上記回路基板の表面（１ａ）のうち、上記
金属層の部分（３ａ）に隣接する一部の表面（１ａ’）
を露出すると共に残りの表面を覆い、そして上記回路パ
ターンとして残された金属層（３）を覆う半田止めマス
ク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、該開孔に面する金属層の
部分（３ａ）及び該金属層の部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程とを含む。 又、本発明の方法は、 （ａ）回路基板（１）の表面に金属層（３）を付着する
工程と、 （ｂ）上記金属層（３）のうち開孔形成予定位置を該開
孔（４）の大きさよりも大きく覆い、該予定位置を囲む
上記金属層の表面を露出し、そして残りの金属層（３）
のうち回路パターンとして残す部分を覆うフォトレジス
ト・マスク（６）を形成する工程と、 （ｃ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｄ）上記開孔形成予定位置に残された上記金属層のう
ち周辺部分（３ａ）を残して上記回路基板（１）に至る
上記開孔（４）を形成する工程と、 （ｅ）該開孔（４）の内壁を金属浴のために活性化する
工程と、 （ｆ）上記金属層の周辺部分（３ａ）に隣接して露出さ
れた上記回路基板（１）の表面（１ａ）のうち、上記金
属層の周辺部分（３ａ）に隣接する一部の表面（１
ａ’）を露出すると共に残りの表面を覆い、そして上記
回路パターンとして残された金属層（３）を覆う半田止
めマスク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、上記金属層の周辺部分
（３ａ）及び該金属層の周辺部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程とを含む。
【００１３】本発明により、開孔の内壁及びこの開孔を
取り囲む表面部分に金属浴により形成される金属層の付
着の強度を増すことができる。
取り囲む表面部分に金属浴により形成される金属層の付
着の強度を増すことができる。
【００１４】また、微細なラインの回路基板を作製する
ことが可能になり、その場合に、回路基板表面上の導電
材料層の厚みは約１０〜４０ミクロンであり、ホール内
の導電材料層の厚みは約５〜３０ミクロンである。さら
に好ましくは、前者は約１５〜１８ミクロンであり、後
者は約２３〜２８ミクロンである。
ことが可能になり、その場合に、回路基板表面上の導電
材料層の厚みは約１０〜４０ミクロンであり、ホール内
の導電材料層の厚みは約５〜３０ミクロンである。さら
に好ましくは、前者は約１５〜１８ミクロンであり、後
者は約２３〜２８ミクロンである。
【００１５】
【実施例】図１は、第１の実施例を示し、工程（ａ）及
び（ｂ）において、全ての内部導体層２を含む回路基板
１が準備される。この回路基板は、いわゆるラミネーシ
ョンによる周知の方法によって形成される。回路基板１
は絶縁層（例えば、ＦＲ−４、ポリイミド）と導電層
（例えば、銅）からなるが、異なる構造であってもよ
い。
び（ｂ）において、全ての内部導体層２を含む回路基板
１が準備される。この回路基板は、いわゆるラミネーシ
ョンによる周知の方法によって形成される。回路基板１
は絶縁層（例えば、ＦＲ−４、ポリイミド）と導電層
（例えば、銅）からなるが、異なる構造であってもよ
い。
【００１６】工程（ｂ）において、一般に４０ミクロン
以下の薄い金属箔即ち金属層３、例えば銅箔が、回路基
板１の片面もしくは両面にラミネーション等により付着
される。
以下の薄い金属箔即ち金属層３、例えば銅箔が、回路基
板１の片面もしくは両面にラミネーション等により付着
される。
【００１７】次に、工程（ｃ）において、開孔即ちホー
ル４が基板１に形成される。この開孔はスルーホールで
もブラインド開孔でもよく、それによって導電層に接続
される。またこの開孔は、機械的及び物理的手段により
穿孔される（例えば、ドリル、レーザ等）。適当なレジ
スト処理によれば、開孔４が内部層２に対して確実に正
しい位置に設けられる。この開孔は、化学処理等により
きれいにされる。
ル４が基板１に形成される。この開孔はスルーホールで
もブラインド開孔でもよく、それによって導電層に接続
される。またこの開孔は、機械的及び物理的手段により
穿孔される（例えば、ドリル、レーザ等）。適当なレジ
スト処理によれば、開孔４が内部層２に対して確実に正
しい位置に設けられる。この開孔は、化学処理等により
きれいにされる。
【００１８】次に、開孔４をガス状の三酸化硫黄（ＳＯ
3）等の予備処理剤５で、１〜２分室温において処理
し、その後金属層を被覆する（工程（ｄ））。予備処理
剤５と樹脂表面との反応によって官能基が形成され、そ
れにより結晶種となるパラジウムの核が植えられる（活
性化）。その後化学的金属塗布が行われる。他の、金属
による予備処理剤と比較して、ＳＯ3 は電気的に不活性
であるという長所がある。従ってＳＯ3 を使用した場
合、この予備処理を施された領域においては、短絡回路
を生じてしまうような電気的影響は排除される。さら
に、活性化工程において堆積されるＰＤ2+等の貴金属触
媒は最も効果的にＳＯ3に結びつくので、化学的金属被
覆の吸着性が向上する。
3）等の予備処理剤５で、１〜２分室温において処理
し、その後金属層を被覆する（工程（ｄ））。予備処理
剤５と樹脂表面との反応によって官能基が形成され、そ
れにより結晶種となるパラジウムの核が植えられる（活
性化）。その後化学的金属塗布が行われる。他の、金属
による予備処理剤と比較して、ＳＯ3 は電気的に不活性
であるという長所がある。従ってＳＯ3 を使用した場
合、この予備処理を施された領域においては、短絡回路
を生じてしまうような電気的影響は排除される。さら
に、活性化工程において堆積されるＰＤ2+等の貴金属触
媒は最も効果的にＳＯ3に結びつくので、化学的金属被
覆の吸着性が向上する。
【００１９】工程（ｅ）において、フォトレジスト６が
基板表面に塗布される。このフォトレジスト６は、開孔
４を覆い且つこの開孔４に面する金属層の部分３ａを覆
い、この金属層の部分３ａに隣接するこの金属層の表面
１ａを露出し、そして残りの金属層３のうち回路パター
ンとして残す部分を覆うように形成される。フォトレジ
ストは、開孔４を覆う（テントを張る）。使用されるフ
ォトレジストは、汎用的なものでよいが、乾式レジスト
を選択することが望ましい。乾式レジストは、塗布によ
り薄層を形成できるので微細ラインの製品を製造するに
適している。マスク等を利用してフォトレジスト６を露
光し、現像してパターンを形成する。開孔４の上及び周
囲には、フォトレジスト６が残され、基板表面の残され
た領域が後に導体となる。またこの工程において、レジ
スト処理に注意を払う必要がある。即ち、後に導体とな
る部分が開孔４に対して正確に位置しているか、また開
孔が十分に覆われているかということである。
基板表面に塗布される。このフォトレジスト６は、開孔
４を覆い且つこの開孔４に面する金属層の部分３ａを覆
い、この金属層の部分３ａに隣接するこの金属層の表面
１ａを露出し、そして残りの金属層３のうち回路パター
ンとして残す部分を覆うように形成される。フォトレジ
ストは、開孔４を覆う（テントを張る）。使用されるフ
ォトレジストは、汎用的なものでよいが、乾式レジスト
を選択することが望ましい。乾式レジストは、塗布によ
り薄層を形成できるので微細ラインの製品を製造するに
適している。マスク等を利用してフォトレジスト６を露
光し、現像してパターンを形成する。開孔４の上及び周
囲には、フォトレジスト６が残され、基板表面の残され
た領域が後に導体となる。またこの工程において、レジ
スト処理に注意を払う必要がある。即ち、後に導体とな
る部分が開孔４に対して正確に位置しているか、また開
孔が十分に覆われているかということである。
【００２０】その後、エッチング等の適当なプロセスを
用いて、フォトレジスト６が無い領域から金属層３を除
去する。次いで、フォトレジスト６が除去される。その
結果、導体構造が金属箔３に転写され、そして接点部
分、即ちランド（開孔周囲の環状の接点部分）及びパッ
ド（開孔の無い接点部分）が金属層３に形成される。
用いて、フォトレジスト６が無い領域から金属層３を除
去する。次いで、フォトレジスト６が除去される。その
結果、導体構造が金属箔３に転写され、そして接点部
分、即ちランド（開孔周囲の環状の接点部分）及びパッ
ド（開孔の無い接点部分）が金属層３に形成される。
【００２１】工程（ｇ）において、半田止めマスク７を
基板１の表面に塗布した後、露光及び現像して、特に開
孔の上部及びその周囲の領域８から半田止めマスクを取
り除く。この半田止めマスク７は、開孔に面する金属層
の部分３ａに隣接して露出された回路基板の表面１ａの
うち、金属層の部分３ａに隣接する一部の表面１ａ’を
露出すると共に残りの表面を覆い、そして回路パターン
として残された金属層３を覆うように形成される。領域
８は、ランドを形成するために残された金属箔からなる
部分を少なくとも含む領域からなる。基板１の残りの表
面は、半田止めマスク７によって覆われている。後の処
理工程の間もこれをそのままにしておいて良い。効率的
なレジスト処理によって、確実に半田止めマスク７の中
の開孔が正確に位置するようにしなければならない。
基板１の表面に塗布した後、露光及び現像して、特に開
孔の上部及びその周囲の領域８から半田止めマスクを取
り除く。この半田止めマスク７は、開孔に面する金属層
の部分３ａに隣接して露出された回路基板の表面１ａの
うち、金属層の部分３ａに隣接する一部の表面１ａ’を
露出すると共に残りの表面を覆い、そして回路パターン
として残された金属層３を覆うように形成される。領域
８は、ランドを形成するために残された金属箔からなる
部分を少なくとも含む領域からなる。基板１の残りの表
面は、半田止めマスク７によって覆われている。後の処
理工程の間もこれをそのままにしておいて良い。効率的
なレジスト処理によって、確実に半田止めマスク７の中
の開孔が正確に位置するようにしなければならない。
【００２２】回路基板１の表面が覆われ、開孔４及び開
孔の縁を囲む金属箔３がむき出しにされて、金属層９を
付着するための準備が整う。金属層９の付着は工程
（ｈ）において行われる。他にもこの目的に利用できる
金属被覆プロセスはあるが、金属被覆は一般に、化学的
銅浴等の化学的金属浴中で生じる。銅の被覆の前に、例
えば化学的ニッケル浴中でニッケル被覆を行うことが有
益である。それによって、回路基板１への被覆金属９の
吸着性が向上するからである。この工程（ｈ）におい
て、開孔４の内壁、この開孔に面する金属層の部分３ａ
及びこの金属層の部分３ａに隣接する一部の表面１ａ’
に金属層９が金属浴により形成される。
孔の縁を囲む金属箔３がむき出しにされて、金属層９を
付着するための準備が整う。金属層９の付着は工程
（ｈ）において行われる。他にもこの目的に利用できる
金属被覆プロセスはあるが、金属被覆は一般に、化学的
銅浴等の化学的金属浴中で生じる。銅の被覆の前に、例
えば化学的ニッケル浴中でニッケル被覆を行うことが有
益である。それによって、回路基板１への被覆金属９の
吸着性が向上するからである。この工程（ｈ）におい
て、開孔４の内壁、この開孔に面する金属層の部分３ａ
及びこの金属層の部分３ａに隣接する一部の表面１ａ’
に金属層９が金属浴により形成される。
【００２３】以上の工程によれば、金属層９は、金属層
の部分３ａを取り囲むように形成されるので、付着強度
が増大し、これにより、はがれの問題を解消することが
出来る。また、開孔４の領域の金属の厚さを、導体領域
の金属の厚さとは独立に選択することが可能になる。プ
ロセスを付加したり、省略したりして組み合わせること
より、双方の長所を結び付けることもできる。従来のプ
ロセスと比較して、開孔について高いアスペクト比（縦
横比）が得られる。即ち、より深くより小さい開孔中に
均一な金属被覆ができる。銅箔についても、回路基板上
の層厚の変化が従来のプロセスより格段に少なくなる。
従来のプロセスは、金属箔の上にさらに電着により金属
を付加していたからである。さらに、金属箔３及び被覆
金属９からなる２重層に比べ、金属箔のみの構造の場
合、金属の消耗が少なくてすむ。
の部分３ａを取り囲むように形成されるので、付着強度
が増大し、これにより、はがれの問題を解消することが
出来る。また、開孔４の領域の金属の厚さを、導体領域
の金属の厚さとは独立に選択することが可能になる。プ
ロセスを付加したり、省略したりして組み合わせること
より、双方の長所を結び付けることもできる。従来のプ
ロセスと比較して、開孔について高いアスペクト比（縦
横比）が得られる。即ち、より深くより小さい開孔中に
均一な金属被覆ができる。銅箔についても、回路基板上
の層厚の変化が従来のプロセスより格段に少なくなる。
従来のプロセスは、金属箔の上にさらに電着により金属
を付加していたからである。さらに、金属箔３及び被覆
金属９からなる２重層に比べ、金属箔のみの構造の場
合、金属の消耗が少なくてすむ。
【００２４】また、回路基板表面上の導体が設けられた
後に、回路基板１中の開孔４を形成することも可能であ
る。この第２の実施例については、図２を参照して説明
する。この第２の実施例における工程（ａ）及び（ｂ）
（完成した内部層２を有する回路基板１を作製し、その
表面上に金属箔３を付着させること）は、上記の最初の
実施例における工程（ａ）及び（ｂ）と同様である。
後に、回路基板１中の開孔４を形成することも可能であ
る。この第２の実施例については、図２を参照して説明
する。この第２の実施例における工程（ａ）及び（ｂ）
（完成した内部層２を有する回路基板１を作製し、その
表面上に金属箔３を付着させること）は、上記の最初の
実施例における工程（ａ）及び（ｂ）と同様である。
【００２５】第２の実施例（図２）の工程（ｃ）におい
て、フォトレジスト６が回路基板表面に塗布され露光さ
れる。その際、後に開孔が形成される領域にフォトレジ
スト６が残るように露光される。即ち、金属層３のうち
開孔形成予定位置を開孔４の大きさよりも大きく覆い、
この予定位置を囲む金属層の表面を露出し、そして残り
の金属層３のうち回路パターンとして残す部分を覆うよ
うにフォトレジスト・マスク６が形成される。
て、フォトレジスト６が回路基板表面に塗布され露光さ
れる。その際、後に開孔が形成される領域にフォトレジ
スト６が残るように露光される。即ち、金属層３のうち
開孔形成予定位置を開孔４の大きさよりも大きく覆い、
この予定位置を囲む金属層の表面を露出し、そして残り
の金属層３のうち回路パターンとして残す部分を覆うよ
うにフォトレジスト・マスク６が形成される。
【００２６】次の工程（ｄ）において、フォトレジスト
６が無い領域から金属層３を除去する。次いで、フォト
レジスト６が除去される。
６が無い領域から金属層３を除去する。次いで、フォト
レジスト６が除去される。
【００２７】それから、開孔４（スルーホールもしくは
ブラインドホール）が回路基板１に形成される（工程
（ｅ））。即ち、開孔形成予定位置に残された金属層の
うち周辺部分３ａを残して回路基板１に至る開孔４が形
成される。工程（ｃ）において述べたように、第２の実
施例においては、先にフォトレジスト６が残された領
域、即ちまだ金属層３で覆われている領域に開孔４を形
成する。
ブラインドホール）が回路基板１に形成される（工程
（ｅ））。即ち、開孔形成予定位置に残された金属層の
うち周辺部分３ａを残して回路基板１に至る開孔４が形
成される。工程（ｃ）において述べたように、第２の実
施例においては、先にフォトレジスト６が残された領
域、即ちまだ金属層３で覆われている領域に開孔４を形
成する。
【００２８】工程（ｆ）において、最初の実施例におけ
る工程（ｄ）と同様に、予備処理剤によって開孔４を処
理する。
る工程（ｄ）と同様に、予備処理剤によって開孔４を処
理する。
【００２９】第２の実施例の工程（ｇ）において、金属
層の周辺部分３ａに隣接して露出された回路基板１の表
面１ａのうち、金属層の周辺部分３ａに隣接する一部の
表面１ａ’を露出すると共に残りの表面を覆い、そして
回路パターンとして残された金属層３を覆う半田止めマ
スク７が形成される。
層の周辺部分３ａに隣接して露出された回路基板１の表
面１ａのうち、金属層の周辺部分３ａに隣接する一部の
表面１ａ’を露出すると共に残りの表面を覆い、そして
回路パターンとして残された金属層３を覆う半田止めマ
スク７が形成される。
【００３０】以上の工程によれば、金属層９は、金属層
の部分３ａを取り囲むように形成されるので、付着強度
が増大し、これにより、はがれの問題を解消することが
出来る。
の部分３ａを取り囲むように形成されるので、付着強度
が増大し、これにより、はがれの問題を解消することが
出来る。
【００３１】正確なレジスト処理が、いくつかのプロセ
ス工程において確実に行われなければならない。即ち、
開孔４を通じて内部層２に接続される導体をレジスト処
理により作製するときや、開孔及びパッドの位置におけ
る半田止めマスクをはぎ取るときなどである。
ス工程において確実に行われなければならない。即ち、
開孔４を通じて内部層２に接続される導体をレジスト処
理により作製するときや、開孔及びパッドの位置におけ
る半田止めマスクをはぎ取るときなどである。
【００３２】最初の実施例と比較すると、第２の実施例
は、開孔を″テント″で覆う必要が無いという長所があ
る。その結果、回路基板作製中の主なエラー原因が排除
される。なぜなら、″テント″が破れることがかなり頻
繁に起きるため、そのことが故障や不良品（エッチング
されすぎた開孔）につながるからである。
は、開孔を″テント″で覆う必要が無いという長所があ
る。その結果、回路基板作製中の主なエラー原因が排除
される。なぜなら、″テント″が破れることがかなり頻
繁に起きるため、そのことが故障や不良品（エッチング
されすぎた開孔）につながるからである。
【００３３】図３を参照して、参考例を説明する。ここ
では図２の実施例と対照的に開孔４は、工程（ｅ）にお
いて回路基板１の金属箔３がはぎ取られた領域に形成さ
れる。予備処理（工程（ｆ））、半田止めマスク７の塗
布、及び金属被覆９が、実施例２と同様に行われた後に
は、開孔の縁を囲む領域８内に金属箔３及び電着による
金属塗布９の２重層は無く、金属塗布９のみである。
では図２の実施例と対照的に開孔４は、工程（ｅ）にお
いて回路基板１の金属箔３がはぎ取られた領域に形成さ
れる。予備処理（工程（ｆ））、半田止めマスク７の塗
布、及び金属被覆９が、実施例２と同様に行われた後に
は、開孔の縁を囲む領域８内に金属箔３及び電着による
金属塗布９の２重層は無く、金属塗布９のみである。
【００３４】このプロセスは、金属被覆工程（ｈ）にお
いて、ランドやパッド等の全ての接点面を作ることがで
きる。また、いわゆる″無ランド設計″、即ち開孔４の
導電材料を直接導体に接続するのに適している。これに
よって、空間を格段に節約することができる。第２の実
施例と比較して、この参考例は、ランド上の半田止めマ
スクが剥がれるような、レジスト処理における問題が無
いという長所がある。さらに、回路基板１表面上の導体
以外の全ての導電構造が、最後の金属被覆工程だけで作
られるので、この参考例によれば、微妙な穿孔工程の後
に不良品として排除される部品に対しては、手間のかか
る金属被覆工程を行わずに省くことができる。
いて、ランドやパッド等の全ての接点面を作ることがで
きる。また、いわゆる″無ランド設計″、即ち開孔４の
導電材料を直接導体に接続するのに適している。これに
よって、空間を格段に節約することができる。第２の実
施例と比較して、この参考例は、ランド上の半田止めマ
スクが剥がれるような、レジスト処理における問題が無
いという長所がある。さらに、回路基板１表面上の導体
以外の全ての導電構造が、最後の金属被覆工程だけで作
られるので、この参考例によれば、微妙な穿孔工程の後
に不良品として排除される部品に対しては、手間のかか
る金属被覆工程を行わずに省くことができる。
【００３５】上述の実施例では、電気メッキされず、銅
浴を汚さず、また電解により浸透しない半田止めマスク
７が必要である。例えば、光合成できるエポキシ樹脂等
の耐半田フォトレジストでもよい。
浴を汚さず、また電解により浸透しない半田止めマスク
７が必要である。例えば、光合成できるエポキシ樹脂等
の耐半田フォトレジストでもよい。
【００３６】
【発明の効果】本発明によると、金属層９は、金属層の
部分３ａを取り囲むように形成されるので、付着強度が
増大し、これにより、はがれの問題を解消することが出
来る。
部分３ａを取り囲むように形成されるので、付着強度が
増大し、これにより、はがれの問題を解消することが出
来る。
【００３７】又、上記のプロセスによって、回路基板表
面の導電材料層の厚さが、開孔内の導電材料層の厚さと
独立に選択できる回路基板の作製が可能になる。従っ
て、表面上の層の厚さを、開孔内の層の厚さより厚くす
る必要はなく、双方を技術的な便宜により選択できる。
導体層の厚さの範囲は約１０〜４０ミクロン、開孔内で
は５〜３０ミクロンである。例えば前者を１５〜１８ミ
クロン、後者を２３〜２８ミクロンにする。本発明によ
り、非常に微細な回路基板表面の導体及び良好な開孔の
金属被覆が得られる。実施例２″無ランド設計″によっ
て、回路基板表面の空間を節約して配線密度をさらに高
めることができる。
面の導電材料層の厚さが、開孔内の導電材料層の厚さと
独立に選択できる回路基板の作製が可能になる。従っ
て、表面上の層の厚さを、開孔内の層の厚さより厚くす
る必要はなく、双方を技術的な便宜により選択できる。
導体層の厚さの範囲は約１０〜４０ミクロン、開孔内で
は５〜３０ミクロンである。例えば前者を１５〜１８ミ
クロン、後者を２３〜２８ミクロンにする。本発明によ
り、非常に微細な回路基板表面の導体及び良好な開孔の
金属被覆が得られる。実施例２″無ランド設計″によっ
て、回路基板表面の空間を節約して配線密度をさらに高
めることができる。
【図１】本発明によるプロセスの第１の実施例であり、
開孔が導体の設定に先だって形成されるものである。
開孔が導体の設定に先だって形成されるものである。
【図２】本発明によるプロセスの第２の実施例であり、
開孔が導体の設定の後に、金属箔が取り除かれていない
領域に形成されるものである。
開孔が導体の設定の後に、金属箔が取り除かれていない
領域に形成されるものである。
【図３】参考例を示し、開孔が導体の設定の後に、金属
箔は取り除かれた領域に形成されるものである。
箔は取り除かれた領域に形成されるものである。
１ 回路基板 ２ 内部層 ３ 金属箔 ４ 開孔 ５ 予備処理剤 ６ フォトレジスト ７ 半田止めマスク ８ 開孔周辺領域 ９ 被覆金属
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−2386（ＪＰ，Ａ) 特開 昭50−12568（ＪＰ，Ａ) 特開 昭59−186390（ＪＰ，Ａ) 特開 昭62−114294（ＪＰ，Ａ)
Claims (2)
- 【請求項１】（ａ）回路基板（１）の表面に金属層
（３）を付着する工程と、 （ｂ）上記金属層（３）及び上記回路基板（１）を通る
開孔（４）を形成する工程と、 （ｃ）上記開孔（４）の内壁を金属浴のために活性化す
る工程と、 （ｄ）上記開孔（４）を覆い且つ該開孔（４）に面する
上記金属層の部分（３ａ）を覆い、該金属層の部分（３
ａ）に隣接する上記該金属層の表面（１ａ）を露出し、
そして残りの金属層（３）のうち回路パターンとして残
す部分を覆うフォトレジスト・マスク（６）を形成する
工程と、 （ｅ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｆ）上記開孔に面する金属層の部分（３ａ）に隣接し
て露出された上記回路基板の表面（１ａ）のうち、上記
金属層の部分（３ａ）に隣接する一部の表面（１ａ’）
を露出すると共に残りの表面を覆い、そして上記回路パ
ターンとして残された金属層（３）を覆う半田止めマス
ク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、該開孔に面する金属層の
部分（３ａ）及び該金属層の部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程と、 を含む回路基板の製造方法。 - 【請求項２】（ａ）回路基板（１）の表面に金属層
（３）を付着する工程と、 （ｂ）上記金属層（３）のうち開孔形成予定位置を該開
孔（４）の大きさよりも大きく覆い、該予定位置を囲む
上記金属層の表面を露出し、そして残りの金属層（３）
のうち回路パターンとして残す部分を覆うフォトレジス
ト・マスク（６）を形成する工程と、 （ｃ）該フォトレジスト・マスク（６）により覆われな
い上記金属層（３）を除去する工程と、 （ｄ）上記開孔形成予定位置に残された上記金属層のう
ち周辺部分（３ａ）を残して上記回路基板（１）に至る
上記開孔（４）を形成する工程と、 （ｅ）該開孔（４）の内壁を金属浴のために活性化する
工程と、 （ｆ）上記金属層の周辺部分（３ａ）に隣接して露出さ
れた上記回路基板（１）の表面（１ａ）のうち、上記金
属層の周辺部分（３ａ）に隣接する一部の表面（１
ａ’）を露出すると共に残りの表面を覆い、そして上記
回路パターンとして残された金属層（３）を覆う半田止
めマスク（７）を形成する工程と、 （ｇ）上記開孔（４）の内壁、上記金属層の周辺部分
（３ａ）及び該金属層の周辺部分（３ａ）に隣接する上
記一部の表面（１ａ’）に金属層（９）を上記金属浴に
より形成する工程と、 を含む回路基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92114507A EP0584386A1 (de) | 1992-08-26 | 1992-08-26 | Leiterplatte und Herstellungsverfahren für Leiterplatten |
| DD92114507.4 | 1992-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275933A JPH06275933A (ja) | 1994-09-30 |
| JPH081984B2 true JPH081984B2 (ja) | 1996-01-10 |
Family
ID=8209942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161670A Expired - Lifetime JPH081984B2 (ja) | 1992-08-26 | 1993-06-30 | 回路基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5539181A (ja) |
| EP (1) | EP0584386A1 (ja) |
| JP (1) | JPH081984B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09507969A (ja) * | 1994-11-09 | 1997-08-12 | ブラウプンクト−ヴェルケ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 導体板上の貫通接続部の製法 |
| GB9520887D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Method of plating through holes of a printed circuit board |
| US6820330B1 (en) * | 1996-12-13 | 2004-11-23 | Tessera, Inc. | Method for forming a multi-layer circuit assembly |
| US6317974B1 (en) * | 1997-10-09 | 2001-11-20 | Tessera, Inc. | Methods for creating wear resistant contact edges |
| US6675472B1 (en) * | 1999-04-29 | 2004-01-13 | Unicap Electronics Industrial Corporation | Process and structure for manufacturing plastic chip carrier |
| US6423470B1 (en) | 1999-08-20 | 2002-07-23 | 3M Innovative Properties Company | Printed circuit substrate with controlled placement covercoat layer |
| US6395995B1 (en) * | 2000-03-15 | 2002-05-28 | Intel Corporation | Apparatus for coupling integrated circuit packages to bonding pads having vias |
| US6320137B1 (en) | 2000-04-11 | 2001-11-20 | 3M Innovative Properties Company | Flexible circuit with coverplate layer and overlapping protective layer |
| US6586683B2 (en) | 2001-04-27 | 2003-07-01 | International Business Machines Corporation | Printed circuit board with mixed metallurgy pads and method of fabrication |
| US6630631B1 (en) * | 2002-03-27 | 2003-10-07 | Intel Corporation | Apparatus and method for interconnection between a component and a printed circuit board |
| TW579665B (en) * | 2003-04-23 | 2004-03-11 | Via Tech Inc | Vertical routing structure |
| JP4133560B2 (ja) * | 2003-05-07 | 2008-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板の製造方法およびプリント配線基板 |
| ATE460829T1 (de) * | 2005-06-24 | 2010-03-15 | Taiwan Semiconductor Mfg | Substrate zur verhinderung von wellungen und herstellungsverfahren dafür |
| US7877866B1 (en) | 2005-10-26 | 2011-02-01 | Second Sight Medical Products, Inc. | Flexible circuit electrode array and method of manufacturing the same |
| KR101009118B1 (ko) * | 2009-06-19 | 2011-01-18 | 삼성전기주식회사 | 랜드리스 인쇄회로기판의 제조방법 |
| US9346696B2 (en) | 2012-07-02 | 2016-05-24 | Glass Strand Inc. | Glass-melting furnace burner and method of its use |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2897409A (en) * | 1954-10-06 | 1959-07-28 | Sprague Electric Co | Plating process |
| US3799802A (en) * | 1966-06-28 | 1974-03-26 | F Schneble | Plated through hole printed circuit boards |
| US3672986A (en) * | 1969-12-19 | 1972-06-27 | Day Co Nv | Metallization of insulating substrates |
| US3799816A (en) * | 1972-01-11 | 1974-03-26 | Photocircuits Corp | Metallizing insulating bases |
| JPS5516389B2 (ja) * | 1973-06-07 | 1980-05-01 | ||
| GB1478341A (en) * | 1973-06-07 | 1977-06-29 | Hitachi Chemical Co Ltd | Printed circuit board and method of making the same |
| US4486466A (en) * | 1979-01-12 | 1984-12-04 | Kollmorgen Technologies Corporation | High resolution screen printable resists |
| US4325780A (en) * | 1980-09-16 | 1982-04-20 | Schulz Sr Robert M | Method of making a printed circuit board |
| JPS5932915B2 (ja) * | 1981-07-25 | 1984-08-11 | 「弐」夫 甲斐 | スル−ホ−ルを有する配線基板製造方法 |
| US4633035A (en) * | 1982-07-12 | 1986-12-30 | Rogers Corporation | Microwave circuit boards |
| GB2137421A (en) * | 1983-03-15 | 1984-10-03 | Standard Telephones Cables Ltd | Printed circuits |
| US4512829A (en) * | 1983-04-07 | 1985-04-23 | Satosen Co., Ltd. | Process for producing printed circuit boards |
| JPS59186390A (ja) * | 1983-04-07 | 1984-10-23 | 株式会社サト−セン | プリント配線板の製造方法 |
| US4487654A (en) * | 1983-10-27 | 1984-12-11 | Ael Microtel Limited | Method of manufacturing printed wiring boards |
| US4528259A (en) * | 1983-11-10 | 1985-07-09 | Sullivan Donald F | Printed wiring boards with solder mask over bare copper wires having large area thickened circuit pad connections |
| DE3417563C2 (de) * | 1984-05-11 | 1986-12-04 | Dr.-Ing. Max Schlötter GmbH & Co KG, 7340 Geislingen | Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern, insbesondere gedruckte Schaltungen |
| JPS612386A (ja) * | 1984-06-15 | 1986-01-08 | 株式会社日立製作所 | プリント回路基板の製造方法 |
| US4720324A (en) * | 1985-10-03 | 1988-01-19 | Hayward John S | Process for manufacturing printed circuit boards |
| JPH0714107B2 (ja) * | 1985-11-11 | 1995-02-15 | デ−ア−ル．−アイエヌゲ−．マツクス シユレツタ− ゲ−エムベ−ハ− ウント ツエ−オ−．カ−ゲ− | 絶縁基板上の金属パタ−ンの製造方法 |
| JPH01500472A (ja) * | 1986-08-06 | 1989-02-16 | マクダーミッド，インコーポレーテッド | 印刷回路板の製造方法 |
| JPH01264290A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | プリント配線板の製造方法 |
| JPH0232589A (ja) * | 1988-07-22 | 1990-02-02 | Hitachi Ltd | プリント配線板の製造方法 |
| US5001605A (en) * | 1988-11-30 | 1991-03-19 | Hughes Aircraft Company | Multilayer printed wiring board with single layer vias |
| US5160579A (en) * | 1991-06-05 | 1992-11-03 | Macdermid, Incorporated | Process for manufacturing printed circuit employing selective provision of solderable coating |
| US5207888A (en) * | 1991-06-24 | 1993-05-04 | Shipley Company Inc. | Electroplating process and composition |
| US5319159A (en) * | 1992-12-15 | 1994-06-07 | Sony Corporation | Double-sided printed wiring board and method of manufacture thereof |
-
1992
- 1992-08-26 EP EP92114507A patent/EP0584386A1/de not_active Withdrawn
-
1993
- 1993-06-30 JP JP5161670A patent/JPH081984B2/ja not_active Expired - Lifetime
- 1993-07-06 US US08/088,659 patent/US5539181A/en not_active Expired - Fee Related
-
1995
- 1995-06-06 US US08/470,560 patent/US5680701A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275933A (ja) | 1994-09-30 |
| US5539181A (en) | 1996-07-23 |
| US5680701A (en) | 1997-10-28 |
| EP0584386A1 (de) | 1994-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3672986A (en) | Metallization of insulating substrates | |
| JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
| US6162365A (en) | Pd etch mask for copper circuitization | |
| JPH081984B2 (ja) | 回路基板の製造方法 | |
| US5985521A (en) | Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes | |
| JPH1012677A (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
| KR20010051541A (ko) | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 | |
| US5905018A (en) | Method of preparing a substrate surface for conformal plating | |
| US5217849A (en) | Process for making a two-layer film carrier | |
| JP2000307245A (ja) | プリント配線板及びその製造方法、金属張積層板 | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| EP0415659B1 (en) | Process for making a two-layer film carrier | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPH06120660A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH10190183A (ja) | メッキされた抵抗器を有するプリント回路板の製法 | |
| JPH0758438A (ja) | 回路基板及びその製造方法 | |
| JPH0336319B2 (ja) | ||
| JPH1117331A (ja) | 可撓性回路基板の製造法 | |
| JPH049399B2 (ja) | ||
| JPH11135940A (ja) | プリント配線板の製造方法 | |
| JPH10190198A (ja) | プリント配線板の製造方法 | |
| JPH07212040A (ja) | 回路基板のパターン接続方法 | |
| JPH05175651A (ja) | プリント配線板の製造方法 | |
| JPH11233920A (ja) | プリント配線板とその製造方法 | |
| JPH04287394A (ja) | プリント配線板の製造方法 |