JPH09507969A - 導体板上の貫通接続部の製法 - Google Patents
導体板上の貫通接続部の製法Info
- Publication number
- JPH09507969A JPH09507969A JP8515629A JP51562996A JPH09507969A JP H09507969 A JPH09507969 A JP H09507969A JP 8515629 A JP8515629 A JP 8515629A JP 51562996 A JP51562996 A JP 51562996A JP H09507969 A JPH09507969 A JP H09507969A
- Authority
- JP
- Japan
- Prior art keywords
- conductor plate
- conductor
- hole
- layer
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
本発明によれば、導体板上の貫通接続部の製法が提案されており、この場合、導体板が先ず穿孔され、触媒されかつ構造化される。その後に電気化学的な析出プロセスの際に貫通接続部が、該貫通接続部が電気構造要素の接続線の差込取付に使用可能である程度に施与される。金属化は、有利にニッケルもしくはニッケル化合物を用いて実施され、その結果、付加的な腐食保護が必要ない。接続ランドを金もしくはパラジウムで覆うことによって、直接接続ランドへのボンディングが可能である。
Description
【発明の詳細な説明】
導体板上の貫通接続部の製法
従来の技術
本発明は、請求の範囲の並記された第1項及び第9項に記載された導体板上の
貫通接続部の製法ないしは導体板から出発する。多層導体板上の貫通接続部の製
法の場合には、先ず、銅が張り付けられた導体板に、所定の箇所で貫通接続部の
ために穿孔しかつ電気的方法によって孔の内部壁面を銅析出によって金属化する
ことは、既に公知である。この方法の場合には、銅は、孔の内部壁面ばかりでは
なく、銅表面全体に析出される。引き続き、金属化された孔及び、後から導体路
を形成する箇所は、エッチング保護ラッカーもしくはレジストフィルムによって
被覆される。被覆されていない銅表面は、エッチング除去され、その結果、エッ
チング保護ラッカーの剥離後に所望の導体路及び金属化された貫通接続部が残留
する。内部壁面の金属化の場合には、この場合には、銅が必然的に付加的に導体
板の銅表面に析出される。しかしながらこの付加的な銅は、後からエッチングの
際に再度剥離されなければならず、このことによって導体板のための製造プロセ
スは、高価なものとなる。さらに、張り付けされていない導体板上に、スクリー
ン印刷方法で導電性ペース
トを印刷し、該導電性ペーストは、同時に孔に充填されかつ従って貫通接続部を
形成することは、公知である。しかしながら、この方法は、貫通接続部は、差込
取付方法(Durchsteckverfahren)による電気構造要素の接続線の取り入れにはも
はや使用することができないという欠点を有しており、それというのも、この孔
は、導電性ペーストによって閉塞されているからである。この場合には、電気構
造要素の接続線によって差し込まれる付加的な孔が用意されなければならない。
しかしながら、このような付加的な孔は、付加的な場所を必要とし、このような
場所は、特に導体板への多層配線の場合には常に存在していない。
本発明の利点
従って、請求の範囲の並記された第1項及び第9項に記載された特徴を有する
本発明による方法ないしは導体板は、銅が張り付けられた導体板上に、引き続き
再度エッチング除去されなければならない付加的な金属が析出されないという利
点を有している。さらに、貫通接続部が、電気構造要素の接続線の差込取付に使
用することができ、その結果、付加的な孔は、省略されかつ従って導体板上の場
所が節約されるという利点がある。さらに、この種の導体板の製造の場合の作業
の進行が簡略化され、その結果、このことによって費用もまた節約される。
従属請求項に記載された措置によって、本発明によ
る方法ないしは導体板の有利な発展及び改善が与えられる。触媒が穿孔後あるい
は導体板の構造化後に施与されることは、特に有利である。このことによって、
引き続いての電気化学的な金属化の場合に金属が直接触媒に、該触媒を改めて活
性化させる必要なく施与することができる。電気化学的な金属化部が、残った孔
の部分がなお貫通した状態のままである程度に壁薄に施与されることは、特に有
利であり、その結果、この残った部分が電気構造要素の接続線を取り入れること
ができる。
さらなる利点は、電気化学的な金属化部にニッケル又はニッケル化合物を使用
できることにもある。ニッケル層は、腐食に対して安定しており、その結果、導
体板の表面は、付加的な不動態化層によって保護される必要がない。
さらに、孔の周囲のランドばかりではなく、導体路の部分もまた金属化部によ
って被覆されることは、有利である。このことによって、この部分もまた腐食作
用に対して十分に保護されている。
導体板のロウ付けもしくはボンディングを改善するために、導体路は、有利に
パラジウムで被覆されていてもよいし、ないしは接続ランド(Anschlusslands)
は、金層で被覆されていてもよい。このことによって、有利に、細いボンディン
グワイヤを常用のボンディング方法、例えばネイルヘッド方法ないしは熱圧着方
法によって使用することもできる。この場合には、このボンディングワイヤは、
チップとして施与されている集積回路の相応するランドに直接にボンディングす
ることができる。
図
本発明の2つの実施例は、図に示されておりかつ後記にて詳説されている。図
1a〜1gには、第1の実施例の断面図が示されており、図2a〜2cには、第
2の実施例の断面図が示されており、かつ、図3は、構造要素を有する導体板の
部分図が示されている。
実施例
図1a〜1gには、横断面図で第1の実施例の本発明による導体板の製造の各
ステージが示されている。図は、概略的に示されたものにすぎず、かつ特に層の
厚さもしくは孔に関しては尺度に忠実には再現されていない。図1aは、垂直孔
3が導入された導体板1の部分図が示されている。該導体板を、その上側及び下
側で、層である銅2でメッキする。銅が張り付けられた導体板1に孔3を、所定
の箇所で、一定の直径で導入する。孔3の導入後に、図1bによれば、孔3の壁
面上に接着助剤を施与する。接着助剤として、化学的もしくは電気的に施与され
た約3〜10μmの厚さの薄い銅層が考慮の対象となる。本発明の別の態様の場
合には、孔3の壁面を触媒4で被覆し、この被覆は、導体板及び孔の後からの金
属化部を生じさせる。アニ
ーリングプロセス(Temperprozess)によって該触媒を安定化させる。触媒として
有利にパラジウムが使用される。図1cによれば、適当なマスキング段階によっ
て、例えば印刷もしくはリソグラフによるマスキングによって、上記の孔の周囲
でなお部分的な面、有利に環状の部分的な面が覆われている程度にエッチング保
護ラッカー5を施与する。エッチング保護ラッカーもしくはエッチング保護ラッ
カー5は、導体板1において、孔3及び、後で導体路2bを形成する全ての箇所
を同時に被覆する。エッチング保護ラッカー5の施与後に、被覆されていない銅
表面を、図1dのとおり、エッチング除去し、かつ引き続き、エッチング保護ラ
ッカー5を除去する。このことによって、形成されたランド2a、孔3中の触媒
4及び導体路2bが残留する。別のマスク6を用いて、図1eに相応して、導体
板1の、後からの金属化部によって濡らされてはならない箇所を被覆する。特に
ランド2a及び濡らすべき導体路2bは、開放される。しかしながら、例えば、
図1eに示されているとおり、下側の導体路は、同様に完全に被覆されてもよく
、その結果、該導体路は、金属化することはできない。
次に、図1fに示すとおり、開放された箇所の電気化学的金属化を行ない、こ
の場合、特に孔3の場合には金属は、ランド2aの周囲に、触媒4を覆って全体
的に接合する。金属化された孔8は、スリーブ状であ
り、その結果、取り付けるべき構造要素の接続用小脚部(Anschlussbeinchen)は
、なおその開口部に差し込むことができる。金属化部7のために、有利にニッケ
ルもしくはニッケル化合物を使用し、その結果、金属化された表面は、有利に腐
食から保護されている。図1gに示すとおり、別のマスキング段階を行なうこと
ができ、この場合には、金属化されない導体路もしくは、ポジション9の導体路
2bの部分を、例えばパラジウムもしくは金のうちの一つの保護層で被覆するこ
とができる。さらに、この表面上に特に、細いボンディングワイヤを公知のボン
ディング方法によってボンディングすることができ、この場合、ボンディングワ
イヤのもう一方の末端は、集積回路のチップ23上の相応するランドとボンディ
ングさせる。
簡略化の理由から、諸処理段階、例えば、導体板表面の除去、触媒の再活性化
、ロウトップラッカー(Loetstoplack)ないしは装備印刷(Bestueckungsdruck)の
施与を省略した。
図2a〜2cは、第2の実施例としての本発明による製法の改修された処理段
階を示す。図2aには、図1aの場合と同様に、両面に張り付けられた導体板1
から出発し、この導体板に1個もしくはそれ以上の孔3を導入した。次に、図2
bに示すとおり、図1cに類似して、孔3をエッチング保護ラッカー5で被覆す
る。さらにエッチング除去後に、図2cに示すとおり
、孔3におけるランド2ならびに導体路2bが残留する。次の処理段階の場合に
は、孔3の内部壁面上に触媒4を施与する。さらなる処理段階を、第1の実施例
の場合と同様にして図1e、1f及び1gに示すとおり行なう。
上記の第2の実施例は、要するに、触媒4がランド及び導体路の施与後に初め
て、孔3中に導入する点が本質的に異なっている。このことによって、大きな時
間的遅滞なしに次の処理段階を適用できかつ従って触媒4は活性状態を維持して
いるため、触媒4の再活性化が必要ないという利点が得られる。
図3は、構造要素20が該構造要素の2つの接続線21によって、金属化され
た孔8中に差し込まれている本発明による導体板1の部分図を示している。接続
線21をロウ付けの際に、該接続線が金属化部7と接合するようにロウ22で濡
らす。さらに導体板1において、集積回路を備えたチップ23が、導体路2bの
部分、即ちランド上に施与されている。チップ23の接点の中でボンディングワ
イヤ24が、予め金属保護層19、例えば金層で被覆したもう1つ別の導体路2
bに導かれている。ボンディングワイヤ24は、公知の仕上げ方法でこの金層上
にボンディングすることができる。接続の製造の各処理段階は、自体公知であり
、かつ従って詳説する必要がない。
─────────────────────────────────────────────────────
【要約の続き】
Claims (1)
- 【特許請求の範囲】 1.導体板上に銅からなる少なくとも2つの層が張り付けられておりかつ所定の 箇所に貫通接続部のための孔が施与されており、かつ孔の壁面が電気化学的な析 出プロセスによって金属化される導体板上に貫通接続部を製造する方法において 、 a)孔(3)の壁面上に接着助剤、即ち触媒(4)を施与し、 b)銅(2)で孔(3)の周囲で環状にエッチング保護ラッカー(5)を施 与し、この場合、エッチング保護ラッカー(5)は、孔(3)及び所定の導体路 (2b)を覆っていてもよく、 c)覆われていない銅表面をエッチング除去し、かつ引き続き、エッチング 保護ラッカー(5)を少なくとも環状の銅表面(ランド)及び孔(3)から剥離 し、かつ d)電気化学的な金属化部(7)によってランド(2a)を孔(3)の壁面 と、触媒(4)を介して導電的に接続させることを特徴とする、導体板上の貫通 接続部の製法。 2.触媒(4)をランド(2a)のエッチング除去後に初めて孔(3)の壁面上 に施与する、請求項1記載の方法。 3.接着助剤(4)が化学的、電気的に施与された10μm未満の銅層である、 請求項1記載の方法。 4.電気化学的な金属化部(7)を薄膜状かつスリーブ状で孔(3)の壁面上に 施与する、請求項1から3までのいずれか1項に記載の方法。 5.電気化学的な金属化部(7)が有利にニッケルもしくはニッケル化合物を有 している、請求項1から4までのいずれか1項に記載の方法。 6.導体路の所定の部分(2b)を電気化学的な金属化部(7)で覆う、請求項 1から5までのいずれか1項に記載の方法。 7.所定の部分(2b)をパラジウムもしくは金からなる保護層(19)で覆う 、請求項1から5までのいずれか1項に記載の方法。 8.保護層(19)上に半導体チップ(23)へのリード線としてのボンディン グワイヤ(24)を施与する、請求項7記載の方法。 9.請求項1から8までのいずれか1項に記載の方法によって製造された多層導 体板(マルチレイヤー)において、導体板(1)上に、少なくとも1個の接続線 (21)が金属化された孔(8)に導通されておりかつ金属化部(7)とロウ付 けされている構造要素(20)が配置されていることを特徴とする、多層導体板 。 10.導体板上にチップ(23)としての少なくとも1個の構造要素が配置されて おり、このチップが少なくとも1つのボンディングワイヤ(24)を介して金属 化された保護層(19)と接合されている、請求項9記載の多層導体板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4439948 | 1994-11-09 | ||
DE4439948.0 | 1994-11-09 | ||
PCT/DE1995/001497 WO1996015651A1 (de) | 1994-11-09 | 1995-10-27 | Verfahren zur herstellung einer durchkontaktierung auf einer leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09507969A true JPH09507969A (ja) | 1997-08-12 |
Family
ID=6532834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8515629A Pending JPH09507969A (ja) | 1994-11-09 | 1995-10-27 | 導体板上の貫通接続部の製法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5799393A (ja) |
EP (1) | EP0738456A1 (ja) |
JP (1) | JPH09507969A (ja) |
DE (1) | DE19541495A1 (ja) |
TW (1) | TW310521B (ja) |
WO (1) | WO1996015651A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5620612A (en) * | 1995-08-22 | 1997-04-15 | Macdermid, Incorporated | Method for the manufacture of printed circuit boards |
US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
SE523150C2 (sv) | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
US6600214B2 (en) * | 2000-05-15 | 2003-07-29 | Hitachi Aic Inc. | Electronic component device and method of manufacturing the same |
US6617520B1 (en) | 2000-08-30 | 2003-09-09 | Heatron, Inc. | Circuit board |
US6586683B2 (en) * | 2001-04-27 | 2003-07-01 | International Business Machines Corporation | Printed circuit board with mixed metallurgy pads and method of fabrication |
US6791845B2 (en) * | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
US20050003331A1 (en) * | 2003-05-02 | 2005-01-06 | Stephenie Menzies | System and method for studying a subject area, such as art |
DE102019220451A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
DE102019220458A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3571923A (en) * | 1968-12-30 | 1971-03-23 | North American Rockwell | Method of making redundant circuit board interconnections |
DE1924775B2 (de) * | 1969-05-14 | 1971-06-09 | Verfahren zur herstellung einer leiterplatte | |
GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
GB1303851A (ja) * | 1970-03-09 | 1973-01-24 | ||
FR2128355A1 (ja) * | 1971-03-01 | 1972-10-20 | Fernseh Gmbh | |
GB1396481A (en) * | 1973-02-15 | 1975-06-04 | Matsushita Electric Ind Co Ltd | Manufacture of printed circuit boards |
CA981808A (en) * | 1973-02-22 | 1976-01-13 | Hyogo Hirohata | Method for making a printed circuit |
GB1478341A (en) * | 1973-06-07 | 1977-06-29 | Hitachi Chemical Co Ltd | Printed circuit board and method of making the same |
AU506288B2 (en) * | 1975-10-20 | 1979-12-20 | Nippon Electric Co., Ltd | Printed circuit board |
GB2118369B (en) * | 1982-04-06 | 1986-05-21 | Kanto Kasei Company Limited | Making printed circuit boards |
US4512829A (en) * | 1983-04-07 | 1985-04-23 | Satosen Co., Ltd. | Process for producing printed circuit boards |
ATE56050T1 (de) * | 1987-04-24 | 1990-09-15 | Siemens Ag | Verfahren zur herstellung von leiterplatten. |
US5309632A (en) * | 1988-03-28 | 1994-05-10 | Hitachi Chemical Co., Ltd. | Process for producing printed wiring board |
JPH01264290A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | プリント配線板の製造方法 |
JP2636537B2 (ja) * | 1991-04-08 | 1997-07-30 | 日本電気株式会社 | プリント配線板の製造方法 |
US5207888A (en) * | 1991-06-24 | 1993-05-04 | Shipley Company Inc. | Electroplating process and composition |
EP0584386A1 (de) * | 1992-08-26 | 1994-03-02 | International Business Machines Corporation | Leiterplatte und Herstellungsverfahren für Leiterplatten |
JP2783093B2 (ja) * | 1992-10-21 | 1998-08-06 | 日本電気株式会社 | プリント配線板 |
-
1995
- 1995-10-27 EP EP95935814A patent/EP0738456A1/de not_active Ceased
- 1995-10-27 US US08/669,330 patent/US5799393A/en not_active Expired - Fee Related
- 1995-10-27 JP JP8515629A patent/JPH09507969A/ja active Pending
- 1995-10-27 WO PCT/DE1995/001497 patent/WO1996015651A1/de not_active Application Discontinuation
- 1995-11-01 TW TW084111514A patent/TW310521B/zh active
- 1995-11-08 DE DE19541495A patent/DE19541495A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO1996015651A1 (de) | 1996-05-23 |
DE19541495A1 (de) | 1996-05-15 |
US5799393A (en) | 1998-09-01 |
TW310521B (ja) | 1997-07-11 |
EP0738456A1 (de) | 1996-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5321873B2 (ja) | 接合パッドを具えた相互接続構造、および、接合パッド上にバンプ部位を作成する方法 | |
US4285780A (en) | Method of making a multi-level circuit board | |
DE19954941C2 (de) | Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte | |
US7670962B2 (en) | Substrate having stiffener fabrication method | |
ES2565214T3 (es) | Método para formar depósitos de soldadura sobre sustratos | |
US20060030147A1 (en) | Selectively coating bond pads | |
US20030122256A1 (en) | Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
JPH11330295A (ja) | 集積回路アッセンブリおよび集積回路アッセンブリを形成する方法 | |
JPH09507969A (ja) | 導体板上の貫通接続部の製法 | |
JPH02154497A (ja) | マイクロ波集積回路基板およびその製造法 | |
WO2003043393A1 (fr) | Carte de circuit imprime et procede de fabrication | |
US5539181A (en) | Circuit board | |
US6022466A (en) | Process of plating selective areas on a printed circuit board | |
US6730859B2 (en) | Substrate for mounting electronic parts thereon and method of manufacturing same | |
US5863406A (en) | Method of manufacturing a printed circuit board | |
EP0127955B1 (en) | Manufacture of printed circuit boards | |
KR100393271B1 (ko) | 다층 전자부품탑재용 기판의 제조 방법 | |
EP0042943A1 (en) | Multilayer integrated circuit substrate structure and process for making such structures | |
EP0062084A1 (en) | Multi-level circuit and method of making same | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
JP3641225B2 (ja) | 電気回路基板及びその製造方法 | |
JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2787230B2 (ja) | 電子部品塔載用基板 | |
JPH04206685A (ja) | ホウロウ回路基板の接地構造とその形成方法 | |
JP2001291800A (ja) | 電子部品用パッケージ |