TW310521B - - Google Patents

Download PDF

Info

Publication number
TW310521B
TW310521B TW084111514A TW84111514A TW310521B TW 310521 B TW310521 B TW 310521B TW 084111514 A TW084111514 A TW 084111514A TW 84111514 A TW84111514 A TW 84111514A TW 310521 B TW310521 B TW 310521B
Authority
TW
Taiwan
Prior art keywords
circuit board
patent application
hole
gold
application scope
Prior art date
Application number
TW084111514A
Other languages
English (en)
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Application granted granted Critical
Publication of TW310521B publication Critical patent/TW310521B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0344Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1423Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明 ( 1 ) 1 1 I 詳 细 說 明 1 1 1 C 發 明 的 背 景 ] yV 1 I 本 發 明 關 於 —. 種 在 —‘ 電 路 板 上 做 貫 穿 接 點 的 方 法 ( 申 請 先 1 1 閲 | 請 專 利 範 圍 第 1 項) 及 一 種 電 路 板 ( 申 請 專 利 範 圍 第 9 項 讀 背 I 面 I ) 〇 在 一 多 層 電 路 板 上 做 貫 穿 接 點 時 已 有 一 些 習 知 技 術 之 注 1 I 意 1 I 先 將 鍍 飼 之 電 路 板 在 貫 穿 接 點 的 預 定 位 置 穿 孔 並 利 用 電 化 事 1 I 1 程 序 把 孔 内 壁 沈 積 鋦 以 鍍 上 金 屬 〇 在 此 飼 不 P 沈 積 到 孔 填 1 壁 鍍 金 孔 及 寫 本 装 上 也 沈 積 到 整 個 鍍 飼 面 上 0 然 後 把 屬 的 以 後 頁 —/ 1 f 形 成 導 線 路 線 的 位 置 用 防 蝕 漆 或 抗 蝕 膜 覆 蓋 〇 未 覆 蓋 的 銅 [ 1 面 則 刻 蝕 掉 如 此 把 防 蝕 漆 溶 解 掉 後 留 下 所 要 的 導 媒 路 1 1 及 鍍 金 靨 的 貫 穿 接 點 0 在 將 壁 鍍 金 靨 時 就 必 狀 會 有 多 餘 1 訂 的 铜 析 出 電 路 板 的 鍍 铜 面 上 而 這 種 多 餘 的 m Μ 後 在 刻 蝕 1 | 時 却 還 須 溶 掉 0 因 此 製 造 電 路 板 的 程 序 的 成 本 提 高 0 此 外 1 1 t 習 知 技 術 亦 有 在 未 鍍 綢 的 電 路 板 上 用 網 板 印 刷 程 序 印 上 1 1 —_. 層 導 電 糊 它 同 時 充 滿 該 穿 孔 而 構 成 穿 接 點 但 這 種 方 法 1 .泉 1 | 的 缺 點 為 由 於 穿 孔 已 用 導 電 棚 封 閉 因 此 貫 穿 接 點 在 插 接 安 裝 程 序 中 不 能 用 來 插 接 電 構 件 的 端 子 接 腳 〇 如 此 就 必 1 1 須 設 附 加 的 孔 使 電 構 件 的 端 子 接 腳 穿 過 〇 但 這 些 附 加 的 1 1 孔 需 要 附 加 的 空 間 這 種 附 加 的 空 間 尤 其 在 多 層 接 線 的 場 1 | 合 並 不 存 在 電 路 板 上 〇 1 I C 本 發 明 的 優 點 ] 1 1 相 形 之 下 分 別 具 有 电 請 專 利 範 圍 第 — 項 及 第 九 項 之 1 1 特 點 的 本 發 明 方 法 及 電 路 的 優 3- 點 為 在 鍍 覆 铜 的 電 路 板 上 1 1 1 1 準 標 家 國 國 中 用 適 度 尺 張 紙 本 規 楚 公 97 經濟部中央標準局員工消費合作社印製 3105^1 ^ 五、發明説明(2) 不必將隨後須再刻蝕掉的附加之金靥分離。此外遢有一優 點:貫穿接點可用於構件的端子接腳作貫穿安装之用,因 此不須附加之鑽孔*且因而可省却在電路板上的空間。此 外在製造類電路板時工作過程簡化,故可節省成本。 利用申請專利範圍附靥項的措施可使本發明的方法或 電路板進一步有利地改善。特別有利的是在電路板鑕孔後 或構造化後把催化劑施覆上去,如此*在隨後的電化學鍍 金龎時,金騸可直接施覆到催化劑上,而不必重新將催化 劑活化。 特別有利的是:該電化學鍍金屬作業施覆的壁層很薄 ,使刺餘的孔仍保持可貫通,因此仍可將構件之端子接腳 容納。 另一優點在於:電化學鍍金龎作業使用鎳或鎳化合物 。鎳層對腐蝕有抵抗性,因此電路板表面不須再用附加之 鈍化(Passivierung)層保護。 此外有利的是:不僅孔周圍的軟焊眼,連導電路線的 部分也都用鍍金靥層覆蓋。如此,這些部分也更能受保護 ,遴免腐蝕影響。 為了將電路板軟焊(上焊錫)過程或结合作業改善, 宜將電路板覆Μ鈀或將端子接合區覆Μ金層。如此亦可有 利地利用習知之结合程序,如釘頭(N a i 1 h e ad )或熱壓( Thermocompression)使用细的结合金屬絲。然後這種结合 金臛絲可直接结合到一積體電路(它呈晶片形式施覆)的 -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) ----------装------訂-------涑 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 !i〇52l S_ 〜—-........ ...—--- i'發明説明(3 ) ♦ 相翮接合區(Land)上。 〔圖式〕 圖式中顯示本發明二個實施例,並在以下說明書中詳 述。 第一圖a到第一圖g為第一實施例的剖面圖; 第二圖a到第二圖c為第二實施例的剖面圖; 第三圖為帶有構件的電路板剖面圖。 〔符號說明〕 (1 ) 電路板 (2a)軟焊眼 (2b)導鼋 (3 ) 孔 (4 ).催化劑 (5 ) 防刻蝕護層(漆) (6 ) 遮罩 (7 ) 電化學金騙鍍層 (8 ) 孔 (1 9 )護層 (2 0 )電子構件 (2 1 )端子接腳 (23)晶片 (2 4 )金屬絲 〔實施例之說明] 第一圖a到c顯示在製造本發明電路板第—實施例的 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ----------神衣------1T-------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(>) 各階段的横截面。圖式僅作示意表示,尤其是對於層厚度 及孔徑並不按比例顯示。第一圖a顯示一霪路板(1)之 剖面,其中鑽有一垂直孔(3)。電路板的上、下側鍍以 一層铜(2)。此鍍铜電路(1)中,在預定位置鑽了一 定直徑的孔(3)。鑽了孔(3)之後,如第一圖b所示 。將孔(3)的壁施一種黏著劑。所用黏著劑為一種厚約 3〜10微米的銅覆層,用化學法式電鍍法施覆。在本發明另 一種方式中,孔(3)的壁係覆以一種催化劑,對以後電 路板及孔的鍍金屬作起作用。利用一回火(Temper)程序將 催化劑穩定化。所用催化劑宜為鈀。依第一圖c ,利用適 當遮罩(Maskierung)步驟,例如利用印刷或平版印刷 (lithographic)的遮罩把一層防刻蝕護層(5)施覆上去 ,使得在孔周圍仍在有一部分面積(宜圼環形)被覆蓋。 該防刻蝕護層(5)或防刻蝕漆在電路板(1)上同時蓋 住孔(3)與所有Μ後要形成導電路線(2b)的位置。 施覆防刻蝕漆(5)後,將未被覆蓋的自由的飼表面如第 一圖d刻触掉,然後把防刻蝕漆除去。如此留下所形成之 軟焊眼(2a),催化劑(4)存在孔(3)及導電路媒 (2b)中。利用另一遮罩(6)依第一圖e把電路板( 1 )中不要被Μ後金靥鍍層沾上的位置蓋住。特別是®:焊 眼(2a)及所要鍍的導電路線(2b)則留空不蓋住。 但也可依第一圖把(例如在下側的)導電路線完全蓋住’ 使之不能被鍍上金屬。 -6 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐)
In I n^— I— ---- V':* -t ^^^^1 I ^nn nn It 一 —1 me m ^^^^1 f^n· (請先閱讀背面之注意事項再填寫本頁) A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明 ( ) 1 1 依 第 — 圖 f 9 只 有 自 由 留 空 的 位 置 會 有 電 化 學 鍍 金 屬 1 1 I 作 用 i 其 中 尤 其 是 在 鑽 孔 ( 3 ) 之 處 t 金 屬 繞 著 軟 焊 眼 ( 1 1 I 2 a ) 周 圍 經 由 催 化 劑 ( 4 ) 完 全 連 貫 成 —‘ Η 0 鍍 金 靨 的 請 龙 1 1 閱 I 孔 ( 8 ) 呈 匣 形 * 因 此 所 要 安 裝 的 電 子 元 件 的 端 子 接 腳 還 讀 背 1 | 面 I 可 插 入 該 開 P 中 0 電 化 學 金 靥 鍍 層 ( 7 ) 宜 用 鎳 或 鏡 化 合 1 1 物 使 鍍 覆 金 屬 的 表 面 有 利 地 防 腐 蝕 0 依 第 — ran 画 8 可 再 作 意 事 項 1 I 另 —* 定 遮 罩 步 驟 9 其 中 在 位 置 ( 9 ) 的 未 鍍 金 靥 的 導 電 路 再 填 1 1 寫 線 $ 或 導 電 路 線 ( 2 b ) 的 部 份 舉 例 而 .. 覆 — 層 鈀 尽 頁 1 或 金 製 的 覆 層 〇 特 別 是 可 將 —* 细 的 结 合 薦 躲 Η 習 知 结 合 方 1 1 法 到 此 面 上 其 中 該 结 合 金 靨 m 的 第 二 端 與 積 體 電 路 的 晶 1 I 片 ( 2 3 ) 上 的 一 相 關 連 接 區 域 结 合 〇 1 訂 為 了 簡 明 起 見 —» 般 的 工 作 步 驟 如 電 路 板 表 面 除 油 1 脂 催 化 劑 反 懕 化 鈍 化 施 銲 錫 止 漆 或 附 件 印 刷 等 都 1 1 略 而 不 提 〇 I 1 第 二 圖 a C 顯 示 之 第 二 實 施 例 為 本 發 明 製 造 方 法 之 1 % 1 1 變 更 之 操 作 步 驟 第 二 圖 a 中 一 如 第 一 圖 a 從 一 雙 面 鍍 銅 的 電 路 板 ( 1 ) 起 始 9 在 其 中 鑽 設 一 個 或 更 多 的 孔 ( 1 1 3 ) 0 此 處 在 第 二 圖 b 中 與 第 一 圖 C 相 似 孔 ( 3 ) 1 1 用 防 刻 触 護 漆 ( 5 ) 蓋 住 0 刻 胜 後 1 如 第 二 圖 C 9 留 下 在 1 | 孔 ( 3 ) 上 的 軟 焊 眼 ( 2 a ) 與 導 電 路 線 ( 2 b ) 此 處 1 I * 在 下 方 法 步 驟 中 0 把 催 化 劑 ( 4 ) 施 到 孔 ( 3 ) 内 壁 1 1 上 0 然 後 9 其 他 的 方 法 步 驟 一 如 第 一 苴 施 例 之 第 一 圖 e 1 1 f S 進 行 〇 1 1 - 7- 1 1 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 310521 A7 B7 五、發明説明(b ) 因此第二實施例與第一實施例不同主要在於,在軟焊 眼及導電路媒產生之後才將催化劑(4)施入孔(3)中 。如此有一好處,即:催化劑(4)不需作反應化作用, 因為不要延遅多久的時間,Μ後的方法步驟就可利用,因 此催化劑(4 )仍保持有效。 第三圖顯示本發明電路板(1)之一切面,其中一電 子構件(20)的二支端子接腳(2 1)插入鍍金靨的孔 (8)中。端子接腳(2 1)在一軟焊過程中沾上焊錫( 22),使它與電化學金屬鍍層(7)導通。此外,在電 路板(1)上有一帶有積體電路的晶片(23)設在一導 電路媒(2b)的一部分上。在晶片(23)的端子桌間 有一结合金屬絲(24)接到其他導電路線(2b),該 導電路線(2b)先前鍍有金屬之護層(19)),例如 黃金層。结合金靨絲(24)可用習知製造方法结合在此 黃金層上。 而製造接點的詳细方法步驟係習知者,茲不赘述。 ---------^-------訂------束 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 一 8 - 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. ABCD 經濟部中央標準局員工消費合作社印製 々、申請專利範圍 1 ·—種在一電路板上做貫穿接點的方法,其中該電 路板用至少二層網鍍覆在預定位置鑽孔以做貫穿接點,且 孔壁用一電化學沈積程序鍍Μ金靨,其特激在: (a) 把一種黏著劑或一種催化劑(4)施到孔(3 )的壁上, (b) 施一種防刻蝕護漆(5),在飼層(2)上圼 環形繞著孔(3)周圍,其中該防刻蝕護漆(5)也蓋住 孔(3)及所設的導電路線(2b), (c) 將未蓋住之鋦面刻蝕掉,然後把防刻蝕護漆( 5)至少從環形銅面(軟焊眼)及孔(3)處溶掉,且 (d) 利用電化學金靨鍍層(7)使砍焊眼(2a) 與孔(3)的壁經由催化劑(4)菱成可導電相通。 2·如申請專利範圍第1項之在一電路板上做貫穿接 點的方法,其中: 該催化劑(4 )在軟焊眼(2 a )刻蝕後才施到孔( 3 )的堃上。 3 *如申請專利範圍第1項之在一電路板上做貫穿接 點的方法,其中: 該黏著劑(4)為一種化學電鍍施覆之銅層,厚度小 於1 0微米。 4·如申請專利範圍第1或第2項之在一電路板上做 貫穿接點的方法,其中: 該電化學金牖鍍層(7)呈薄層及匣狀施覆到孔(3 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 泉 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇Χ:297公釐) A8 B8 C8 D8 310521 六、申請專利範圍 )的壁上。 (請先閲讀背面之注意事項再填寫本頁) 5·如申請專利範圍第1或第2項之在一電路板上做 貫穿接點的方法,其中: 該電化學金靨鍍層(7)為鎳或鎳化合物。 6 ·如申請專利範圍第1或第2項之在一電路板上做 貫穿接點的方法,其中: 導電路媒(2b)至少部分地用電化學金靨鍍層(7 )蓋住。 7 *如申請專利範圍第6項之在一電路板上做貫穿接 點的方法,其中: 該導電路線(2b)的預定部分用鈀或金的護層(1 9 )蓋住。 8·如申請專利範圍第7項之在一電路板上做貫穿接 點的方法,其中: 在該護層(19)上施加结合金屬絲(24),呈接 到半導體晶片(2 3 )的電線的形式。 經濟部中央標準局員工消费合作社印製 9 * 一種依申請專利範圃第1項方法所製的多層電路 板,其中,在電路板(1)上設有一構件(20),它至 少有一端子接腳(2 1)適過鍍金龎的孔(8)並與電化 學金屬鍍層(7)砍焊住。 1 0 *如申請專利範圍第9項之多層電路板,其中: 在該電路板上至少有一構件,圼晶片(23)形式, 該構件至少經一结合金屬絲(24)與鍍金屬的護層( 本纸張尺度適用中國國家標準(CNS)A4規格(210x297公釐) A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 申請專利範圍 9 )連接 (請先閲讀背面之注意事項再填寫本頁) -裝- 、va 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW084111514A 1994-11-09 1995-11-01 TW310521B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4439948 1994-11-09

Publications (1)

Publication Number Publication Date
TW310521B true TW310521B (zh) 1997-07-11

Family

ID=6532834

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084111514A TW310521B (zh) 1994-11-09 1995-11-01

Country Status (6)

Country Link
US (1) US5799393A (zh)
EP (1) EP0738456A1 (zh)
JP (1) JPH09507969A (zh)
DE (1) DE19541495A1 (zh)
TW (1) TW310521B (zh)
WO (1) WO1996015651A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620612A (en) * 1995-08-22 1997-04-15 Macdermid, Incorporated Method for the manufacture of printed circuit boards
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
SE523150C2 (sv) 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
US6600214B2 (en) * 2000-05-15 2003-07-29 Hitachi Aic Inc. Electronic component device and method of manufacturing the same
US6617520B1 (en) 2000-08-30 2003-09-09 Heatron, Inc. Circuit board
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
US6791845B2 (en) * 2002-09-26 2004-09-14 Fci Americas Technology, Inc. Surface mounted electrical components
WO2004099922A2 (en) * 2003-05-02 2004-11-18 Stephanie Menzies A system and method for studying a subject area, such as art
DE102019220458A1 (de) * 2019-12-20 2021-06-24 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte
DE102019220451A1 (de) * 2019-12-20 2021-06-24 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung einer Leiterplatte und Leiterplatte

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
GB1310880A (en) * 1969-06-13 1973-03-21 Microponent Dev Ltd Multi-layer printed circuit board assemblies
GB1303851A (zh) * 1970-03-09 1973-01-24
FR2128355A1 (zh) * 1971-03-01 1972-10-20 Fernseh Gmbh
GB1396481A (en) * 1973-02-15 1975-06-04 Matsushita Electric Ind Co Ltd Manufacture of printed circuit boards
CA981808A (en) * 1973-02-22 1976-01-13 Hyogo Hirohata Method for making a printed circuit
GB1478341A (en) * 1973-06-07 1977-06-29 Hitachi Chemical Co Ltd Printed circuit board and method of making the same
AU506288B2 (en) * 1975-10-20 1979-12-20 Nippon Electric Co., Ltd Printed circuit board
GB2118369B (en) * 1982-04-06 1986-05-21 Kanto Kasei Company Limited Making printed circuit boards
US4512829A (en) * 1983-04-07 1985-04-23 Satosen Co., Ltd. Process for producing printed circuit boards
DE3860511D1 (de) * 1987-04-24 1990-10-04 Siemens Ag Verfahren zur herstellung von leiterplatten.
US5309632A (en) * 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
JPH01264290A (ja) * 1988-04-15 1989-10-20 Hitachi Ltd プリント配線板の製造方法
JP2636537B2 (ja) * 1991-04-08 1997-07-30 日本電気株式会社 プリント配線板の製造方法
US5207888A (en) * 1991-06-24 1993-05-04 Shipley Company Inc. Electroplating process and composition
EP0584386A1 (de) * 1992-08-26 1994-03-02 International Business Machines Corporation Leiterplatte und Herstellungsverfahren für Leiterplatten
JP2783093B2 (ja) * 1992-10-21 1998-08-06 日本電気株式会社 プリント配線板

Also Published As

Publication number Publication date
DE19541495A1 (de) 1996-05-15
EP0738456A1 (de) 1996-10-23
US5799393A (en) 1998-09-01
WO1996015651A1 (de) 1996-05-23
JPH09507969A (ja) 1997-08-12

Similar Documents

Publication Publication Date Title
TW310521B (zh)
TW551004B (en) Method for manufacturing a printed circuit board
CN102625579B (zh) 电子部件内置线路板
TW519862B (en) Inverted micro-vias
JPH088417B2 (ja) 多層プリント配線板
JP4767004B2 (ja) プリント配線基板の導通形成方法
TW297937B (zh)
JPH1074859A (ja) Qfn半導体パッケージ
JPS60218900A (ja) 印刷配線板
JP2005251883A (ja) プリント配線板
JP2926956B2 (ja) プリント基板
TW551020B (en) Structure of bonding pads of printed circuit board (PCB)
JP3095857B2 (ja) 電子部品搭載用基板
JP2001291800A (ja) 電子部品用パッケージ
JP2002094199A (ja) フレキシブル回路基板および電子デバイス
JPS5880895A (ja) 両面プリント回路用基板および両面プリント回路板装置ならびにその製法
JPS63240093A (ja) プリント配線板の製造方法
JPS59155191A (ja) フレキシブルプリント配線板
JPS59154098A (ja) セラミツクスル−ホ−ルプリント基板の製造方法
JPS603189A (ja) リ−ド線の接続方法
JP2000124571A (ja) ボンディング用プリント配線板
JPS61222196A (ja) 厚膜導体の接続構造
JPS59198791A (ja) 配線基板
JPH10326636A (ja) 電子部品用材料
JPS62241395A (ja) 多層配線基板