DE19541495A1 - Verfahren zur Herstellung einer Durchkontaktierung auf einer Leiterplatte - Google Patents
Verfahren zur Herstellung einer Durchkontaktierung auf einer LeiterplatteInfo
- Publication number
- DE19541495A1 DE19541495A1 DE19541495A DE19541495A DE19541495A1 DE 19541495 A1 DE19541495 A1 DE 19541495A1 DE 19541495 A DE19541495 A DE 19541495A DE 19541495 A DE19541495 A DE 19541495A DE 19541495 A1 DE19541495 A1 DE 19541495A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- bores
- holes
- copper
- catalyst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1423—Applying catalyst before etching, e.g. plating catalyst in holes before etching circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
Die Erfindung geht aus von einem Verfahren zur Herstellung
einer Durchkontaktierung auf einer Leiterplatte bzw. von ei
ner Leiterplatte nach den nebengeordneten Ansprüchen 1 und
9. Bei der Herstellung einer Durchkontaktierung auf einer
mehrlagigen Leiterplatte ist schon bekannt, zunächst die
kupferkaschierte Leiterplatte an den vorgesehenen Stellen
für die Durchkontaktierung zu durchbohren und mittels eines
galvanischen Prozesses die Innenwandung der Bohrung durch
Kupferabscheidung zu metallisieren. Dabei wird das Kupfer
nicht nur auf die Wandung der Bohrung, sondern auf die ganze
Kupferfläche abgeschieden. Anschließend werden die metalli
sierten Bohrungen und die Stellen, die später die Leiterbah
nen bilden, mittels eines Ätzschutzlackes oder Resistfilmes
abgedeckt. Die nicht abgedeckten Kupferflächen werden her
ausgeätzt, so daß nach dem Ablösen des Ätzschutzlackes die
gewünschten Leiterbahnen sowie die metallisierten Durchkon
taktierungen bestehen bleiben. Bei der Metallisierung der
Wandung wird dabei zwangsläufig zusätzlich Kupfer auf die
Kupferflächen der Leiterplatte abgeschieden. Dieses zusätz
liche Kupfer muß später beim Ätzen jedoch wieder abgelöst
werden, wodurch der Herstellprozeß für die Leiterplatte ver
teuert wird. Bekannt ist weiter, auf einer nicht kaschierten
Leiterplatte im Siebdruckverfahren eine leitfähige Paste
aufzudrucken, die gleichzeitig die Bohrungen ausfüllt und
somit eine Durchkontaktierung bildet. Dieses Verfahren hat
jedoch den Nachteil, daß die Durchkontaktierung zur Aufnahme
eines Anschlußdrahtes eines elektrischen Bauelementes bei
dem Verfahren der Durchsteckmontage nicht mehr verwendet
werden kann, da die Bohrungen mit der Leitpaste verschlossen
sind. Es müssen dann zusätzliche Bohrungen vorgesehen wer
den, durch die die Anschlußdrähte der Bauelemente gesteckt
werden. Diese zusätzlichen Bohrungen benötigen jedoch einen
zusätzlichen Platz, der insbesondere bei einer Mehrlagenver
drahtung auf der Leiterplatte nicht immer vorhanden ist.
Das erfindungsgemäße Verfahren bzw. die Leiterplatte mit den
kennzeichnenden Merkmalen der nebengeordneten Ansprüche 1
und 9 hat demgegenüber den Vorteil, daß auf der kupferka
schierten Leiterplatte kein zusätzliches Metall abgeschieden
wird, das anschließend wieder weggeätzt werden muß. Des wei
teren ergibt sich der Vorteil, daß die Durchkontaktierungen
für die Durchsteckmontage der Anschlußdrähte der Bauelemente
benutzt werden können, so daß zusätzliche Bohrungen entfal
len und damit Platz auf der Leiterplatte eingespart wird.
Weiterhin vereinfacht sich der Arbeitsablauf bei der Her
stellung einer derartigen Leiterplatte, so daß dadurch auch
Kosten eingespart werden.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnah
men sind vorteilhafte Weiterbildungen und Verbesserungen des
erfindungsgemäßen Verfahrens bzw. der Leiterplatte gegeben.
Besonders vorteilhaft ist, daß der Katalysator entweder nach
dem Bohren oder nach dem Strukturieren der Leiterplatte auf
gebracht wird. Dadurch kann bei der anschließenden elektro
chemischen Metallisierung das Metall direkt auf den Kataly
sator aufgebracht werden, ohne daß dieser erneut aktiviert
werden muß.
Besonders vorteilhaft ist, daß die elektrochemische Metalli
sierung so dünnwandig aufgebracht wird, daß der restliche
Bohrungsteil noch durchgängig bleibt, so daß er noch die An
schlußdrähte der Bauelemente aufnehmen kann.
Ein weiterer Vorteil besteht auch darin, daß für die elek
trochemische Metallisierung Nickel oder Nickelverbindungen
verwendet werden. Nickelschichten sind gegen Korrosion be
ständig, so daß die Oberfläche der Leiterplatte nicht durch
eine zusätzliche Passivierungsschicht geschützt werden muß.
Günstig ist weiterhin, daß nicht nur die Lötaugen um die
Bohrungen, sondern auch Teile der Leiterbahnen mit der Me
tallisierung abgedeckt werden. Dadurch sind auch diese Teile
gegen Korrosionseinflüsse weitgehend geschützt.
Um den Lötvorgang oder das Bonden der Leiterplatte zu ver
bessern, können die Leiterbahnen vorzugsweise mit Palladium
bzw. Anschlußlands mit einer Goldschicht überzogen sein. Da
durch können vorteilhaft auch dünne Bonddrähte durch die üb
lichen Bondverfahren, beispielsweise Nailhead bzw. Thermo
kompression verwendet werden. Diese Bonddrähte können dann
direkt auf entsprechende Lands einer integrierten Schaltung,
die als Chip aufgebracht ist, gebondet werden.
Zwei Ausführungsbeispiele der Erfindung sind in der Zeich
nung dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen die Fig. 1a bis 1g Schnittbilder ei
nes ersten Ausführungsbeispiels, die Fig. 2a bis 2c zei
gen Schnittbilder eines zweiten Ausführungsbeispiels, und
Fig. 3 zeigt eine Leiterplatte mit Bauelementen im Aus
schnitt.
Die Fig. 1a bis 1g zeigen im Querschnitt einzelne Stadien
bei der Herstellung der erfindungsgemäßen Leiterplatte eines
ersten Ausführungsbeispiels. Die Figuren sind nur schema
tisch dargestellt und zeigen insbesondere bezüglich der
Schichtdicken oder der Bohrungen keine maßstabsgetreue Wie
dergabe. Fig. 1a zeigt einen Ausschnitt aus einer Leiter
platte 1, in die eine senkrechte Bohrung 3 eingebracht
wurde. Die Leiterplatte ist auf ihrer Ober- und Unterseite
mit einer Schicht Kupfer 2 kaschiert. In der kupferkaschier
ten Leiterplatte 1 werden die Bohrungen 3 an vorgegebenen
Stellen mit einem bestimmten Durchmesser eingebracht. Nach
dem Einbringen der Bohrungen 3 wird gemäß der Fig. 1b die
Wandung der Bohrung 3 mit einem Haftvermittler versehen. Als
Haftvermittler ist eine chemisch oder galvanisch
aufgebrachte dünne Kupferschicht von ca. 3 bis 10
Mikrometern Stärke vorgesehen. In alternativer Ausgestaltung
der Erfindung wird die Wandung der Bohrung 3 mit einem
Katalysator 4 belegt, der die spätere Metallisierung der
Leiterplatte und der Bohrungen bewirkt. Durch einen
Temperprozeß wird der Katalysator stabilisiert. Als
Katalysator wird vorzugsweise Palladium verwendet. Gemäß der
Fig. 1c wird mit einem geeigneten Maskierungsschritt,
beispielsweise durch Aufdrucken oder lithographisches
Maskieren, eine Ätzschutzschicht 5 so aufgebracht, daß um
die Bohrung herum noch eine Teilfläche, vorzugsweise
ringförmig, abgedeckt ist. Die Ätzschutzschicht bzw. der
Ätzschutzlack 5 deckt auf der Leiterplatte 1 gleichzeitig
die Bohrungen 3 und auch alle die Stellen ab, die später die
Leiterbahnen 2b bilden sollen. Nach dem Aufbringen des
Ätzschutzlackes 5 werden die freien Kupferflächen gemäß der
Fig. 1d freigeätzt und anschließend der Ätzschutzlack 5
entfernt. Dadurch bleiben die gebildeten Lötaugen 2a, der
Katalysator 4 in der Bohrung 3 sowie die Leiterbahnen 2b
bestehen. Mittels einer weiteren Maske 6 werden entsprechend
der Fig. 1e die Stellen der Leiterplatte 1 abgedeckt, die
durch die nachfolgende Metallisierung nicht benetzt werden
sollen. Insbesondere werden die Lötaugen 2a sowie die zu
benetzenden Leiterbahnen 2b freigelassen. Es können jedoch
auch Leiterbahnen, beispielsweise auf der Unterseite gemäß
der Fig. 1e vollständig abgedeckt werden, so daß sie nicht
metallisiert werden können.
Gemäß der Fig. 1f erfolgt nun die elektrochemische Metalli
sierung der freien Stellen, wobei insbesondere bei den Boh
rungen 3 sich das Metall um die Lötaugen 2a, über den Kata
lysator 4 durchgehend verbindet. Die metallisierte Bohrung 8
ist hülsenförmig, so daß noch Anschlußbeinchen eines zu mon
tierenden Bauelementes in die Öffnung gesteckt werden kön
nen. Für die Metallisierung 7 werden vorteilhaft Nickel oder
Nickelverbindungen verwendet, so daß die metallisierten
Oberflächen vorteilhaft korrosionsgeschützt sind. Gemäß der
Fig. 1g kann nun ein weiterer Maskierungsschritt vorgenom
men werden, bei dem die nicht metallisierte Leiterbahn oder
Teile der Leiterbahn 2b an der Position 9 beispielsweise mit
einer Schutzschicht aus Palladium oder Gold überzogen wer
den. Auf diese Flächen kann dann insbesondere ein dünner
Bonddraht nach den bekannten Bondverfahren gebondet werden,
wobei das zweite Ende des Bonddrahtes mit einem entsprechen
den Land auf den Chip 23 der integrierten Schaltung gebondet
wird.
Aus Übersichtsgründen wurden Arbeitsschritte wie Entfetten
der Leiterplattenoberfläche, Reaktivieren des Katalysators,
Passivieren oder Aufbringen eines Lötstoplacks bzw. Be
stückungsdrucks weggelassen.
Die Fig. 2a bis 2c zeigen modifizierte Arbeitsschritte
des erfindungsgemäßen Herstellungsverfahrens als zweites
Ausführungsbeispiel. In Fig. 2a wird wie bei Fig. 1a von
einer doppelseitig kaschierten Leiterplatte 1 ausgegangen,
in die eine oder mehrere Bohrungen 3 eingebracht wurde. Ge
mäß der Fig. 2b wird nun ähnlich wie in Fig. 1c die Boh
rung 3 mit dem Ätzschutzlack 5 abgedeckt. Nach dem Freiätzen
bleiben dann entsprechend der Fig. 2c die Lötaugen 2a an
den Bohrungen 3 sowie die Leiterbahnen 2b stehen. Im näch
sten Verfahrensschritt wird nun an die Innenwandung der Boh
rung 3 der Katalysator 4 aufgebracht. Die weiteren Verfah
rensschritte erfolgen dann wie beim ersten Ausführungsbei
spiel entsprechend den Fig. 1e, 1f und 1g.
Das zweite Ausführungsbeispiel unterscheidet sich also im
wesentlichen dadurch, daß der Katalysator 4 erst nach dem
Aufbringen der Lötaugen und der Leiterbahnen in die Bohrun
gen 3 eingebracht wird. Dadurch ergibt sich der Vorteil, daß
eine Reaktivierung des Katalysators 4 nicht erforderlich
ist, da ohne große Zeitverzögerung die nachfolgenden Verfah
rensschritte angewandt werden können und somit der Katalysa
tor 4 wirksam bleibt.
Fig. 3 zeigt einen Ausschnitt aus der erfindungsgemäßen
Leiterplatte 1, bei der ein Bauelement 20 mit seinen beiden
Anschlußdrähten 21 in die metallisierte Bohrung 8 gesteckt
ist. Die Anschlußdrähte 21 werden in einem Lötvorgang mit
Lot 22 derart benetzt, daß sie sich mit der Metallisierung 7
verbinden. Des weiteren ist auf der Leiterplatte 1 ein Chip
23 mit einer integrierten Schaltung auf einem Teil einer
Leiterbahn 2b, einem Land, aufgebracht. Zwischen einem An
schlußpunkt des Chips 23 ist ein Bonddraht 24 zu einer wei
teren Leiterbahn 2b geführt, die zuvor mit einer metalli
schen Schutzschicht 19, beispielsweise einer Goldschicht,
überzogen wurde. Der Bonddraht 24 kann mit bekannten Ferti
gungsverfahren auf dieser Goldschicht gebondet werden.
Die einzelnen Verfahrensschritte zur Herstellung einer Kon
taktierung sind per se bekannt und müssen daher nicht näher
erläutert werden.
Claims (10)
1. Verfahren zur Herstellung einer Durchkontaktierung auf
einer Leiterplatte, wobei die Leiterplatte mit wenigstens
zwei Schichten aus Kupfer kaschiert ist und an vorgegebenen
Stellen Bohrungen für die Durchkontaktierung aufgebracht
sind und wobei die Wandung der Bohrungen durch einen elek
trochemischen Abscheidungsprozeß metallisiert wird, dadurch
gekennzeichnet,
- a) daß auf die Wandung der Bohrungen (3) ein Haftvermittler oder ein Katalysator (4) aufgebracht wird,
- b) daß auf dem Kupfer (2) ringförmig um die Bohrungen (3) ein Ätzschutzlack (5) aufgebracht wird, wobei der Ätz schutzlack (5) auch die Bohrungen (3) und die vorgesehe nen Leiterbahnen (2b) abdecken kann,
- c) daß die nicht abgedeckten Kupferflächen freigeätzt werden und anschließend der Ätzschutzlack (5) wenigstens von den ringförmigen Kupferflächen (Lötaugen) und den Boh rungen (3) abgelöst wird und
- d) daß durch elektrochemische Metallisierung (7) die Lötau gen (2a) mit den Wandungen der Bohrungen (3) über den Katalysator (4) elektrisch leitend verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Katalysator (4) erst nach dem Freiätzen der Lötaugen
(2a) auf die Wandung der Bohrungen (3) aufgebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
der Haftvermittler (4) eine chemisch, galvanisch
aufgebrachte Kupferschicht < 10 µm ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß die elektrochemische Metallisierung (7)
dünnschichtig und hülsenförmig auf die Wandung der Bohrungen
(3) aufgebracht wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß die elektrochemische Metallisie
rung (7) vorzugsweise Nickel oder Nickelverbindungen auf
weist.
6. Verfahren nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß vorgegebene Teile der Leiterbahnen
(2b) mit der elektrochemischen Metallisierung (7) abgedeckt
werden.
7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge
kennzeichnet, daß vorgegebene Teile (2b) mit einer
Schutzschicht (19) aus Palladium oder Gold abgedeckt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
auf der Schutzschicht (19) Bonddrähte (24) als elektrische
Zuleitungen zu einem Halbleiterchip (23) aufgebracht werden.
9. Mehrlagige Leiterplatte (Multilayer), hergestellt nach
dem Verfahren nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß auf der Leiterplatte (1) ein Bau
element (20) angeordnet ist, bei dem wenigstens ein An
schlußdraht (21) durch die metallisierte Bohrung (8) geführt
und mit der Metallisierung (7) verlötet ist.
10. Mehrlagige Leiterplatte nach Anspruch 9, dadurch gekenn
zeichnet, daß auf der Leiterplatte wenigstens ein Bauelement
als Chip (23) angeordnet ist, der über wenigstens einen
Bonddraht (24) mit der metallisierten Schutzschicht (19)
verbunden ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19541495A DE19541495A1 (de) | 1994-11-09 | 1995-11-08 | Verfahren zur Herstellung einer Durchkontaktierung auf einer Leiterplatte |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4439948 | 1994-11-09 | ||
DE19541495A DE19541495A1 (de) | 1994-11-09 | 1995-11-08 | Verfahren zur Herstellung einer Durchkontaktierung auf einer Leiterplatte |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19541495A1 true DE19541495A1 (de) | 1996-05-15 |
Family
ID=6532834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19541495A Withdrawn DE19541495A1 (de) | 1994-11-09 | 1995-11-08 | Verfahren zur Herstellung einer Durchkontaktierung auf einer Leiterplatte |
Country Status (6)
Country | Link |
---|---|
US (1) | US5799393A (de) |
EP (1) | EP0738456A1 (de) |
JP (1) | JPH09507969A (de) |
DE (1) | DE19541495A1 (de) |
TW (1) | TW310521B (de) |
WO (1) | WO1996015651A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0762814A1 (de) * | 1995-08-22 | 1997-03-12 | Macdermid Incorporated | Verfahren zur Herstellung von Leiterplatten |
DE102019220458A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
DE102019220451A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6162365A (en) * | 1998-03-04 | 2000-12-19 | International Business Machines Corporation | Pd etch mask for copper circuitization |
SE523150C2 (sv) | 2000-01-14 | 2004-03-30 | Ericsson Telefon Ab L M | Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt |
TW535465B (en) * | 2000-05-15 | 2003-06-01 | Hitachi Aic Inc | Electronic component device and method of manufacturing the same |
US6617520B1 (en) | 2000-08-30 | 2003-09-09 | Heatron, Inc. | Circuit board |
US6586683B2 (en) | 2001-04-27 | 2003-07-01 | International Business Machines Corporation | Printed circuit board with mixed metallurgy pads and method of fabrication |
US6791845B2 (en) * | 2002-09-26 | 2004-09-14 | Fci Americas Technology, Inc. | Surface mounted electrical components |
US20050003331A1 (en) * | 2003-05-02 | 2005-01-06 | Stephenie Menzies | System and method for studying a subject area, such as art |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3571923A (en) * | 1968-12-30 | 1971-03-23 | North American Rockwell | Method of making redundant circuit board interconnections |
DE1924775B2 (de) * | 1969-05-14 | 1971-06-09 | Verfahren zur herstellung einer leiterplatte | |
GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
GB1303851A (de) * | 1970-03-09 | 1973-01-24 | ||
FR2128355A1 (de) * | 1971-03-01 | 1972-10-20 | Fernseh Gmbh | |
GB1396481A (en) * | 1973-02-15 | 1975-06-04 | Matsushita Electric Ind Co Ltd | Manufacture of printed circuit boards |
CA981808A (en) * | 1973-02-22 | 1976-01-13 | Hyogo Hirohata | Method for making a printed circuit |
GB1478341A (en) * | 1973-06-07 | 1977-06-29 | Hitachi Chemical Co Ltd | Printed circuit board and method of making the same |
AU506288B2 (en) * | 1975-10-20 | 1979-12-20 | Nippon Electric Co., Ltd | Printed circuit board |
GB2118369B (en) * | 1982-04-06 | 1986-05-21 | Kanto Kasei Company Limited | Making printed circuit boards |
US4512829A (en) * | 1983-04-07 | 1985-04-23 | Satosen Co., Ltd. | Process for producing printed circuit boards |
EP0287843B1 (de) * | 1987-04-24 | 1990-08-29 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Leiterplatten |
US5309632A (en) * | 1988-03-28 | 1994-05-10 | Hitachi Chemical Co., Ltd. | Process for producing printed wiring board |
JPH01264290A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | プリント配線板の製造方法 |
JP2636537B2 (ja) * | 1991-04-08 | 1997-07-30 | 日本電気株式会社 | プリント配線板の製造方法 |
US5207888A (en) * | 1991-06-24 | 1993-05-04 | Shipley Company Inc. | Electroplating process and composition |
EP0584386A1 (de) * | 1992-08-26 | 1994-03-02 | International Business Machines Corporation | Leiterplatte und Herstellungsverfahren für Leiterplatten |
JP2783093B2 (ja) * | 1992-10-21 | 1998-08-06 | 日本電気株式会社 | プリント配線板 |
-
1995
- 1995-10-27 WO PCT/DE1995/001497 patent/WO1996015651A1/de not_active Application Discontinuation
- 1995-10-27 EP EP95935814A patent/EP0738456A1/de not_active Ceased
- 1995-10-27 US US08/669,330 patent/US5799393A/en not_active Expired - Fee Related
- 1995-10-27 JP JP8515629A patent/JPH09507969A/ja active Pending
- 1995-11-01 TW TW084111514A patent/TW310521B/zh active
- 1995-11-08 DE DE19541495A patent/DE19541495A1/de not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0762814A1 (de) * | 1995-08-22 | 1997-03-12 | Macdermid Incorporated | Verfahren zur Herstellung von Leiterplatten |
JPH09102676A (ja) * | 1995-08-22 | 1997-04-15 | Macdermid Inc | プリント回路板の製造法 |
DE102019220458A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
DE102019220451A1 (de) * | 2019-12-20 | 2021-06-24 | Vitesco Technologies Germany Gmbh | Verfahren zur Herstellung einer Leiterplatte und Leiterplatte |
Also Published As
Publication number | Publication date |
---|---|
WO1996015651A1 (de) | 1996-05-23 |
US5799393A (en) | 1998-09-01 |
TW310521B (de) | 1997-07-11 |
EP0738456A1 (de) | 1996-10-23 |
JPH09507969A (ja) | 1997-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10148042B4 (de) | Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung | |
DE112005000952T5 (de) | Elektronik-Modul und Verfahren zur Herstellung desselben | |
DE19962422C2 (de) | Verfahren zur Herstellung einer Mehrlagenleiterplatte | |
DE102017220175A1 (de) | Platinentechnologie für leistungselektronische Schaltungen | |
DE102007017831A1 (de) | Halbleitermodul | |
DE19509441C2 (de) | Integrierte Hybrid-Leistungsschaltungsvorrichtung | |
DE19817359A1 (de) | Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung | |
DE102005003125A1 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE19541495A1 (de) | Verfahren zur Herstellung einer Durchkontaktierung auf einer Leiterplatte | |
EP0645953B1 (de) | Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung | |
DE4235019C1 (de) | Leiterplattenherstellung sowie Montage- und Kontaktierungsverfahren für Bauelemente durch stromlose Metallabscheidung | |
EP0090820B1 (de) | Elektronische dünnschichtschaltung und deren herstellungsverfahren | |
DE102011076773A1 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE102011082537A1 (de) | Leiterplatte und elektrische Bauteile zum Einsatz in aggressiver Umgebung und Verfahren zur Herstellung einer solchen Leiterplatte | |
DE10103084A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE10233607B4 (de) | Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung | |
DE3328342C2 (de) | ||
DE19753149C2 (de) | Verfahren zum Herstellen eines Keramik-Metall-Substrates | |
EP1684341A2 (de) | Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung | |
DE1953678A1 (de) | Schaltungstraeger fuer elektrische Schaltungselemente und -bestandteile,sowie Verfahren zu dessen Herstellung | |
DE10065896B4 (de) | Elektronisches Bauteil mit Abschirmung und Verfahren zu seiner Herstellung | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
DE10223203A1 (de) | Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |