DE3328342C2 - - Google Patents

Description

Die Erfindung betrifft ein Verfahren zum Einlöten von Chipbauelementen auf Leiterplatten. Es ist bekannt, die für eine Schaltung notwendigen Chipbauelemente zunächst auf die Lötseite der Leiterplatte zu kleben, den Kleber dann aushärten zu lassen und danach die Chipbauelemente durch Schwall-, Schlepp- oder Tauchlöten zu kontaktieren. Dieses Verfahren hat jedoch den Nachteil, daß bereits bei einer nur einseitigen Bestückung zwei Prozeßschritte, nämlich das Kleben mit Aushärten sowie das Löten, notwendig sind und daß sich bei den drei genannten Lötverfahren mit entsprechend ausgestatteten Lötbädern bzw. Lötanlagen Abstände zwischen den Leiterbahnendbereichen von nur 0,3 . . . 0,4 mm erreichen lassen, was die Packungsdichte der Schaltung begrenzt.

Es ist weiter bekannt, auf die Kontaktflächen der Leiterbahnen für die Chipbauelemente Lotpaste durch Siebdrucken aufzubringen, was vorzugsweise in der Dickschichttechnik zum Bau von Hybridschaltungen benutzt wird. Die Chipbauelemente werden auf die gedruckten pastösen Lotpolster, die eine breiartige Mischung aus Lotmetallpulver, Lösungs- und Flußmittel darstellt, aufgesetzt, durch den breiartigen Zustand fixiert und durch anschließendes Reflowlöten eingelötet.

Dieses Verfahren hat den Nachteil, daß ein zusätzlicher Siebdruckprozeß mit der Lotpaste erforderlich ist. Bei zweiseitiger Bestückung der Platten wird dieser Weg sehr kompliziert. Ferner dürfen die Lotpolster nicht zu dünn sein und verlangen daher beim Drucken das Vermeiden engmaschiger Siebe, wodurch die Verwirklichung feiner Kontaktflächenstrukturen schwierig wird. Schließlich kommt es beim Aufschmelzen der Lotpolster leicht zum Spratzen, wobei auf der Schaltung vagabundierende Lotkugeln entstehen, die zur Ausbildung von elektrischen Neben- oder Kurzschlüssen führen können.

Schließlich ist es bekannt, die Kontaktflächen der Leiterbahnen für die Chipbauelemente auf den Schaltplatinen (wie konventionelle Leiterplatten, Dickschicht- oder Dünnfilmschaltungen) zunächst in einer ersten Stufe durch Schwall-, Schlepp- oder Tauchlöten mit Lotpolstern zu belegen, danach die Chipbauelemente mit ihren Kontaktflächen auf die Leiterbahnendbereiche aufzusetzen und mittels dickflüssiger Kolophoniumlösung zu fixieren und dann mit einer anschließenden zweiten Wärmebehandlung, z. B. in einem Durchlaufofen, als zweite Stufe die Chipbauelemente in die Schaltungen einzulöten. Ein derartiges Verfahren, wonach zunächst die Schaltplatinen hergestellt und danach im Tauch- oder Schwallbadverfahren verzinnt werden, wobei sich Lotkuppen ausbilden, die als Lotreservoir für einen späteren Reflow-Soldering-Prozeß dienen, ist z. B. aus G. Krüger: "Entwicklung und Anwendung von Tantal-Dünnschicht-Hybridbausteinen" in: Funkschau 1976, Heft 20, Seiten 853-856 bekannt. Nachteilig an diesem Verfahren ist es, daß zwei Wärmeprozesse erforderlich sind, daß die aufgebrachten Lotpolster gekrümmt und ballige Oberflächen aufweisen, wodurch die Chipbauelemente beim Aufsetzen zum seitlichen Wegrutschen neigen, und daß die Dicke der Lotpolster und damit die Menge des beim Reflowlöten vorhandenen Lotes einer gewissen Streubreite unterliegt, die nur schwer in den Griff zu bekommen ist. Des weiteren ist aus der GB 15 36 772 ein Verfahren zur Platinenherstellung bekannt, wobei eine Lotschicht galvanisch aufgebracht und anschließend umgeschmolzen wird.

Es ist Aufgabe der Erfindung, die Herstellung gedruckter Schaltungen in Chipbauweise wesentlich zu vereinfachen und eine stärkere Miniaturisierung zu ermöglichen sowie eine verbesserte Bestückungssicherheit zu erreichen, die insbesondere beim Aufbringen von Bauelementen mit planaren Anschlußflächen auf Leiterplatten mit feinen Anschlußgeometrien zum Tragen kommt.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Hauptanspruchs gelöst. Erfindungsgemäß werden auf die galvanisch aufgebrachte Lotschicht die Chipbauelemente mit planaren Anschlußflächen aufgesetzt und anschließend durch Reflowlöten kontaktiert, dadurch, daß der Reflow-Prozeß erst nach dem Aufsetzen der Chipbauelemente erfolgt, bleiben die Lotoberflächen eben, das Entstehen von balligen und gekrümmten Lotoberflächen wird verhindert und es wird somit eine präzise und rutschsichere Bestückung der Leiterplatten mit Chipbauelementen gewährleistet.

Das erfindungsgemäße Verfahren hat den Vorteil, daß es die Herstellung gedruckter Schaltungen in Chipbauweise wesentlich vereinfacht und daß es eine stärkere Miniaturisierung möglich macht, weil mit diesem Verfahren Abstände der Kontaktflächen der Leiterbhanen für die Chipbauelemente und der Leiterbahnen selbst bis hinab zu 0,1 . . . 0,2 mm ohne Schwierigkeiten realisiert werden können, ohne daß Lötschwierigkeiten auftreten. Dies führt naturgemäß zu einer großen Packungsdichte der Bauteile.

Die Abscheidung einer galvanischen Lotschicht ist beim üblichen Herstellungsgang von beidseitig beschichteten Leiterplatten mit durchkontaktierten Löchern nach dem semiaditiven bzw. additiven Verfahren an sich bekannt. Sie dient hier als Maske beim Ausätzen des Leiterbahnbildes (Strukturätzen der Leiterplatte) und ist etwa 7-15 µm dick. Wird diese galvanische Lotschicht entsprechend dem erfindungsgemäßen Verfahren zusätzlich auch noch als Lotquelle zur Reflowlöten beim Einlöten der Bauelemente genutzt, so muß ihre Dicke auf ca. 10 . . . 100 µm verstärkt werden, um beide Funktionen - Ätzschutz und Lotquelle - gleichzeitig erfüllen zu können.

Beschreibung der Ausführungsbeispiele

Zur Herstellung einer mit Bauelementen in Chipform bestückten Leiterplatte wird zunächst die Schaltung nach dem semiadditiven oder additiven Verfahren aufgebaut. Die so vorbereitete Leiterplatten-Schaltung wird dann in an sich bekannter Weise in einem galvanischen Bad mit einer Blei-Zinn-Schicht versehen, die eine Dicke von etwa 10 . . . 100 µm aufweist und gleichzeitig als Maske beim Ausätzen des Leiterbahnbildes und als Lotquelle dient. Nach dem Ausätzen des Leiterbahnbildes werden die Leiterplatten, vorzugsweise aber die Kontaktflächen der Leiterbahnen für die Chipbauelemente ganzflächig mit einer dickflüssigen Kolophoniumlösung beschichtet, die gleichzeitig als Haftmittel zum Festhalten der Bauelemente nach dem Aufsetzen und später beim Einlöten als Flußmittel dient. Dann werden die Chipbauelemente auf die vorgesehenen Kontaktflächen der Leiterbahnen für die Chipbauelemente aufgesetzt, bei ca. 100°C an Luft kurz angetrocknet und danach durch Reflowlöten, z. B. durch Einbringen in einen Durchlaufofen, bei einer Temperatur oberhalb des Schmelzpunktes der PbSn-Legierung mechanisch und elektrisch kontaktiert. - Die galvanische Lotschicht ergibt auf den Kontaktflächen der Leiterbahnen für die Chipbauelemente die zum Einlöten der Bauelemente erforderlichen Lotpolster. Durch die galvanische Abscheidung bleibt die Ebenheit weitgehend erhalten. Die Lotpolster sind an ihrer Oberseite ebenfalls glatt und eben, wodurch das Aufsetzen der planaren Chipbauelemente mit ihren ebenen Kontaktflächen erleichtert wird. - Zum Erreichen einer besonders guten Lötqualität ist es vorteilhaft, daß Reflowlöten in einer sauerstofffreien Atmosphäre aus einem inerten oder aktivierten Schutzgas durchzuführen.

Bei der doppelseitigen Chipbestückung der Leiterplatten mit anschließender Reflowlötung, was nach diesem Verfahren ebenfalls ohne die Verwendung zusätzlichen Lots möglich ist, muß dafür gesorgt werden, daß die Chipbauelemente der Unterseite während der Bestückung der Oberseite nicht wieder abfallen. Hierzu reicht der oben beschriebene gleichzeitig als Haft- und Flußmittel benutzte dickflüssige Kolophoniumfilm aus, da die üblichen Chipbauelemente relativ klein und sehr leicht sind und nach dem Eintrocknen des Kolophoniums bei ca. 100°C so fest haften, daß die zunächst einseitig bestückte Leiterplatte ohne weiteres umgedreht und dann auf der noch leeren Rückseite in der gleichen Weise bestückt werden kann. Danach wird wieder bei ca. 100°C kurz getrocknet und das Kolophonium eingedickt und verfestigt. In diesem Zustand ist die bestückte Leiterplatte so stabil, daß sie bis zum Reflowlöten auch einige Zeit gelagert werden kann. Beim Reflowlöten werden dann die Chipbauelemente auf der Ober- und Unterseite gleichzeitig eingelötet.

Werden in Sonderfällen relativ große und schwere Bauelemente benutzt, bei denen die Haftung mit dem Kolophonium nicht ausreicht, so können diese in bekannter Weise beim Bestücken zunächst mit einem geeigneten Kleber auf die trockene und saubere Leiterplatte aufgeklebt werden (die gleiche Technik wie beim eingangs erwähnten Schwallöten von Chipbauelementen). Nach dem Verfestigen (Aushärten) des Klebers kommt dann der Auftrag des dickflüssigen Kolophoniumfilms (auch über die zuvor aufgeklebten Bauelemente hinweg, er wird dort als Flußmittel benötigt) und das Bestücken mit den üblichen leichten Chipbauelementen in der zuvor beschriebenen Weise.

Der hier benutzte Begriff Leiterplatte ist im weitesten Sinne für alle Substrate zu verstehen, die einen Schichtaufbau und eine Strukturierung in der beschriebenen Weise ermöglichen und als Platinen für elektronische Schaltungen in Frage kommen. Dazu gehören nicht nur die konventionellen kupferbeschichteten Platten aus Phenol- und Epoxid-Hartpapier sowie aus Epoxid-Glashartgewebe (wie z. B. FR2- FR3- und FR4-Materialien), sondern beispielsweise auch Multilayer, flexible Schaltungen, Platten aus Keramik oder Glas sowie isolierte Metallkernplatten, die erst ganzflächig mit einer geeigneten Haft- und Leitschicht, dann mit einer Strukturmaske und anschließend nacheinander mit Kupfer und Lot beschichtet und danach strukturgeätzt werden. Anstelle von Kupfer kann auch ein anderes geeignetes Leitermetall, wie z. B. Nickel, verwendet werden. - Da der Substrate-Sektor zur Zeit in Bewegung ist, sind hier in den nächsten Jahren einige anwendungstechnische Neuerungen zu erwarten.

Die hier beschriebene galvanische Lotschicht besteht vorzugsweise aus Blei und Zinn, entsprechend dem derzeitigen galvanotechnischen Standard. Die Lotschicht kann als Legierung, aber auch als eine Kombination aus einer Legierungs- und einer Zinn- und/oder Bleischicht abgeschieden werden. Auch reine Zinn- oder Bleischichten allein sind möglich. In allen Fällen entstehen daraus Lotschichten, die im Sinne der beschriebenen Anmeldung zu benutzen sind.

Mit der Weiterentwicklung der Galvanotechnik ist zu erwarten, daß auch andere Metalle, wie z. B. Indium, Silber, Cadmium, Antimon und ähnliche in unterschiedlicher Menge in die Lotschicht mit eingebaut werden können und dadurch Lotschichten entstehen, die zum Reflowlöten von elektronischen Schaltungen noch besser geeignet sind und vorteilhafter benutzt werden können als das jetzt verfügbare PbSn-Lot. Auch diese erst später zu erwartenden Lotschichten sind im Sinne der Anmeldung zu benutzen und sollen in diese mit eingeschlossen werden.

Claims (3)

1. Verfahren zum Einlöten von Chipbauteilen auf Leiterplatten, wobei

• - zunächst auf die mit einer Leiterbahnmetallisierung, wie Kupfer, belegte Leiterplatte mit Kontaktflächen der Leiterbahnen für die Chipbauelemente eine Lotschicht galvanisch in einer Dicke von ca. 10 bis 100 µm aufgebracht wird,
• - anschließend die Leiterplatte mit einer Kolophoniumlösung beschichtet,
• - die Chipbauelemente auf diese Kontaktflächen aufgesetzt,
• - bei ca. 100° angetrocknet
• - und schließlich durch Reflowlöten kontaktiert werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ausschließlich die Kontaktflächen der Leiterbahnen für die Chipbauelemente mit der Kolophoniumlösung beschichtet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Leiterplatten doppelseitig mit Chipbauteilen bestückt werden.