DE102004030800A1 - Verfahren zur Herstellung einer keramischen Leiterplatte - Google Patents

Verfahren zur Herstellung einer keramischen Leiterplatte Download PDF

Info

Publication number
DE102004030800A1
DE102004030800A1 DE102004030800A DE102004030800A DE102004030800A1 DE 102004030800 A1 DE102004030800 A1 DE 102004030800A1 DE 102004030800 A DE102004030800 A DE 102004030800A DE 102004030800 A DE102004030800 A DE 102004030800A DE 102004030800 A1 DE102004030800 A1 DE 102004030800A1
Authority
DE
Germany
Prior art keywords
metallization
layer
substrate
base metallization
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004030800A
Other languages
English (en)
Other versions
DE102004030800B4 (de
Inventor
Jürgen Brunner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to DE102004030800.4A priority Critical patent/DE102004030800B4/de
Priority to CNA2005800211143A priority patent/CN1973369A/zh
Priority to JP2007517119A priority patent/JP5145036B2/ja
Priority to PCT/EP2005/005997 priority patent/WO2006000291A1/de
Priority to US11/630,565 priority patent/US7951301B2/en
Publication of DE102004030800A1 publication Critical patent/DE102004030800A1/de
Application granted granted Critical
Publication of DE102004030800B4 publication Critical patent/DE102004030800B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Auf einem keramischen Substrat, welches auf seiner Oberseite lötbare Anschlussflächen und auf seiner Unterseite lötfähige Kontakte aufweist, werden die bislang mittels aufgedruckter Pasten hergestellten lötbaren Anschlussflächen durch direkt auf der Keramik aufgebrachte aus der Lösung abgeschiedene Lötflächenkontakte ersetzt. Diese zeichnen sich durch eine ebenere Oberfläche, eine bessere Bondbarkeit und eine bessere Strukturierbarkeit aus.

Description

  • Als Substrat für Module und als Systemträger für ganze Schaltungsarchitekturen werden neuerdings keramische Substrate eingesetzt, die die Kunststoffleiterplatten ersetzen. Die keramischen Substrate haben den Vorteil, dass sie mechanisch stabil sind, mittels mikromechanischer Strukturierungstechniken hergestellt und auch mit ungehäusten Bauelementen bestückt werden können. Darüber hinaus sind keramische Mehrschichtsubstrate bekannt, bei denen zwischen dielektrischen keramischen Schichten Metallisierungsebenen vorgesehen sind, in denen durch Strukturierung passive Komponenten und Verschaltungsstrukturen realisiert werden können. Außerdem sind Verfahren bekannt, um keramische Modul- oder Systemträger mitsamt der darauf aufgebrachten Bauelemente hermetisch zu verkapseln. Aufgrund der hohen Dichtigkeit der keramischen Substrate weisen solche verkapselten Module eine hohe Dichtigkeit gegenüber Gasen und Feuchtigkeit auf.
  • Das Aufbringen von Bauelementen auf keramischen Substraten kann mittels unterschiedlicher Verbindungstechniken erfolgen. Bekannt sind beispielsweise SMD-Verfahren, Flip-Chip-Anordnungen und Drahtbond-Techniken. Die beiden letzten Verfahren sind auch mit ungehäusten Bauelementen, sogenannten bare dies durchführbar. In beiden Fällen ist es dabei erforderlich, bondbare metallische Oberflächen auf dem keramischen Substrat zur Verfügung zu stellen. Für die Bestückung der keramischen Substrate mit den Bauelementen in Hochgeschwindigkeitsautomaten innerhalb einer Fertigungsstraße werden hohe Anforderungen an die Ebenheit der Bondflächen gestellt. Als Problem tritt dabei auf, dass die für keramische Substrate bislang eingesetzten Bondflächen diesen Anforderungen nicht genügen. Bislang wurden Bondflächen mittels Siebdrucktechniken von metallhaltigen Pasten und Einbrennen dieser Pasten erzeugt, was zu raue Oberflächen liefert. Zusammen mit dem keramischen Anteil dieser aufgedruckten Bondflächen wird so die Haftfestigkeit von Bonddrähten oder darauf aufgebondeter Bumps reduziert. Dies hat zur Folge, dass entweder die Bestückungsgeschwindigkeit zu reduzieren ist oder Abstriche bezüglich der Haltbarkeit zu hergestellter Bondverbindung in Kauf genommen werden müssen.
  • Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren zum Herstellen keramischer Leiterplatten anzugeben, welches bezüglich der genannten Probleme verbessert ist.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen des Verfahrens sind weiteren Ansprüchen zu entnehmen.
  • Die Erfindung schlägt vor, zur Herstellung einer keramischen Leiterplatte vom bisher eingesetzten Aufdrucken von metallhaltigen Pasten abzusehen und die Metallisierung für die Bondflächen direkt aus einer Lösung auf dem keramischen Substrat abzuscheiden.
  • Auf diese Weise gelingt es, eine sehr gut leitende, gut haftende und außerdem gut bondbare Oberfläche herzustellen. Darüber hinaus ist die Rauigkeit so hergestellter lötbarer Anschlussflächen gegenüber den bekannten reduziert. Als weiterer Vorteil ergibt sich, dass mit Hilfe der direkten Metallabscheidung feinere Metallstrukturen auf dem keramischen Substrat erzeugt werden können, so dass neben den Bondflächen gleichzeitig auch dünne und beliebig strukturierte Leiterfah nen mit erzeugt werden können. Das Verfahren lässt sich voll integriert und hoch automatisiert durchführen und erfordert gegenüber dem Aufdrucken von Leiterbahnen keine längeren Verfahrenszeiten.
  • Das Verfahren ist insbesondere zum Herstellen lötbarer Anschlussflächen auf der Oberseite von LTCC-Paneelen geeignet, die innerhalb der mehrschichtigen LTCC-Keramik integrierte Verschaltungsstrukturen und passive Komponenten enthalten können. Mit dem Verfahren können Anschlussflächen erhalten werden, deren Oberflächenrauigkeit gegenüber der LTCC-Oberfläche reduziert ist. Doch ist die Erfindung auch bei allen anderen ein- oder mehrschichtigen keramischen Substraten unterschiedlicher Keramiksysteme anwendbar, z.B. bei HTCC.
  • Im Rahmen der Erfindung liegt es, die Metallisierung mittels einer photolithographischen Technik zu den lötbaren Anschlussflächen zu strukturieren. Diese Technik ist besonders exakt durchzuführen und ermöglicht die Herstellung feinster Leiterbahnstrukturen. Außerdem können durch photolithographische Methoden auch geringe Abstände gegeneinander zu isolierender metallischer Strukturen sicher eingehalten werden, ohne dass die Gefahr von Kurzschlüssen zu befürchten ist. Dadurch ist es möglich, den Flächenbedarf für Metallisierungen zu optimieren und zu minimieren. Auf diese Weise kann auch die Größe der Bauelemente, beziehungsweise die der auf dem keramischen Substrat aufgebauten Module und Systeme reduziert werden.
  • Als weiterer Vorteil des photolithographischen Strukturierens ergibt sich, dass damit erzeugte Metallisierungsstrukturen eine definierte Querschnittsform aufweisen, da sie gegenüber aufgedruckten Metallisierungen definierte Kantenwinkel und eine vor allem plane und damit gut bondbare Oberfläche aufweisen.
  • Das Erzeugen der Metallisierung kann in mehreren Schritten erfolgen. Z. B. wird zunächst ganzflächig eine Grundmetallisierung direkt auf dem Substrat aufgebracht. Im nächsten Schritt kann die Grundmetallisierung bereits strukturiert werden, wobei vorzugsweise die genannte Photolithographie eingesetzt wird. Möglich ist es natürlich auch, die Strukturierung direkt durchzuführen, beispielsweise durch Abtragen mittels eines Lasers, durch mechanisches Abtragen oder durch Aufbringen einer Ätzmaske mittels eines Druckverfahrens. In den genannten Fällen wird die Grundmetallisierung an den nicht für die Anschlussflächen und gegebenenfalls auch Leiterbahnen vorgesehenen Stellen entfernt. Anschließend wird auf der strukturierten Grundmetallisierung eine Verstärkungsschicht abgeschieden, die abschließend noch mit einer bondbaren Oberfläche durch Abscheiden einer bondbaren Schicht abgeschlossen werden kann. Sämtliche Metallabscheidungen erfolgen aus metallhaltigen Lösungen und können stromlos oder galvanisch durchgeführt werden. Vorzugsweise erfolgt für die Grundmetallisierung zunächst eine stromlose Abscheidung eines gut haftenden und homogen abscheidbaren Metalls, beispielsweise eine stromlose Abscheidung einer Kupferschicht. Ist dann eine durchgehende Metallschicht erzeugt, kann diese galvanisch verstärkt werden, beispielsweise ebenfalls mittels Kupfer.
  • Wenn auf diese Weise eine Grundmetallisierung in einer strukturierbaren Schichtdicke erzeugt ist, erfolgt die Strukturierung der Grundmetallisierung. Man erhält dabei die gewünschte Metallisierungsstruktur, die die gewünschten lötbaren Anschlussflächen und sonstigen leitfähigen Strukturen umfasst und die in weiteren Schritten selektiv weiter verstärkt werden kann. Dies kann durch stromlose Verfahren erfolgen, die zur Metallabscheidung selektiv an bereits metallisierten Oberflächen geeignet sind.
  • Möglich ist es jedoch auch, in einem ersten Verfahrensschritt zunächst eine geschlossene Metallschicht einer relativ dünnen Grundmetallisierung zu erzeugen und anschließend darüber eine Negativmaske der gewünschten späteren Metallisierung aufzubringen. Dies ist vorzugsweise ebenfalls eine photolithographisch erzeugte Maske, die in einer Dicke aufgebracht wird, die der gewünschten gesamten Metallisierungshöhe entspricht. Nach dem Strukturieren der Maske, z.B. einer Photolackmaske liegen die für die Strukturierung vorgesehenen Bereiche der Grundmetallisierung frei und können stromlos oder galvanisch bis zur gewünschten Schichtdicke verstärkt werden.
  • Anschließend wird die Maske ebenso wie die darunter liegenden Bereiche der Grundmetallisierung entfernt. Diese Verfahrensvariante hat den Vorteil, dass die Metallisierungen mit einem beliebig steilen Kantenwinkel erzeugt werden können. Begrenzend ist dabei nur der Kantenwinkel, mit dem die Maske erzeugt werden kann. Der Kantenwinkel ist dann nicht mehr von der Anisotropie des Ätzverfahrens bei der Strukturierung der durchgehenden Grundmetallisierung abhängig und erzeugt auch keinerlei Unterätzungen oder schräg auslaufende Kanten. Bei dieser Variante ist es lediglich erforderlich, im letzten Schritt nach dem Entfernen der Lackmaske eine korrosionsbeständige und bondbare Oberfläche zur Verfügung zu stellen, was durch nachträgliches Aufbringen entsprechender Metallschichten auf die bereits strukturierte Metallisierung erfolgen kann.
  • Über einer Grundmetallisierung aus Kupfer eignet sich als Verstärkungsschicht insbesondere eine Nickelschicht, die stromlos und selektiv über der Kupferschicht abgeschieden werden kann.
  • Zur weiteren Verstärkung kann über der Nickelschicht eine Palladiumschicht ebenfalls stromlos und selektiv über der Nickelschicht abgeschieden werden. Die bondbare Oberfläche wiederum wird durch chemisches Abscheiden der genannten Palladiumschicht und durch darauf Abscheiden einer relativ dünnen Goldschicht erzeugt. Die Goldschicht ist chemisch innert und stellt eine bondbare Oberfläche zur Verfügung.
  • In weiterer Ausgestaltung des Verfahrens wird das keramische Substrat und insbesondere das LTCC-Paneel vor dem Erzeugen der Metallisierung gereinigt, wozu beispielsweise eine Sandstrahlreinigung eingesetzt werden kann.
  • Vor dem ersten stromlosen Abscheiden einer Metallisierung ist eine chemische Aktivierung der Oberfläche erforderlich, um überhaupt erst ein stromloses Abscheiden möglich zu machen. Dies kann mit einer bekannten und beispielsweise palladiumhaltigen Aktivierungslösung erfolgen.
  • Zum Strukturieren der Grundmetallisierung insbesondere zum Strukturieren einer als Grundmetallisierung eingesetzten Kupferschicht kann vorteilhaft eine Eisen(III)-ionenhaltige Lösung eingesetzt werden, beispielsweise eine Eisen(III)chloridhaltige Lösung auf wässriger Basis. Dies führt zu einer im wesentlichen isotropen Ätzung der Grundmetallisierung, wobei durch die Strukturierung Kantenwinkel erhalten werden, die schlechtestenfalls 45 Grad betragen. Durch geeignete Technik und insbesondere eine gerichtete Ätzlösungsführung ist es möglich, noch steilere Kantenwinkel beim Ätzen der Grundmetallisierung zu erhalten. Die weiteren galvanischen oder stromlosen Abscheideprozesse führen zu einer konformen Metallabscheidung, bei der vorhandene Strukturen und Winkel gleichmäßig aufgedickt werden. Dabei bleiben Kantenwinkel ebenso wie die flachen Oberseiten der Metallisierungen erhalten.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen und der dazugehörigen Figuren näher erläutert. Die Figuren dienen allein dem besseren Verständnis der Erfindung und sind daher nur schematisch und nicht maßstabsgetreu ausgeführt. Gleiche Teile sind mit gleichen Bezugszeichen bezeichnet.
  • 1 bis 5 zeigen verschiedene Verfahrensstufen bei der Herstellung von lötfähigen Anschlussflächen anhand schematischer Schnitte durch das Substrat und die Metallisierungen
  • 6 bis 9 zeigen verschiedene Verfahrensstufen einer zweiten Variante der Herstellung
  • 10 zeigt ein keramisches Substrat mit einem darauf gebondeten Bauelement.
  • 1 zeigt anhand eines schematischen Querschnitts ein keramisches Substrat, von dem hier zwei keramische Schichten KS1, KS2 dargestellt sind. Die elektrische Verbindung von der Oberseite des Substrats zur Unterseite erfolgt über Durchkontaktierungen DK1, DK2, wobei zwischen den Keramikschichten KS eine Metallisierungsebene ME ausgebildet ist, die zu Leiterbahnen oder Schaltungsstrukturen oder Schaltungselementen strukturiert sein kann. An der Unterseite des Substrats ste hen lötfähige Kontakte zur Verfügung. Möglich ist es jedoch auch, die lötfähigen Kontakte LK zusammen mit den lötbaren Anschlussflächen im gleichen Verfahren zu erzeugen. Im ersten Schritt zur Herstellung einer Metallisierung auf der Oberfläche des Substrats erfolgt eine Reinigung des Substrats mittels eines Sandstrahlverfahrens und eine nachfolgende Aktivierung, beides in der Figur über Pfeile A angedeutet. Bei der Aktivierung wird die Substratoberfläche mit einer palladiumhaltigen Lösung, zum Beispiel einer Palladiumchlorid-Lösung, behandelt. Dabei scheiden sich Palladium-Atome auf der Oberfläche des Substrats ab, die die weitere Metallisierung katalysieren.
  • Im nächsten Schritt wird über der aktivierten Oberfläche eine Grundmetallisierung GM erzeugt, indem ganzflächig eine Kupferschicht abgeschieden wird. Dies kann in zwei Stufen erfolgen, wobei zunächst eine relativ dünne Kupferschicht stromlos abgeschieden wird, die anschließend galvanisch bis auf die gewünschte Dicke von beispielsweise 5 μm verstärkt wird. 2 zeigt das Substrat S mit der Grundmetallisierung GM, wobei der Einfachheit halber auf die Darstellung der Durchkontaktierungen und der übrigen im Substrat vorhandenen Strukturen verzichtet wurde.
  • Zur Strukturierung der Grundmetallisierung wird im nächsten Schritt eine Photolackmaske PM aufgebracht, entsprechend dem gewünschten Muster für die Metallisierung belichtet und entwickelt. Es bleiben die nicht für die Metallisierung vorgesehenen Bereiche von der Photolackmaske PM unbedeckt. 3 zeigt die Anordnung in dieser Verfahrensstufe.
  • Mit der Photolackmaske PM als Maske wird anschließend die Grundmetallisierung GM geätzt, wobei das Ätzmittel in Abhän gigkeit vom Material der Grundmetallisierung GM gewählt wird. Für eine Kupferschicht hat sich eine Eisen(III)-Ionen haltige wässrige Lösung als vorteilhaft erwiesen. Möglich sind auch andere Ätzmittel, z.B. Salpetersäure HNO3. In den nicht von der Photolackmaske gefertigten Bereichen wird die Grundmetallisierung bis auf das Substrat entfernt. Anschließend wird die Photolackmaske entfernt, beispielsweise mit einem Lösungsmittel. 4 zeigt die Anordnung mit der bereits strukturierten Grundmetallisierung SM auf der Oberfläche des Substrats.
  • Im nächsten Schritt wird die Grundmetallisierung verstärkt. Dazu sind insbesondere stromlose Verfahren geeignet, mit denen Metall spezifisch auf bereits vorhandene Metallstrukturen SM abgeschieden werden kann, wobei diese verstärkt werden. In einer vorteilhaften Ausführung wird dazu zunächst eine Nickelschicht von ca. 5 μm Dicke auf der strukturierten Grundmetallisierung SM aufgebracht. Darüber erfolgt stromlos die Abscheidung einer ca. 2 μm dicken Palladiumschicht. Abschließend wird darüber ebenfalls Strom durch eine 0,2 μm dicke Goldschicht aufgebracht, um die Metallisierung mit einer bondbaren Oberfläche zu versehen. 5 zeigt die mit einer hier als Dreifachschicht ausgebildeten Verstärkungsschicht VS versehene strukturierte Metallisierung SM. Damit sind die lötbaren Anschlussflächen hergestellt, die eine glatte löt- und bondbare Oberfläche aufweisen, die allseitig gegen Korrosion geschützt sind und die einen definierten Kantenwinkel zum Substrat S besitzen.
  • Gemäß einer zweiten Verfahrensvariante wird auf der Oberfläche des Substrats nach der Aktivierung zunächst eine dünne Grundmetallisierung GM erzeugt, beispielsweise eine dünne Kupferschicht von 50 nm bis 1 μm. Über der Grundmetallisie rung wird eine Photolackschicht ganzflächig aufgebracht, bildmäßig belichtet und entwickelt, wobei die für die spätere Metallisierung vorgesehenen Bereiche der Grundmetallisierung GM frei bleiben. In diesem von der Photomaske PM- nicht bedeckten Bereichen kann die Grundmetallisierung GM nun mit einem galvanischen oder stromlosen Verfahren verstärkt werden, wobei die Photomaske PM als Form für Aufwachsen der Metallisierung VS dient. Auf diese Weise kann eine verstärkende Schicht VS bis zu einer gewünschten Schichtdicke erzeugt werden. 7 zeigt die Anordnung nach dieser Verfahrensstufe.
  • Anschließend wird die Photomaske PM- entfernt und ein Ätzschritt durchgeführt, bis die Grundmetallisierung GM an den vorher von der Photomaske PM- bedeckten Bereichen bis auf das Substrat entfernt ist. Dabei wird in Kauf genommen, dass auch von der Oberfläche der verstärkenden Schicht VS eine entsprechende Schichtdicke mit abgelöst wird. Dieser Schwund wird sowohl bei der Strukturierung der Photomaske PM als auch bei der insgesamt aufgebrachten Dicke der Metallschichten mit berücksichtigt. 8 zeigt die Anordnung mit der so hergestellten verstärkten Metallisierung.
  • Als letzter Schritt wird anschließend eine korrosionsbeständige Schicht und insbesondere eine bondbare Schicht BS über der aus der Grundmetallisierung GM und der verstärkenden Schicht VS bestehenden Metallisierung aufgebracht. Dies kann gegebenenfalls mehrstufig in einem stromlosen Abscheiderprozess aus einer metallhaltigen Lösung erfolgen. 9 zeigt die Anordnung mit den so hergestellten lötfähigen Anschlussflächen LA.
  • Auf die gleiche Art und Weise können auch auf der Unterseite des Substrats die lötfähigen Kontakte LK parallel oder in ei ner späteren Verfahrensfolge hergestellt werden. Anschließend ist das keramische Substrat, beispielsweise die LTCC-Leiterplatte fertig zur Bestückung mit Bauelementen.
  • 10 zeigt ein mit einem Bauelement BE bestücktes keramisches Substrat S, dessen lötfähige Anschlussflächen LA auf der Oberseite des Substrats mit dem erfindungsgemäßen Verfahren erzeugt wurden. Während das Bauelement B beispielsweise aufgeklebt ist, wird die elektrische Verbindung mit Hilfe eines Bonddrahts BD zwischen der lötfähigen Anschlussfläche LA und einer Metallisierung auf der Oberfläche des Bauelements verbunden. Während des Bondvorgangs wird auf den beiden Metallisierungen je ein Bump BU erzeugt. Aufgrund der geringen Rauigkeit der lötfähigen Anschlussflächen LA und der bondbaren Oberfläche der lötfähigen Anschlussflächen kann die Bump-Verbindung beziehungsweise die gebondeten Bonddrähte in hoher Geschwindigkeit und mit hoher Haftfestigkeit in hochautomatisierten und schnellen Bestückungsautomaten durchgeführt werden. Damit ist ein keramisches Substrat mit einer erfindungsgemäß hergestellten lötbaren Anschlussfläche wesentlich gegenüber einem bekannten keramischen Substrat mit aufgedruckten Anschlussflächen verbessert und besonders für die schnellen Bestückungsautomaten zum Herstellen von Bondverbindungen geeignet.
  • S
    Substrat
    LK
    Lötfähige Kontakte
    DK
    Durchkontaktierungen
    KS
    Keramikschicht
    ME
    Metallisierungsebene
    A
    Reinigung und Aktivierung
    GM
    Grundmetallisierung
    PM
    Photomaske
    SM
    Metallisierungsstruktur
    VS
    Verstärkungsschicht
    LA
    Lötbare Anschlussfläche
    BS
    Bondbare Schicht
    BU
    Bump
    BE
    Bauelement
    BD
    Bonddraht

Claims (12)

  1. Verfahren zur Herstellung einer keramischen Leiterplatte, die ein keramisches Substrat (S), das auf seiner Oberseite aufgebrachte lötbare Anschlussflächen (LA) für Bauelemente (BE) und auf der Unterseite lötfähige Kontakte (LK) aufweist, bei dem die Metallisierung für die lötbaren Anschlussflächen durch Abscheiden eines Metalls aus der Lösung direkt auf das keramische Substrat erzeugt wird.
  2. Verfahren nach Anspruch 1, bei dem als keramisches Substrat (S) ein LTCC Panel eingesetzt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Metallisierung mittels einer Photolithographie zu den lötbaren Anschlussflächen (LA) strukturiert wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, – bei dem zunächst ganzflächig eine Grundmetallisierung (GM) auf dem Substrat (S) aufgebracht wird, – bei dem die Grundmetallisierung (GM) strukturiert wird – bei dem auf die strukturierte Grundmetallisierung (SM) eine Verstärkungsschicht (VS) abgeschieden wird und – bei dem abschließend eine bondbare Schicht (BS) abgeschieden wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem als Grundmetallisierung (GM) eine Kupferschicht abgeschieden wird.
  6. Verfahren nach Anspruch 5, bei dem für die Grundmetallisierung (GM) auf der Oberseite des Substrats (S) zunächst ganzflächig Kupfer stromlos abgeschieden und anschließend durch galvanische Abscheidung von Kupfer verstärkt wird.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem als Verstärkungsschicht (VS) eine Nickelschicht auf der Grundmetallisierung (GM) und darauf eine Palladiumschicht chemisch abgeschieden werden.
  8. Verfahren nach einem der Ansprüche 4 bis 7, bei dem als bondbare Schicht (BS) eine dünne Goldschicht abgeschieden wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, – bei dem zunächst eine ganzflächig Grundmetallisierung (GM) aus Kupfer auf der Oberseite des Substrats (S) abgeschieden wird, – bei dem auf die Grundmetallisierung eine Photolackschicht aufgebracht, bildmäßig belichtet und zu einer Photolackmaske (PM) entwickelt wird, – bei dem die von der Photolackmaske (PM) nicht bedeckten Bereiche der Grundmetallisierung durch Ätzen entfernt werden.
  10. Verfahren nach Anspruch 9, bei dem zur Strukturierung der Grundmetallisierung (GM) mit einer wässrigen Fe(III) Ionen enthaltenden Lösung oder mit HNO3 geätzt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, bei dem das Substrat (S) vor der Metallisierung gereinigt wird.
  12. Verfahren nach Anspruch 11, bei dem das Substrat (S) mittels Sandstrahlens gereinigt wird.
DE102004030800.4A 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte Expired - Fee Related DE102004030800B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102004030800.4A DE102004030800B4 (de) 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte
CNA2005800211143A CN1973369A (zh) 2004-06-25 2005-06-03 用于制造陶瓷印刷电路板的方法
JP2007517119A JP5145036B2 (ja) 2004-06-25 2005-06-03 セラミック導体路板の形成方法
PCT/EP2005/005997 WO2006000291A1 (de) 2004-06-25 2005-06-03 Verfahren zur herstellung einer keramischen leiterplatte
US11/630,565 US7951301B2 (en) 2004-06-25 2005-06-03 Method for producing a ceramic printed-circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004030800.4A DE102004030800B4 (de) 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte

Publications (2)

Publication Number Publication Date
DE102004030800A1 true DE102004030800A1 (de) 2006-01-26
DE102004030800B4 DE102004030800B4 (de) 2017-05-18

Family

ID=34969578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004030800.4A Expired - Fee Related DE102004030800B4 (de) 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte

Country Status (5)

Country Link
US (1) US7951301B2 (de)
JP (1) JP5145036B2 (de)
CN (1) CN1973369A (de)
DE (1) DE102004030800B4 (de)
WO (1) WO2006000291A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494577A1 (de) * 2009-10-30 2012-09-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum reflektieren beschleunigter elektronen
DE102014112365A1 (de) 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443287A1 (de) * 1974-09-10 1976-03-18 Siemens Ag Verfahren zum herstellen einer multichip-verdrahtung
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
EP0884935A2 (de) * 1997-06-11 1998-12-16 International Business Machines Corporation Universelle Oberflächenendbeschichtung für DCA, SMT und Kontaktfläche-auf-Kontaktfläche-Zwischenverbindungen
DE4431847C2 (de) * 1994-09-07 2002-08-08 Heraeus Gmbh W C Substrat mit bondfähiger Beschichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3523957A1 (de) * 1985-07-04 1987-01-08 Licentia Gmbh Verfahren zur metallisierung von keramik
JP2508848B2 (ja) 1989-07-28 1996-06-19 日立電線株式会社 銅配線セラミック基板の製造方法
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
US6281090B1 (en) 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
JP2002208775A (ja) * 1998-07-08 2002-07-26 Ibiden Co Ltd プリント配線板
DE69942467D1 (de) * 1998-07-08 2010-07-15 Ibiden Co Ltd Leiterplatte und Herstellungsverfahren dafür
DE19833593C2 (de) * 1998-07-25 2002-03-14 Daimler Chrysler Ag Verfahren zur selektiven Metallisierung
DE19922553A1 (de) * 1999-05-17 2000-12-07 Siemens Ag Verfahren zum Herstellen eines automaten-bondbaren kermamischen Schaltungsträgers und automaten-bondbarer keramischer Schaltungsträger
JP3721299B2 (ja) * 2000-08-03 2005-11-30 新光電気工業株式会社 半導体パッケージの製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
CN1203737C (zh) 2001-03-15 2005-05-25 张成邦 一种陶瓷金属化基板的制造方法
US7148566B2 (en) * 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
JP3648189B2 (ja) * 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
US6911230B2 (en) * 2001-12-14 2005-06-28 Shipley Company, L.L.C. Plating method
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
US20040057485A1 (en) * 2002-07-16 2004-03-25 The Furukawa Electric Co., Ltd. Semiconductor laser device, semiconductor laser module, and optical fiber amplifier
DE10243814B4 (de) 2002-09-20 2018-05-30 Robert Bosch Gmbh Verfahren zur Herstellung einer leitenden Beschichtung auf einem isolierenden Substrat
JP4357901B2 (ja) 2003-08-25 2009-11-04 日本エレクトロプレイテイング・エンジニヤース株式会社 無電解めっき用パラジウム触媒液及び触媒化処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443287A1 (de) * 1974-09-10 1976-03-18 Siemens Ag Verfahren zum herstellen einer multichip-verdrahtung
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
DE4431847C2 (de) * 1994-09-07 2002-08-08 Heraeus Gmbh W C Substrat mit bondfähiger Beschichtung
EP0884935A2 (de) * 1997-06-11 1998-12-16 International Business Machines Corporation Universelle Oberflächenendbeschichtung für DCA, SMT und Kontaktfläche-auf-Kontaktfläche-Zwischenverbindungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494577A1 (de) * 2009-10-30 2012-09-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum reflektieren beschleunigter elektronen
DE102014112365A1 (de) 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat

Also Published As

Publication number Publication date
JP5145036B2 (ja) 2013-02-13
DE102004030800B4 (de) 2017-05-18
WO2006000291A1 (de) 2006-01-05
CN1973369A (zh) 2007-05-30
JP2008503885A (ja) 2008-02-07
US20080283488A1 (en) 2008-11-20
US7951301B2 (en) 2011-05-31

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE102005037321B4 (de) Verfahren zur Herstellung von Halbleiterbauteilen mit Leiterbahnen zwischen Halbleiterchips und einem Schaltungsträger
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
EP1350417B1 (de) Verfahren zur herstellung einer elektronischen baugruppe
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE10037216A1 (de) Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur
EP1356518B1 (de) Substrat für ein elektrisches bauelement und verfahren zur herstellung
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE3502744C2 (de)
DE10261460A1 (de) Halbleitervorrichtung
EP3508040B1 (de) Leiterplatte und verfahren zu deren herstellung
EP0645953B1 (de) Verfahren zur Herstellung einer zwei- oder mehrlagigen Verdrahtung und danach hergestellte zwei- oder mehrlagige Verdrahtung
DE69530698T2 (de) Verfahren zur herstellung einer leiterplatte
DE102004058806A1 (de) Schaltungsstruktur auf einem Kühlkörper und Verfahren zur Herstellung derartiger Schaltungsstrukturen
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte
DE102009058764A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe und elektronische Baugruppe
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
WO2001076334A1 (de) Verfahren zum erzeugen von lötfähigen und funktionellen oberflächen auf schaltungsträgern
DE102004005361B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen und Kontaktflächen auf elektronischen Bauelementen
DE102014217186A1 (de) Verfahren zum Herstellen eines Schaltungsträgers und Schaltungsträger für elektronische Bauelemente
EP2280592B1 (de) Ausbilden einer Kontaktfläche auf einer Leiterplatte
EP1703781A1 (de) Verfahren zum Herstellen eines elektrischen Verbindungselementes, sowie Verbindungselement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: SNAPTRACK INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R081 Change of applicant/patentee

Owner name: SNAPTRACK, INC., SAN DIEGO, US

Free format text: FORMER OWNER: SNAPTRACK INC., SAN DIEGO, CALIF., US

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee