CN1973369A - 用于制造陶瓷印刷电路板的方法 - Google Patents

用于制造陶瓷印刷电路板的方法 Download PDF

Info

Publication number
CN1973369A
CN1973369A CNA2005800211143A CN200580021114A CN1973369A CN 1973369 A CN1973369 A CN 1973369A CN A2005800211143 A CNA2005800211143 A CN A2005800211143A CN 200580021114 A CN200580021114 A CN 200580021114A CN 1973369 A CN1973369 A CN 1973369A
Authority
CN
China
Prior art keywords
layer
substrate
underlying
metalization
underlying metalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800211143A
Other languages
English (en)
Inventor
J·布伦纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN1973369A publication Critical patent/CN1973369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

所述陶瓷衬底(S)在其上侧具有可焊接的连接面(LA)并且在其下侧具有可焊接的接触(LK)，在所述陶瓷衬底上用直接在陶瓷上所施加的从溶液沉积的焊接面接触代替迄今借助于所印刷的糊剂所产生的可焊接的连接面。所述焊接面接触的特征在于，更平坦的表面、更好的可接合性和更好的可结构化性。

Description

用于制造陶瓷印刷电路板的方法
作为模块的衬底并且作为整个电路结构的系统载体新近采用取代塑料印刷电路板的陶瓷衬底。这种陶瓷衬底的优点是，它们具有机械稳定性、可以借助于微机械结构化技术制造并且还可以装配有无外壳的器件。此外还公知陶瓷的多层衬底，其中在介电陶瓷层之间设置金属化层，其中通过结构化可以实现无源器件和电路结构。此外还公知将陶瓷的模块或者系统载体连同施加于其上的器件一起密封封装的方法。由于陶瓷衬底的高密度，这样封装的模块相对于气体和湿度具有高密度。
在陶瓷衬底上施加器件可以借助于不同的连接技术进行。例如公知的是SMD方法、倒装布置和引线接合技术。后两种方法还可以用无外壳的器件、即所谓的裸片进行。在两种情况下在此要求在陶瓷衬底上提供可接合的金属表面。为了在生产线内在高速自动机中给陶瓷衬底装配器件，对接合面的平坦性提出高的要求。在此出现的问题是，迄今对于陶瓷衬底所使用的接合面不能够满足这种要求。迄今借助于含金属的糊剂的丝网印刷技术以及对这种糊剂的烘烤制造了接合面，这提供过于粗糙的表面。因此，与该被印刷的接合面的陶瓷部分一起，接合线或者附着其上的凸块的附着强度被降低。这导致以下结果，即或者可能降低装配速度，或者必须容忍在所生成的接合连接的牢固性方面的削弱。
因此本发明的任务是，说明一种用于制造陶瓷印刷电路板的方法，所述方法针对所述及的问题得以改善。
根据本发明，该任务通过根据权利要求1的方法来解决。所述方法的有利扩展可以从其它的权利要求中得出。
本发明建议，为了制造陶瓷印刷电路板不采取迄今所使用的对含金属的糊剂的印刷，并且对于接合面使金属化直接从溶液沉积在所述陶瓷衬底上。
由此方式达到以下目的：制造一种非常良好导电的、良好附着的并且此外可良好接合的表面。此外如此制造的可焊接的连接面的粗糙度相对于公知的粗糙度而言降低了。其它的优点是，借助于直接金属沉积可以在陶瓷衬底上产生更精细的金属结构，使得除了接合面以外还可以同时一起产生薄的并且任意结构化的印制导线。该方法可以完全集成地并且高度自动化地实施，并且相对于印制导线的印刷不要求较长的工艺时间。
该方法尤其适用于在LTCC底板的上侧制造可焊接的连接面，所述LTCC底板可以包含集成在多层LTCC陶瓷内部的电路结构和无源器件。用所述方法可以得到其表面粗糙度相对于LTCC表面降低了的连接面。当然本发明还可以用于不同陶瓷系统的所有其它单层或者多层陶瓷衬底，例如HTCC。
借助于光刻技术将金属化结构化成可焊接的连接面处于本发明的范围内。该技术可以特别准确地进行并且能够制造最精细的印制导线结构。此外通过光刻方法还可以可靠地遵守互相要绝缘的金属化结构的微小的间距，而可以不担心短路的风险。由此可以优化和最小化金属化的面积要求。通过这种方式还可以降低器件的大小或者在所述陶瓷衬底上所构建的模块和系统的大小。
光刻结构化的其它优点是，由此所产生的金属化结构有确定的剖面形状，因为相对于被印刷的金属化而言所述金属化结构具有确定的棱角和首先平坦且从而可良好接合的表面。
所述金属化的产生可以按多个步骤进行。例如首先在整个面上直接在所述衬底上施加基础金属化。在下一步骤中已可以对基础金属化进行结构化，其中优选地采用所述光刻。当然还可能例如通过借助于激光剥蚀、通过机械剥蚀或者通过借助于压制法施加蚀刻掩模来直接进行结构化。在所述的情况下，在非为连接面并且必要时也非为印制导线所设置的位置上去除基础金属化。接着在结构化的基础金属化上沉积加厚层，所述加厚层最后还可以通过沉积可接合的层与可接合的表面隔离。全部金属沉积从含金属的溶液实现，并且可以以无电流的方式或者电流的方式进行。优选地，对于基础金属化首先进行有良好附着性并且可均匀沉积的金属的无电流沉积、例如铜层的无电流沉积。如果然后产生贯通的金属层，则可以例如同样地借助于铜以电流的方式加厚该金属层。
如果通过此方式以可结构化的层厚产生基础金属化，则进行该基础金属化的结构化。在此得到所希望的金属化结构，所述金属化结构包含所希望的可焊接的连接面和其它的可导电的结构，并且可以在其它的步骤中有选择地被进一步加厚。这可以通过适用于有选择地在已经金属化的表面上沉积金属的无电流方法进行。
然而还可能的是，在第一方法步骤中首先产生相对薄的基础金属化的封闭的金属层并且接着在其上方施加所希望的稍后的金属化的负掩模。这同样优选的是以光刻方式所产生的掩模，所述掩模以对应于所希望的总金属化高度的厚度施加。在结构化所述掩模(例如光致抗蚀剂掩模)以后，基础金属化的为结构化所设置的区域处于自由，并且可以以无电流或者电流的方式被加厚直至所希望的层厚。
接着所述掩模可以如同位于其下的基础金属化区域那样被去除。该方法变型的优点是，可以产生有任意陡直的棱角的金属化。在此受限制的只是可以产生掩模所利用的棱角。于是所述棱角不再取决于在对贯通的金属化进行结构化时的蚀刻方法的各向异性，并且也绝对不产生掏蚀或者倾斜走向的边。在该变型中只要求，在最后步骤中在去除抗蚀剂掩模以后提供抗腐蚀的且可接合的表面，这可以通过随后将相应的金属层施加在已被结构化的金属化上来实现。
在铜的基础金属化之上，尤其镍层适用于加厚层，所述镍层可以以无电流方式并且选择性地被沉积在所述铜层上。
为了进一步加厚，可以在所述镍层上同时以无电流方式并且选择性地在所述镍层上沉积钯层。可接合的表面又通过化学沉积所述钯层并且在其上沉积相对薄的金层来产生。所述金属是化学惰性的并且提供一种可接合的表面。
在本发明的另一扩展中，在产生金属化以前净化所述陶瓷衬底并且尤其是LTCC底板，为此例如可以采用一种喷砂净化。
在第一次无电流沉积金属化以前要求所述表面的化学活化，以使得完全能够首先进行无电流沉积。这可以用一种公知的并且例如含钯的活化溶液进行。
为了结构化基础金属化、尤其是为了结构化用作基础金属化的铜层，可以有利地采用含铁(III)离子的溶液，例如一种含氯化铁(III)的水基溶液。这导致基础金属化的基本上均质的蚀刻，其中通过所述结构化得到最差情况下45度的棱角。通过适当的技术并且尤其是通过对准的蚀刻溶液引导能够在蚀刻基础金属化时得到更加陡直的棱角。另外的电流或者无电流沉积工艺导致一致的金属沉积，其中均匀地加厚已有的结构和角度。在此如同金属化的平坦的上侧那样得到棱角。
下面根据实施例和所属的附图详细地说明本发明。这些附图只用于更好地理解本发明并且因此只是示意性地并且没有按照正确比例画出。相同的部分用相同的附图标记表示。
图1至图5借助于通过衬底和金属化的示意性剖面示出在制造可焊接的连接面时的各种方法阶段，
图6至图9示出所述制造的第二变型的各种方法阶段，
图10示出带有接合于其上的器件的陶瓷衬底。
图1借助于一个示意性剖面示出陶瓷衬底，其中这里示出了两个陶瓷层KS1、KS2。从衬底的上侧至下侧的电连接通过通孔DK1、DK2实现，其中在所述陶瓷层KS之间构造金属化层ME，该金属化层可以被结构化成印制导线或者电路结构或者电路元件。在所述衬底下侧上，可焊接的接触可供使用。然而还可以以相同的方法与可焊接的连接面一起产生所述可焊接的接触LK。在用于在衬底的表面上产生金属化的第一步骤中，借助于喷砂方法进行所述衬底的净化，并且接着进行活化，这两者在图中用箭头A表明。在活化时用一种含钯的溶液(例如用氯化钯溶液)处理衬底表面。在此钯原子在衬底的表面上沉积，这些钯原子催化进一步的金属化。
在下一步骤中，通过在整个面上沉积铜层，在活化了的表面上产生基础金属化GM。这可以按两个阶段进行，其中首先以无电流的方式沉积相对薄的铜层，接着把该铜层以电流的方式加厚直到所希望的厚度，例如5μm。图2示出具有基础金属化GM的衬底S，其中为了简化，在图示中没有示出通孔和存在于衬底中的其余结构。
为了结构化基础金属化，在下一步骤中，光致抗蚀剂掩模PM被施加，根据用于金属化的所希望的图案被曝光和显影。非为金属化所设置的区域未被光致抗蚀剂PM覆盖。图3示出在该方法阶段中的布置。
用光致抗蚀剂掩模PM作为掩模，接着蚀刻基础金属化GM，其中根据基础金属化GM的材料选择蚀刻剂。已经表明，对于铜层而言含铁(III)离子的水溶液是有利的。还可以是其它的蚀刻剂、例如硝酸HNO3。在不是由光致抗蚀剂掩模所制造的区域中把基础金属化去除掉，直到所述衬底为止。接着例如用溶剂去除光致抗蚀剂掩模。图4示出在衬底的表面上具有已经结构化的基础金属化SM的布置。
在下一步骤中加厚基础金属化。为此尤其适用的是无电流的方法，利用所述无电流的方法可以将金属特定地沉积在已有的金属结构SM上，其中加厚所述已有的金属结构。在一个有利的实施方式中，为此首先在结构化的基础金属化SM上施加约5μm厚的镍层。在其上以无电流方式进行约2μm厚的钯层沉积。最后在其上也通过0.2μm厚的金层施加电流，以使金属化具有可接合的表面。图5示出具有这里被构造为三重层的加厚层VS的结构化的金属化SM。从而产生可焊接的连接面，所述连接面具有平坦的可焊接和可接合的表面，所述表面在所有侧防止腐蚀并且具有对衬底S的确定的棱角。
根据第二方法变型在活化以后在所述衬底的表面上首先产生薄的基础金属化GM，例如50nm至1μm的薄铜层。在所述基础金属化上，在整个面上施加光致抗蚀剂层，按图形曝光和显影，其中基础金属化GM的为以后金属化所设置的区域处于自由。在该未被光掩模PM-覆盖的区域中，现在可以用电流的或者无电流的方法加厚基础金属化GM，其中光掩模PM用作金属化的生长VS的形式。以此方式可以产生直至所希望的层厚的加厚层VS。图7示出根据该方法阶段的布置。
接着去除光掩模PM-并且进行蚀刻步骤，直至去除在以前由光掩模PM-覆盖的区域上的基础金属化GM以达衬底为止。在此要容忍的是：还从加厚层VS的表面一起揭下相应的层厚。不论是在光掩模PM的结构化的情况下还是在总共施加的金属层厚度的情况下都要连带地考虑这种损耗。图8示出带有这样产生的加厚的金属化的布置。
作为最后的步骤，接着在由基础金属化GM和加厚层VS组成的金属化上施加抗腐蚀层和尤其是可接合的层BS。这必要时可以以多阶段方式在无电流沉积工艺中从含金属的溶液实现。图9示出有这样产生的可焊接的连接面LA的布置。
通过相同的方式还可以并行地或者在较迟的方法顺序中在衬底的下侧产生可焊接的接触LK。接着所述陶瓷衬底(例如LTCC底板)就准备好用于装配器件了。
图10示出装配有器件BE的陶瓷衬底S，在衬底上侧，所述陶瓷衬底的可焊接的连接面LA用如本发明所述的方法来产生。在附着例如器件B时，借助于接合线在可焊接的连接面LA与所述器件的表面上的金属化之间连接电连接。在接合过程期间，在两个金属化上各产生一个凸块BU。由于可焊接的连接面LA和所述可焊接的连接面的可接合的表面的很小的粗糙度可以以高的速度并且以高的附着性用高度自动化和快速的自动装配机实施凸块连接或者接合的接合线。从而带有如本发明所述制造的可焊接的连接面的陶瓷衬底基本上相对于公知的带有印刷的连接面的陶瓷衬底得以改善，并且特别适用于快速自动装配机制造接合连接。
附图标记列表
S     衬底
LK    可焊接的接触
DK    通孔
KS    陶瓷层
ME    金属化层
A     净化和活化
GM    基础金属化
PM    光掩模
SM    金属化结构
VS    加厚层
LA    可焊接的连接面
BS    可接合的层
BU    凸块
BE    器件
BD    接合线

Claims (12)

1.用于制造陶瓷印刷电路板的方法，所述陶瓷印刷电路板具有陶瓷衬底(S)，所述陶瓷衬底在其上侧具有用于器件(BE)的所施加的可焊接的连接面(LA)和在下侧具有可焊接的接触(LK)，其中所述可焊接的连接面的金属化通过将金属从溶液中直接沉积在所述陶瓷衬底上来产生。
2.如权利要求1所述的方法，其中，作为陶瓷衬底(S)采用LTCC底板。
3.如权利要求1或2所述的方法，其中，借助于光刻将所述金属化结构化成可焊接的连接面(LA)。
4.如权利要求1至3中的任一项所述的方法，
-其中首先在整个面上在所述衬底(S)上施加基础金属化(GM)，
-其中对基础金属化(GM)进行结构化，
-其中在结构化的基础金属化(SM)上沉积加厚层(VS)，并且
-其中最后沉积可接合的层(BS)。
5.如权利要求1至4中任一项所述的方法，其中，沉积铜层作为基础金属化(GM)。
6.如权利要求5所述的方法，其中，对于基础金属化(GM)在所述衬底(S)的上侧首先在整个面上以无电流方式沉积铜并且接着通过铜的电流沉积进行加厚。
7.如权利要求4至6中任一项所述的方法，其中，作为加厚层(VS)在基础金属化(GM)上化学沉积镍层并且在其上化学沉积钯层。
8.如权利要求4至7中任一项所述的方法，其中，沉积薄的金层作为可接合的层(BS)。
9.如权利要求1至8中的任一项所述的方法，
-其中首先在整个面上在所述衬底(S)的上侧沉积铜的基础金属化(GM)，
-其中在所述基础金属化上施加光致抗蚀剂层、按图曝光并且显影成光致抗蚀剂掩模(PM)，
-其中通过蚀刻去除基础金属化的未被光致抗蚀剂掩模(PM)覆盖的区域。
10.如权利要求9所述的方法，其中，为了结构化基础金属化(GM)用含Fe(III)离子的水溶液或用HNO3进行蚀刻。
11.如权利要求1至10中任一项所述的方法，其中，在金属化以前净化所述衬底(S)。
12.如权利要求11所述的方法，其中，借助于喷砂来净化所述衬底(S)。
CNA2005800211143A 2004-06-25 2005-06-03 用于制造陶瓷印刷电路板的方法 Pending CN1973369A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004030800.4 2004-06-25
DE102004030800.4A DE102004030800B4 (de) 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte

Publications (1)

Publication Number Publication Date
CN1973369A true CN1973369A (zh) 2007-05-30

Family

ID=34969578

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800211143A Pending CN1973369A (zh) 2004-06-25 2005-06-03 用于制造陶瓷印刷电路板的方法

Country Status (5)

Country Link
US (1) US7951301B2 (zh)
JP (1) JP5145036B2 (zh)
CN (1) CN1973369A (zh)
DE (1) DE102004030800B4 (zh)
WO (1) WO2006000291A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051374A1 (de) * 2009-10-30 2011-06-16 Robert Bosch Gmbh Vorrichtung zum Refelektieren beschleunigter Elektronen
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
DE102014112365A1 (de) 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485569A (en) 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
DE3523957A1 (de) * 1985-07-04 1987-01-08 Licentia Gmbh Verfahren zur metallisierung von keramik
JP2508848B2 (ja) 1989-07-28 1996-06-19 日立電線株式会社 銅配線セラミック基板の製造方法
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
JPH08153949A (ja) 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections
WO2000003570A1 (fr) 1998-07-08 2000-01-20 Ibiden Co., Ltd. Carte a circuits imprimes et procede de fabrication
JP2002208775A (ja) 1998-07-08 2002-07-26 Ibiden Co Ltd プリント配線板
DE19833593C2 (de) * 1998-07-25 2002-03-14 Daimler Chrysler Ag Verfahren zur selektiven Metallisierung
DE19922553A1 (de) * 1999-05-17 2000-12-07 Siemens Ag Verfahren zum Herstellen eines automaten-bondbaren kermamischen Schaltungsträgers und automaten-bondbarer keramischer Schaltungsträger
JP3721299B2 (ja) 2000-08-03 2005-11-30 新光電気工業株式会社 半導体パッケージの製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
DE10104574A1 (de) * 2001-02-01 2002-08-08 Epcos Ag Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung
CN1203737C (zh) 2001-03-15 2005-05-25 张成邦 一种陶瓷金属化基板的制造方法
US7148566B2 (en) * 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
JP3648189B2 (ja) 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
US6911230B2 (en) * 2001-12-14 2005-06-28 Shipley Company, L.L.C. Plating method
US20040057485A1 (en) * 2002-07-16 2004-03-25 The Furukawa Electric Co., Ltd. Semiconductor laser device, semiconductor laser module, and optical fiber amplifier
JP2004055624A (ja) 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
DE10243814B4 (de) 2002-09-20 2018-05-30 Robert Bosch Gmbh Verfahren zur Herstellung einer leitenden Beschichtung auf einem isolierenden Substrat
JP4357901B2 (ja) 2003-08-25 2009-11-04 日本エレクトロプレイテイング・エンジニヤース株式会社 無電解めっき用パラジウム触媒液及び触媒化処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构

Also Published As

Publication number Publication date
US20080283488A1 (en) 2008-11-20
JP2008503885A (ja) 2008-02-07
DE102004030800A1 (de) 2006-01-26
WO2006000291A1 (de) 2006-01-05
DE102004030800B4 (de) 2017-05-18
US7951301B2 (en) 2011-05-31
JP5145036B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
TWI667950B (zh) 立體配線基板的製造方法、立體配線基板以及立體配線基板用基材
JP5591343B2 (ja) オプトエレクトロニクス素子及び該オプトエレクトロニクス素子の製造方法
TWI534068B (zh) 製造構件的方法與製造構件裝置的方法，以及構件和構件裝置
CN1973369A (zh) 用于制造陶瓷印刷电路板的方法
CN114554712A (zh) 线路板及其制造方法
US20110042131A1 (en) Ceramic substrate and manufacturing method thereof
JP2005064446A (ja) 積層用モジュールの製造方法
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
JP2008504709A (ja) 電子または機能デバイスの製造方法
US4501768A (en) Thin film floating zone metal coating technique
JP2016507902A (ja) セラミック基板に設けられたマルチレベル金属被覆部
JP2003023235A (ja) 陥沈印刷回路基板及びその製造方法
JP2003188509A (ja) プリント配線基板
JP4193712B2 (ja) ランドを備える基板の製造方法
JP2737712B2 (ja) チップキャリアとその製造方法および素子のマウント方法
US6645606B2 (en) Electrical device having metal pad bonded with metal wiring and manufacturing method thereof
CN106024755A (zh) 半导体装置
JP4828980B2 (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
JP2005101415A (ja) セラミックス回路基板およびその製造方法
JP2800785B2 (ja) 微細配線実装基板およびその製造方法
JP2004356527A (ja) 回路基板及びそれを用いた電子装置並びにその製造方法
JP2023055392A (ja) 基板、積層構造、及び積層構造の製造方法
JP2001313453A (ja) セラミック基板のめっき方法
SU1056484A2 (ru) Способ изготовлени многослойных печатных плат

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication