JP4193712B2 - ランドを備える基板の製造方法 - Google Patents

ランドを備える基板の製造方法 Download PDF

Info

Publication number
JP4193712B2
JP4193712B2 JP2004023001A JP2004023001A JP4193712B2 JP 4193712 B2 JP4193712 B2 JP 4193712B2 JP 2004023001 A JP2004023001 A JP 2004023001A JP 2004023001 A JP2004023001 A JP 2004023001A JP 4193712 B2 JP4193712 B2 JP 4193712B2
Authority
JP
Japan
Prior art keywords
land
substrate
lands
noble metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004023001A
Other languages
English (en)
Other versions
JP2005217249A (ja
Inventor
康富 浅井
祐司 大谷
崇 長坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004023001A priority Critical patent/JP4193712B2/ja
Publication of JP2005217249A publication Critical patent/JP2005217249A/ja
Application granted granted Critical
Publication of JP4193712B2 publication Critical patent/JP4193712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Description

本発明は、ボンディングワイヤや微細部品が接続される複数のランドを備える基板の製造方法に関する。
ボンディングワイヤや微細部品が接続される複数のランドを備える基板においては、基板の製造や、基板に対してさまざまな部品を実装するための長い工程が施される。ここで、微細部品とはＣＳＰ（チップサイズパッケージ）やフリップチップなどである。
具体的には、基板製造時においては、ランド印刷、積層基板の場合は各層の積層、メッキなどの工程、実装時には、はんだ印刷、リフロー、乾燥などの工程があり、工程が長く、ランドに対してはんだ付着、汚染、ホコリの付着、酸化が生じたり、ランドかけなどの様々なランド欠陥が発生する。
ここで、従来では、プラズマを基板に照射することで、ランドの表面をエッチングし、結果、酸化や薄い有機付着物などを除去する方法、いわゆるプラズマクリーニングが提案されている（たとえば、特許文献１参照）。
このものでは、グランドをクリーニングする際に、はんだ部などプラズマ照射したくない部位にプラズマが照射されないようにシールドを設けることで、グランドのみプラズマ照射することができる。
特開平７−２８３１９９号公報
しかしながら、上記したようなプラズマ処理では、ランド表面におけるごく薄い有機物の汚染、酸化のみが除去可能である。実際は、ランドの印刷かけ、めっきかけ、はんだ付着など様々な欠陥があり、プラズマクリーニングでは対応できないものが多い。
また、上記プラズマクリーニングでは、プラズマ照射したくない部位にプラズマが照射されないようにシールドを設けてはいるものの、プラズマがＩＣチップなどの実装部品にダメージを与える可能性がある。
本発明は、上記問題に鑑み、ボンディングワイヤや微細部品が接続される複数のランドを備える基板において、欠損をより低減したランドを実現することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、基板（１００）の表面に複数のランド（１５ａ、１５ｂ、１５ｃ）を形成した後、ランド（１５ａ、１５ｂ、１５ｃ）にボンディングワイヤ（３０、３１）や微細部品を接続してなるランドを備える基板の製造方法において、基板（１００）の表面に複数のランド（１５ａ、１５ｂ、１５ｃ）を形成した後、ランド（１５ａ、１５ｂ、１５ｃ）にボンディングワイヤ（３０、３１）や微細部品を接続する前に、複数のランド（１５ａ、１５ｂ、１５ｃ）を検査し、欠損が存在すると判断されたランドの表面に、選択的に、貴金属のナノオーダ粒子を含むペースト状のナノペーストを塗布して硬化してなる貴金属膜（１５４）を形成することを特徴としている。
それによれば、ランド（１５ａ、１５ｂ、１５ｃ）に欠損が発生していても、さらに貴金属膜（１５４）でそのランド（１５ａ、１５ｂ、１５ｃ）の表面が覆われるため、結果的に、ランド（１５ａ、１５ｂ、１５ｃ）は欠損の無いものにすることができる。
よって本発明によれば、ボンディングワイヤ（３０、３１）や微細部品が接続される複数のランド（１５ａ、１５ｂ、１５ｃ）を備える基板において、欠損をより低減したランド（１５ａ、１５ｂ、１５ｃ）を実現することができる。
ここで、請求項２に記載の発明のように、請求項１に記載のランドを備える基板の製造方法において、複数のランド（１５ａ、１５ｂ、１５ｃ）の検査は、自動認識機にて行う外観検査であり、色の異なる複数の光源により、２値化して欠陥を認識するものにできる。
ここで、請求項４に記載の発明のように、請求項１〜請求項３に記載のランドを備える基板においては、基板は、セラミック基板であるものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係るランドを備える基板１００の単体状態すなわち実装工程に施される前の状態の概略断面構成を示す図、図２は、この基板１００にボンディングワイヤ３０、３１を接続し、各種部品２０、２１、２２、２３を実装した状態を示す概略断面図である。
また、図３（ａ）は図１に示される基板１００における各ランド１５ａ、１５ｂ、１５ｃの拡大断面図であり、図３（ｂ）は図３に示される基板１００における各ランド１５ａ、１５ｂ、１５ｃの拡大断面図である。
［基板の構成等］
基板１００は、本例では積層基板１００であり、この積層基板１００は、個々についてその表面および内部に配線層が形成された複数のセラミック層１１、１２、１３、１４、を積層して形成されたものである。
これらセラミック層１１〜１４の積層体である積層基板１００の表面（図１中の上面）、裏面（図１中の下面）には、それぞれ表面ランド１５、裏面ランド１６が形成されており、これら表面および裏面ランド１５、１６は表層ランド１５、１６を構成している。
積層基板１００の内部には、各セラミック層に形成されたビアホール１７や各セラミック層の間に形成された内部導体層１８により、内層配線１７、１８が形成されている。そして、上記表面ランド１５と裏面ランド１６とは、内層配線１７、１８を介して電気的に接続されている。
また、図２に示されるように、積層基板１００の表面、裏面には、各ランド１５、１６に対して各種の部品２０、２１、２２、２３やボンディングワイヤ３０、３１が接続されている。
図２に示される例では、積層基板１００の表面側において、表面ランド１５には、はんだ４０を介してフリップチップ２０およびコンデンサ２１が接続され、また、導電性接着剤４１を介してＩＣチップ２２が接続されている。なお、フリップチップ２０と基板１００との間にはアンダーフィル材４２が充填されている。
さらに、表面ランド１５には、ＩＣチップ２２から延びる金からなる金ボンディングワイヤ３０が接続されるとともに、外部との接続を行うためのアルミニウムからなるＡｌボンディングワイヤ３１が接続されている。
ここで、表面ランド１５のうち、金ボンディングワイヤ３０が接続されるものを金ワイヤ接続ランド１５ａ、Ａｌボンディングワイヤ３１が接続されるものをＡｌワイヤ接続ランド１５ｂ、はんだ４０を介した接続が行われるものをはんだランド１５ｃ、導電性接着剤４１を介した接続が行われるものを導電性接着剤ランド１５ｄとする。
また、図２に示される例では、積層基板１００の裏面側において、裏面ランド１６には、ＬａＢ6、ＳｎＯ2、ＣｕＮｉなどからなる厚膜抵抗体２３が接続されている。そして、この厚膜抵抗体２３は、保護ガラス４３にて被覆され、さらにその上をエポキシ樹脂などからなる保護樹脂４４にて被覆されている。
ここにおいて、本実施形態では、図３（ａ）に示されるように、実装前の積層基板１００における金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃは、タングステン（Ｗ）もしくはモリブデン（Ｍｏ）からなる層１５１の上に銅メッキもしくはニッケルメッキからなるメッキ層１５２を施し、さらにその上に金メッキ層１５３を施したものである。
本例では、図３（ａ）に示される、これら金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃは、タングステン（Ｗ）層１５１の上に銅メッキ層１５２を施し、さらにその上に金メッキ層１５３を施したものである。ここで、金メッキ層１５３は、酸化防止ができる程度に薄く、たとえば０．０５μｍ形成する。
なお、図１および図２に示される積層基板１００において、裏面ランド１６は、タングステン（Ｗ）層１５１の上に銅メッキ層１５２を施してなるものである。
一方、本実施形態では、図３（ｂ）に示されるように、部品実装後の積層基板１００における金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃの表面には、貴金属のナノオーダ粒子を含むペースト状のナノペーストを塗布して硬化してなる貴金属膜１５４が形成されている。
この貴金属膜１５４は、一般に知られている貴金属のナノオーダ粒子を含むペースト状のナノペーストを用いたものであり、貴金属としては、金、銀、白金またはパラジウムを採用できる。本例では、金を用いている。
また、ナノオーダ粒子とは、平均粒径が５００ｎｍ以下のもので、好ましくは１００ｎｍ以下のものである。そして、ナノペーストとは、このような貴金属のナノオーダ粒子が、有機バインダ、分散剤、この分散剤を捕捉する捕捉剤を混合してなるものであり、たとえば１５０℃〜３００℃程度で硬化可能なものである。
この貴金属膜１５４が形成された積層基板１００は、表面にランド１５ａ、１５ｂ、１５ｃが形成されている積層基板１００を形成した後、当該ランド１５ａ〜１５ｃにボンディングワイヤ３０、３１や部品を接続する前に、上記ナノペーストを塗布して硬化してなるものである。
ナノペーストを塗布する方法としては、インクジェット方式の印刷機で塗布する方法、あるいは、ボンディングランドの形状をしたスタンプで塗布する方法などを採用することができる。この後、１５０℃〜３００℃で１時間程度熱処理を行い、ナノペーストを硬化する。こうして、貴金属膜１５４ができあがる。
ここで、ナノペーストの塗布量は、硬化後の貴金属膜１５４の厚さが、０．０５μｍ以上（つまり、金メッキ層１５３と合わせた膜厚が０．１μｍ以上）になるように塗布する。望ましくは、０．２μｍ以上塗布すると、比較的ボンディング性が安定する。
このように、本実施形態によれば、図２および図３（ｂ）に示されるように、ボンディングワイヤ３０、３１や微細部品が接続される複数のランド１５ａ、１５ｂ、１５ｃを備える基板１００において、ランド１５ａ、１５ｂ、１５ｃの表面には、貴金属のナノオーダ粒子を含むペースト状のナノペーストを塗布して硬化してなる貴金属膜１５４が形成されていることを特徴とするランドを備える基板１００が提供される。
それによれば、図３（ｂ）に示されるように、ランド１５ａ、１５ｂ、１５ｃにメッキかけＫ１などの欠損が発生していても、さらに貴金属膜１５４でそのランド１５ａ、１５ｂ、１５ｃの表面が覆われるため、結果的に、ランド１５ａ、１５ｂ、１５ｃは欠損の無いものにすることができる。
よって、本実施形態によれば、ボンディングワイヤ３０、３１や微細部品が接続される複数のランド１５ａ、１５ｂ、１５ｃを備える基板１００において、欠損をより低減したランド１５ａ、１５ｂ、１５ｃを実現することができる。
［基板の製造方法等］
次に、限定するものではないが、上記図１に示される積層基板１００の製造方法および上記図２に示される実装構造の組み付け方法の一具体例について説明する。
図４は、本実施形態の積層基板の製造方法および実装構造の組み付け方法の工程フローを示す図であり、図５は、図４に続く工程フローを示す図である。また、図６、図７、図８は、上記各工程における途中状態のワークを示す概略断面図である。
まず、セラミック層１１〜１４となるアルミナなどからなる各グリーンシートを用意し、このグリーンシートの所望の位置にパンチングすることにより、最終的に上記ビアホール１７となる孔をあける。
次に、この孔に対して、主にモリブデンからなる導体ペーストを印刷にて充填し乾燥させる。この導体ペーストは、最終的に上記ビアホール１７における内層配線となるものである。
次に、各グリーンシートの表面に、主にタングステンからなる導体ペーストを印刷し、乾燥させる。この導体ペーストは、上記孔に充填された導体ペーストと導通するように印刷され、最終的に、上記内部導体層１８や、表面ランド１５および裏面ランド１６のタングステン層１５１となるものである。
このようにして加工された各グリーンシートを積層し、焼成する。具体的には、各グリーンシートを重ね合わせ、熱圧着を行い積層する。次に、この積層体を約１６００℃、還元雰囲気にて焼成する。このとき、基板は約２０％収縮する。また、各ペーストは各ランドのタングステン層１５１および内層配線１７、１８となる。こうして、図６（ａ）に示されるような積層基板ができあがる。
次に、図６（ｂ）に示されるように、上記表面ランド１５（１５ａ、１５ｂ、１５ｃ、１５ｄ）および裏面ランド１６となるタングステン層１５１の表面に、無電解メッキまたは電気メッキなどにより、銅メッキ層１５２を形成する。
次に、積層基板の裏面に、厚膜抵抗体２３を構成するペーストを印刷し、乾燥・焼成することにより、厚膜抵抗体２３を形成する。そして、その上に保護ガラス４３を形成し、その上に保護樹脂４４を形成する。また、必要に応じて保護ガラス４３を形成した後、抵抗値の調整のため、レーザトリミングを行ったりする。
続いて、銅メッキ層１５２の表面に、無電解メッキまたは電気メッキなどにより、金メッキ層１５３（図３参照）を形成する。こうして、図６（ｃ）に示されるように、積層基板１００が形成される。
この図６（ｃ）に示される積層基板１００は、すなわち上記図１に示される実装前の積層基板１００である。つまり、上記図３（ａ）に示される金メッキ層１５３まで形成された各表面ランド１５ａ、１５ｂ、１５ｃを有する積層基板１００が形成される。
このようにして製造された実装前の積層基板１００を受け入れて、部品やボンディングワイヤの実装工程が行われる。
まず、はんだランド１５ｃの表面に、上記したインクジェット方式の印刷機で塗布する方法、あるいは、スタンプで塗布する方法により、選択的に上記ナノペーストを塗布し、これを硬化させる。それにより、上記図３（ｂ）に示されるように、表面に貴金属膜１５４が形成されたはんだランド１５ｃが形成される。
続いて、図７（ａ）に示されるように、はんだランド１５ｃの表面にはんだペースト４０ａを印刷して塗布する。
次に、図７（ｂ）に示されるように、部品マウントを行う。ここでは、はんだ付けされる部品であるフリップチップ２０およびコンデンサ２１を積層基板１００の表面に搭載する。
続いて、はんだリフローを行い、フリップチップ２０およびコンデンサ２１をはんだ４０を介して積層基板１００に接続する。その後、基板洗浄を行い、フラックスを洗浄し、除去する。
次に、図７（ｃ）に示されるように、導電性接着剤ランド１５ｄの表面に、導電性接着剤４１を塗布する。
続いて、図８（ａ）に示されるように、ＩＣマウント工程では、導電性接着剤ランド１５ｄの上に、導電性接着剤４１を介してＩＣチップ２２を搭載する。そして、導電性接着剤４１を硬化することにより、ＩＣチップ２２を導電性接着剤４１を介して積層基板１００に接続する。
次に、金ワイヤ接続ランド１５ａの表面に、上記したインクジェット方式の印刷機で塗布する方法、あるいは、スタンプで塗布する方法により、選択的に上記ナノペーストを塗布し、これを硬化させる。それにより、上記図３（ｂ）に示されるように、表面に貴金属膜１５４が形成された金ワイヤ接続ランド１５ａが形成される。
続いて、図８（ｂ）に示されるように、金ボンディング工程を行い、金ボンディングワイヤ３０によって、ＩＣチップ２２と金ワイヤ接続ランド１５ａとを結線し、電気的に接続する。
その後、図８（ｃ）に示されるように、フリップチップ２０と基板１００との間にアンダーフィル材４２を注入して硬化する。これにより、アンダーフィル材４２の充填がなされる。なお、このアンダーフィル材４２の充填は必要に応じて行えばよく、行わなくてもよい。
次に、Ａｌワイヤ接続ランド１５ｂの表面に、上記したインクジェット方式の印刷機で塗布する方法、あるいは、スタンプで塗布する方法により、選択的に上記ナノペーストを塗布し、これを硬化させる。それにより、上記図３（ｂ）に示されるように、表面に貴金属膜１５４が形成されたＡｌワイヤ接続ランド１５ｂが形成される。
続いて、Ａｌボンディング工程を行い、Ａｌボンディングワイヤ３１によって、コネクタ部材などの外部とＡｌワイヤ接続ランド１５ｂとを結線する。これにより、積層基板１００と外部とがＡｌボンディングワイヤ３１を介して電気的に接続され、上記図２に示される実装構造ができあがる。
このように、本製造方法によれば、基板１００の表面に複数のランド１５ａ、１５ｂ、１５ｃを形成した後、ランド１５ａ、１５ｂ、１５ｃにボンディングワイヤ３０、３１や微細部品を接続してなるランドを備える基板の製造方法において、基板（１００の表面に複数のランド１５ａ、１５ｂ、１５ｃを形成した後、ランド１５ａ、１５ｂ、１５ｃにボンディングワイヤ３０、３１や微細部品を接続する前に、ランド１５ａ、１５ｂ、１５ｃの表面に、貴金属のナノオーダ粒子を含むペースト状のナノペーストを塗布して硬化してなる貴金属膜１５４を形成することを特徴とするランドを備える基板の製造方法が提供される。
それによれば、上記図２および図３（ｂ）に示される本実施形態の基板１００を適切に製造することができ、欠損をより低減したランド１５ａ、１５ｂ、１５ｃを実現することができる。
なお、本実施形態では、図３（ｂ）に示されるように、部品実装後の積層基板１００における金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃの表面に、貴金属膜１５４が形成されている。
ここにおいて、これら金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂ、はんだランド１５ｃの表面に、貴金属膜１５４を形成する場合、上記図４に示されるフロー図において、はんだペースト塗布工程の前に行うナノペースト塗布工程にて、各ランド１５ａ〜１５ｃに一括して貴金属膜１５４を形成してもよい。
あるいは、金ワイヤ接続ランド１５ａ、Ａｌワイヤ接続ランド１５ｂの表面に、貴金属膜１５４を形成するにあたって、上記図５に示されるフロー図において、導電性接着剤硬化工程とＡｕボンディング工程との間に行われるナノペースト塗布工程にて、これら両ランド１５ａ、１５ｂに同時に貴金属膜１５４を形成してもよい。
しかし、上記製造方法に示したように、各ランド１５ａ、１５ｂ、１５ｃについてボンディングワイヤ３０、３１や部品２０、２１を接続する直前に、貴金属膜１５４の形成を行うことが好ましい。
それによれば、製造工程中にランド１５ａ〜１５ｃに対して異物が付着したり、汚染が生じたりすることなどを極力防止できるためである。
（第２実施形態）
図９は、本発明の第２実施形態に係る基板１００の要部を示す概略断面図であり、（ａ）は図１に示されるような実装前の基板１００における本実施形態の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図、（ｂ）および（ｃ）は図３に示されるような実装後の基板１００における本実施形態の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図である。
本実施形態は、貴金属膜１５４の厚さが、ランド１５ａ、１５ｂ、１５ｃの種類ごとに変えられていることを特徴とする基板１００を提供するものである。上記第１実施形態との相違点を中心に述べる。
具体的には、基板１００表面の複数のランド１５ａ、１５ｂ、１５ｃが、金ボンディングワイヤ３０が接続される金ワイヤ接続ランド１５ａとそれ以外のランド１５ｂ、１５ｃからなる場合、図３（ｂ）に示されるように、それ以外のＡｌワイヤ接続ランド１５ｂおよびはんだランド１５ｃは、金ワイヤ接続ランド１５ａよりも貴金属膜１５４が薄いものとする。
もしくは、図３（ｃ）に示されるように、それ以外のＡｌワイヤ接続ランド１５ｂおよびはんだランド１５ｃは、貴金属膜１５４が形成されていないものとする。
Ａｌワイヤ接続ランド１５ｂの表面には、ナノペーストを塗布しても良いが、塗布しない、あるいは、薄く塗布することが、信頼性上望ましい。これは、本例において、貴金属膜１５４を構成するＡｕとＡｌボンディングワイヤ３１を構成するＡｌとの接触部に、電位差による腐食が置きやすいからである。
このことから、Ａｌワイヤ接続ランド１５ｂにおいては、金からなる貴金属膜１５４と金メッキ層１５３との合計の厚さ、すなわち金の層厚さを０．６μｍ以下にする必要がある。望ましくは、この金の層厚さは０．４μｍ以下もしくは０であることが好ましい。
また、フリップチップ２０やコンデンサ２１などのはんだ付けが行われるはんだランド１５ｃにおいては、一般に、はんだ４０中のＳｎが、Ａｕとの拡散を起こしやすく、この拡散により生成する合金層が脆いため、接合寿命が悪くなる恐れがある。
よって、はんだ付けのためのはんだランド１５ｃも、Ａｌワイヤ接続ランド１５ｂと同様に、金の層厚さを薄くするか、０とすることが好ましい。
図９（ｂ）に示されるように、この貴金属膜１５４の厚さを各ランド１５ａ、１５ｂ、１５ｃごとに変えることは、ナノペーストの塗布量を変化させることにより容易に行うことができる。
また、図９（ｃ）に示されるように、金ワイヤ接続ランド１５ａ以外のＡｌワイヤ接続ランド１５ｂおよびはんだランド１５ｃに、貴金属膜１５４が形成されていないものとする場合、基板１００の表面に形成された各ランド１５ａ、１５ｂ、１５ｃのうちの所望のランドすなわち金ワイヤ接続ランド１５ａの表面に、選択的に貴金属膜１５４を形成する方法を採用すればよい。
このことは、インクジェット方式の印刷機で塗布する方法などにおいて、選択的な塗布が可能であることから、容易に実現できる。
たとえば、はんだランド１５ｃに貴金属膜１５４を付けない場合は、上記図５に示されるフロー図において、基板受け入れ工程とはんだペースト塗布工程との間のナノペースト塗布工程は行わないようにすればよい。
また、Ａｌワイヤ接続ランド１５ｂに貴金属膜１５４を付けない場合は、上記図５に示されるフロー図において、アンダーフィル注入・硬化工程とＡｌボンディング工程との間のナノペースト塗布工程は行わないようにすればよい。
（第３実施形態）
図１０は、本発明の第３実施形態に係る基板１００の要部を示す概略断面図であり、（ａ）は図１に示されるような実装前の基板１００における本実施形態の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図、（ｂ）、（ｃ）および（ｄ）は図３に示されるような実装後の基板１００における本実施形態の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図である。
本実施形態は、上記実施形態における基板１００の表面ランド１５において、金メッキ層１５３を形成しないものである。
つまり、図１０に示されるように、本実施形態の各ランド１５ａ〜１５ｃは、タングステンもしくはモリブデンからなる層１５１の上に銅メッキもしくはニッケルメッキからなる層１５２の２層からなり、この層１５２の上に貴金属膜１５４が形成されている。
この場合、Ａｕメッキ層１５３を形成しないため、各パッド１５ａ〜１５ｃにおける金の層厚さは、ナノペーストの塗布量のみで制御される。この場合の金の層厚さの好ましい範囲は、上記実施形態と同様である。
図１０（ｂ）では、貴金属膜１５４の厚さが、ランド１５ａ、１５ｂ、１５ｃの種類ごとに同一である場合を示しており、たとえば０．２５μｍとすることができる。
図１０（ｃ）では、金ワイヤ接続ランド１５ａ以外のＡｌワイヤ接続ランド１５ｂおよびはんだランド１５ｃは、金ワイヤ接続ランド１５ａよりも貴金属膜１５４が薄いものとしている。たとえば、貴金属膜１５４の厚さは、金ワイヤ接続ランド１５ａでは０．４μｍ、それ以外のランド１５ｂ、１５ｃでは０．２５μｍとすることができる。
おり、図１０（ｄ）では、金ワイヤ接続ランド１５ａ以外のＡｌワイヤ接続ランド１５ｂおよびはんだランド１５ｃは、貴金属膜１５４が形成されていないものとしている。たとえば、貴金属膜１５４の厚さは、金ワイヤ接続ランド１５ａでは０．４μｍとすることができる。
なお、本実施形態の製造工程においては、上記図４に示される金メッキ工程は無くなることは明らかである。
（第４実施形態）
図１１は、本発明の第４実施形態に係る基板１００の要部を示す概略断面図であり、（ａ）は基板１００における本実施形態の接続直前の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図、（ｂ）は図３に示されるような実装後の基板１００における本実施形態の各ランド１５ａ、１５ｂ、１５ｃの拡大断面図である。
本実施形態は、上記第２実施形態と同様に、基板１００の表面に形成された各ランド１５ａ、１５ｂ、１５ｃのうちの所望のランドすなわち金ワイヤ接続ランド１５ａの表面に、選択的に貴金属膜１５４を形成する方法を採用するものである。
特に、本実施形態では、基板１００の表面に形成された複数のランド１５ａ、１５ｂ、１５ｃを検査し、欠損が存在すると判断されたランドの表面に、選択的に貴金属膜１５４を形成する。この検査は、たとえば、各ランド１５ａ〜１５ｃにおける接続の直前に行うようにする。
そのため、本実施形態では、金ワイヤ接続ランド１５ａにおいて、貴金属膜１５４が形成されないランドも存在するため、金ボンディングワイヤ３０との接続性を確保すべく、金メッキ層１５３の厚さだけで、０、１μｍ以上を確保するようにする。望ましくは、０．２５μｍ以上とする。
そして、部品２０〜２２の実装の直前あるいはワイヤ３０、３１のボンディングの直前に、各ランド１５ａ〜１５ｃが汚染、変色、かけなどの欠陥があるかどうかを外観検査を行い、欠陥がある場合に、そのランドのみナノペーストを塗布し、その後硬化、ボンディングを実施する。
たとえば、図１１に示される例では、接続前の状態において、Ａｌワイヤ接続ランド１５ｂとはんだランド１５ｃに、メッキかけＫ１やメッキしみＫ２が存在する。そのため、これらＡｌワイヤ接続ランド１５ｂとはんだランド１５ｃぼ表面に、貴金属膜１５４を選択的に形成している。
ここで、ランド表面の外観検査は、自動認識機にて行っても良い。この際、メッキかけ、印刷かけ、変色、異物付着など、欠陥の色が様々であるため、たとえば、色の異なる複数の光源により、各々、２値化し、欠陥を認識することができる。
そして、自動認識機により欠損があると認識したランドにのみ、インクジェット方式の印刷機でナノペーストを塗布する。あるいは、ランドの形状をしたスタンプでナノペーストを塗布する。
このように、基板１００の表面に形成された複数のランド１５ａ、１５ｂ、１５ｃのうちの所望のランドの表面に、選択的に貴金属膜１５４を形成することにより、貴金属膜１５４を形成する必要のないランドには、貴金属膜１５４が形成されないため、コストを低減できるなどの利点がある。
なお、上記実施形態において、貴金属膜１５４は、ナノペーストを焼結して形成されるため、メタライズのパターン欠けなどの下地に金属がない部分でも、貴金属膜１５４は形成することが可能である。ちなみに、無電解メッキであれば、下地に金属が必要なため、メタライズのパターン欠けの補修は不可能である。
また、上記実施形態では、セラミック積層基板を用いることで、本発明を適切に採用することができているが、本発明に用いる基板としては、プリント基板などの基板であってもよい。
以上述べてきたように、本発明によれば、接続する前に、貴金属ナノペーストを塗布、硬化することで、ランドを形成する、あるいは、ランドの欠損部分に貴金属ナノペーストを塗布、硬化することで、ランドを補修することができる。以上により、欠陥のないランドに接続が行える。
本発明の第１実施形態に係るランドを備える基板の概略断面構成を示す図である。 図１に示される基板にボンディングワイヤを接続し各種部品を実装した状態を示す概略断面図である。 （ａ）は図１に示される基板における各ランドの拡大断面図であり、（ｂ）は図３に示される基板における各ランドの拡大断面図である。 上記第１実施形態の積層基板の製造方法および実装構造の組み付け方法の工程フローを示す図である。 図４に続く工程フローを示す図である。 上記第１実施形態の積層基板の製造方法および実装構造の組み付け方法の各工程における途中状態のワークを示す概略断面図である。 図６に続く各工程における途中状態のワークを示す概略断面図である。 図７に続く各工程における途中状態のワークを示す概略断面図である。 本発明の第２実施形態に係る基板の要部を示す概略断面図である。 本発明の第３実施形態に係る基板の要部を示す概略断面図である。 本発明の第４実施形態に係る基板の要部を示す概略断面図である。
符号の説明
１５ａ…金ワイヤ接続ランド、１５ｂ…Ａｌワイヤ接続ランド、
１５ｃ…はんだランド、３０…金ボンディングワイヤ、
３１…Ａｌボンディングワイヤ、１００…基板としての積層基板、
１５１…タングステンもしくはモリブデンからなる層としてのタングステン層、
１５２…銅メッキもしくはニッケルメッキからなるメッキ層としての銅メッキ層、
１５３…金メッキ層、１５４…貴金属膜。

Claims (2)

  1. 基板（１００）の表面に複数のランド（１５ａ、１５ｂ、１５ｃ）を形成した後、前記ランド（１５ａ、１５ｂ、１５ｃ）にボンディングワイヤ（３０、３１）や微細部品を接続してなるランドを備える基板の製造方法において、
    前記基板（１００）の表面に前記複数のランド（１５ａ、１５ｂ、１５ｃ）を形成した後、前記ランド（１５ａ、１５ｂ、１５ｃ）に前記ボンディングワイヤ（３０、３１）や前記微細部品を接続する前に、
    前記複数のランド（１５ａ、１５ｂ、１５ｃ）を検査し、欠損が存在すると判断されたランドの表面に、選択的に、貴金属のナノオーダ粒子を含むペースト状のナノペーストを塗布して硬化してなる貴金属膜（１５４）を形成することを特徴とするランドを備える基板の製造方法。
  2. 前記複数のランド（１５ａ、１５ｂ、１５ｃ）の検査は、自動認識機にて行う外観検査であり、色の異なる複数の光源により、２値化して前記欠陥を認識することを特徴とする請求項１に記載のランドを備える基板の製造方法。
JP2004023001A 2004-01-30 2004-01-30 ランドを備える基板の製造方法 Expired - Fee Related JP4193712B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004023001A JP4193712B2 (ja) 2004-01-30 2004-01-30 ランドを備える基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004023001A JP4193712B2 (ja) 2004-01-30 2004-01-30 ランドを備える基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005217249A JP2005217249A (ja) 2005-08-11
JP4193712B2 true JP4193712B2 (ja) 2008-12-10

Family

ID=34906163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004023001A Expired - Fee Related JP4193712B2 (ja) 2004-01-30 2004-01-30 ランドを備える基板の製造方法

Country Status (1)

Country Link
JP (1) JP4193712B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370896B (zh) * 2005-10-14 2012-10-17 圣戈本陶瓷及塑料股份有限公司 磨粒材料和用该磨粒材料对工件平面化的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018250B2 (ja) * 2007-06-04 2012-09-05 富士電機株式会社 半導体装置およびその製造方法
JP5003347B2 (ja) * 2007-08-22 2012-08-15 株式会社デンソー 電子装置およびその製造方法
WO2009090849A1 (ja) * 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation ワイヤボンディング方法及び電子部品実装体
JP5416136B2 (ja) * 2008-12-26 2014-02-12 株式会社応用ナノ粒子研究所 ワイヤボンディング方法、電子部品、発光電子部品、複合発光電子部品及び発光装置
JP5405339B2 (ja) * 2010-02-03 2014-02-05 日本メクトロン株式会社 配線回路基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101370896B (zh) * 2005-10-14 2012-10-17 圣戈本陶瓷及塑料股份有限公司 磨粒材料和用该磨粒材料对工件平面化的方法

Also Published As

Publication number Publication date
JP2005217249A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US8069558B2 (en) Method for manufacturing substrate having built-in components
US5897724A (en) Method of producing a hybrid integrated circuit
US9363883B2 (en) Printed circuit board and method for manufacturing same
US20060281297A1 (en) Multilayer electronic part and structure for mounting multilayer electronic part
US20100295168A1 (en) Semiconductor package using conductive plug to replace solder ball
JP4193712B2 (ja) ランドを備える基板の製造方法
US8250748B2 (en) Method for producing an LTCC substrate
US20130050957A1 (en) Electronic component incorporating board and composite module
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP2005109135A (ja) 電子部品内蔵モジュールの製造方法
JP2008159671A (ja) プリント配線基板および電子装置
JP4012527B2 (ja) 電子部品の製造方法
US8413321B2 (en) Module substrate and production method
JP4574025B2 (ja) 配線モジュール
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
WO2007052619A1 (ja) 積層セラミック基板の製造方法
JP2007027255A (ja) 半導体実装基板及びその製造方法
JP4442353B2 (ja) 配線基板の製造方法
JP3912129B2 (ja) 積層セラミック基板の製造方法
JPH08316641A (ja) 一括接続法による多層配線基板
JP2000340596A (ja) 半導体装置の製造方法
JP2009117753A (ja) 部品内蔵印刷配線板及びその製造方法
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees