JP5003347B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP5003347B2
JP5003347B2 JP2007216148A JP2007216148A JP5003347B2 JP 5003347 B2 JP5003347 B2 JP 5003347B2 JP 2007216148 A JP2007216148 A JP 2007216148A JP 2007216148 A JP2007216148 A JP 2007216148A JP 5003347 B2 JP5003347 B2 JP 5003347B2
Authority
JP
Japan
Prior art keywords
gold
land
wire
aluminum
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007216148A
Other languages
English (en)
Other versions
JP2009049309A (ja
Inventor
真嗣 今田
幸宏 前田
浩 春日井
渉 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007216148A priority Critical patent/JP5003347B2/ja
Publication of JP2009049309A publication Critical patent/JP2009049309A/ja
Application granted granted Critical
Publication of JP5003347B2 publication Critical patent/JP5003347B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、表面が金メッキされた複数のランドを有する基板の上に電子部品を搭載し、金ワイヤおよびアルミワイヤにより電子部品とランドとを接続するようにした電子装置およびその製造方法に関する。
従来より、この種の一般的な電子装置は、表面が金（Ａｕ）メッキよりなるワイヤボンディング用の複数のランドを有する基板と、基板に搭載された電子部品と、電子部品とランドとを結線するボンディングワイヤとを備える。
ここで、ボンディングワイヤは、アルミニウム（Ａｌ）よりなるアルミワイヤと金よりなる金ワイヤとの異なる材質の２種類のものが混在し、複数のランドは、アルミワイヤと接続されるアルミワイヤ用ランドと金ワイヤと接続される金ワイヤ用ランドとにより構成されている。
そして、この電子装置の製造方法は、一般に、基板上に導体部を形成し、その導体部の表面に金メッキを施すことにより複数のランドを形成し、次に、基板に電子部品を搭載し、電子部品と複数のランドとを、アルミワイヤおよび金ワイヤよりなるボンディングワイヤにより接続する。
ここで、このボンディングワイヤの接続は、アルミワイヤを複数のランドのうちのアルミワイヤ用ランドに接続した後、金ワイヤを金ワイヤ用ランドに接続する。そして、これらワイヤの接続は、特許文献１にも記載されているような超音波ワイヤボンディング方法により行われるのが通常である。
特開平２−５８８４５号公報
ところで、この種の電子装置においては、近年の高機能化に伴ってボンディングワイヤの数が増加している。これに伴い、トータルのボンディング時間が増加するが、ワイヤボンディングは基板を加熱しながら行うため、このことは基板の加熱時間が延びることにつながる。
ここで、ワイヤボンディング用のランドは、Ｃｕなどよりなる下地の表面に金メッキを施してなるが、この基板の加熱時間の増加により、当該ランドにおける金メッキの表面にＣｕなどの下地成分が析出しやすくなる。
上述したように、アルミワイヤと金ワイヤの接続は、先にアルミワイヤをアルミワイヤ用ランドに接続し、その後、金ワイヤを金ワイヤ用ランドに接続する。これは、アルミワイヤの接続の方が金ワイヤの接続よりも、接続に要するエネルギーが大きく、接続時の超音波振動も大きいためである。
つまり、アルミワイヤの接続を金ワイヤの接続よりも先に行うことで、大きなアルミワイヤ接続時の超音波振動が金ワイヤの接続部に印加されるのを防止し、金ワイヤ接続部へのダメージを抑制するようにする。そのため、基板の加熱時間の増加による金メッキ表面への下地成分の析出は、後でボンディングが行われる金ワイヤ用ランドについて、顕著となりやすい。
また、通常、金ワイヤは、アルミワイヤよりも接合面積が小さい。このことも、ランドの金メッキ表面への下地成分の析出によって、とりわけ、金ワイヤの接続における初期接合強度が低下することにつながる。
このような問題について、単純には、複数のランド全体において表面の金メッキの厚さを増加することが考えられる。しかし、そのために貴金属である金の使用量が増加し、コストアップの恐れがある。
また、アルミワイヤ接続部において金メッキの厚さを増加した場合、金メッキとその下地との界面に、高温環境のもとＡｕ−Ａｌ拡散速度のミスマッチによる多数のカーケンダルボイドが発生し、接合強度の低下を招く恐れがある。
本発明は、上記問題に鑑みてなされたものであり、表面が金メッキよりなる複数のランドを有する基板の上に電子部品を搭載し、アルミワイヤおよび金ワイヤにより電子部品とランドとを接続するようにした電子装置において、アルミワイヤ用ランドの金メッキ厚を変えることなく、金ワイヤ用ランドの金メッキ厚を厚くするのに適した構成を有する電子装置およびそのような電子装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明者は鋭意検討を行った。その結果、後述の図５に示されるように、同一のメッキ条件では、ランドの面積が小さいほど、ランド表面の金メッキの厚さは大きくなることが見出された。本発明は、この知見に基づいて創出されたものである。
すなわち、本発明は、１個の金ワイヤ用ランド（１２）を、複数個の領域に分割された分割部（１２ａ）の集合体であってこれら複数個の分割部（１２ａ）にまたがって１本の金ワイヤ（３２）が接続されているものとし、個々の分割部（１２ａ）の面積を１個のアルミワイヤ用ランド（１１）の面積よりも小さいものとし、個々の分割部（１２ａ）における金メッキ（１０ｃ）を、アルミワイヤ用ランド（１１）における金メッキ（１０ｃ）よりも厚いものとしたことを、第１の特徴とする。
それによれば、アルミワイヤ（３１）と金ワイヤ（３２）とが混在する電子装置において、アルミワイヤ用ランド（１１）の金メッキ厚を変えることなく、金ワイヤ用ランド（１２）の金メッキ厚を厚くするのに適した構成を有する電子装置を提供することができる。
その結果として、本発明によれば、アルミボンディングが高温環境で接合寿命を損なうことなしに、また金の使用量を抑制して材料費を抑えつつ、金ボンディングの接合品質の向上を図ることが可能となる。
本発明は、ランド（１１、１２）の形成工程では、アルミワイヤ用ランド（１１）および金ワイヤ用ランド（１２）の導体部（１０ａ）を形成するとともに、金ワイヤ用ランド（１２）における導体部（１０ａ）については、個々の部分が１個のアルミワイヤ用ランド（１１）の面積よりも小さい複数個の分割部（１２ａ）に分割されたものとして形成し、続いて、複数個の分割部（１２ａ）の表面、および、アルミワイヤ用ランド（１１）における導体部（１０ａ）の表面に、金メッキ（１０ｃ）を形成することにより、個々の分割部（１２ａ）における金メッキ（１０ｃ）をアルミワイヤ用ランド（１１）における金メッキ（１０ｃ）よりも厚くした複数のランド（１１、１２）を形成し、しかる後、基板（１０）への電子部品（２１、２２）の搭載、および、ボンディングワイヤ（３１、３２）による接続を行うことを、第２の特徴とする。
それによれば、１個のアルミワイヤ用ランド（１１）よりも面積の小さい領域に分割された金ワイヤ用ランド（１２）では、金メッキ（１０ｃ）をアルミワイヤ用ランド（１１）よりも厚くできる。
つまり、本発明によれば、アルミワイヤ用ランド（１１）の金メッキ厚を変えることなく、金ワイヤ用ランド（１２）の金メッキ厚を厚くするのに適した電子装置の製造方法を提供することができる。
本発明は、ランド（１１、１２）の形成工程では、アルミワイヤ用ランド（１１）および金ワイヤ用ランド（１２）の導体部（１０ａ）を形成し、次に、金ワイヤ用ランド（１２）における導体部（１０ａ）を、レーザーで切断することにより、個々の部分が１個のアルミワイヤ用ランド（１１）の面積よりも小さい複数個の分割部（１２ａ）に分割されたものとし、続いて、複数個の分割部（１２ａ）の表面、および、アルミワイヤ用ランド（１１）における導体部（１０ａ）の表面に、金メッキ（１０ｃ）を形成することにより、個々の分割部（１２ａ）における金メッキ（１０ｃ）をアルミワイヤ用ランド（１１）における金メッキ（１０ｃ）よりも厚くした複数のランド（１１、１２）を形成し、しかる後、基板（１０）への電子部品（２１、２２）の搭載、および、ボンディングワイヤ（３１、３２）による接続を行うことを、第３の特徴とする。
それによれば、レーザーにより、１の個アルミワイヤ用ランド（１１）よりも面積の小さい領域に分割された金ワイヤ用ランド（１２）では、金メッキ（１０ｃ）をアルミワイヤ用ランド（１１）よりも厚くできる。また、レーザーによれば、精度よく分割することが可能となる。
そして、本発明によれば、アルミワイヤ用ランド（１１）の金メッキ厚を変えることなく、金ワイヤ用ランド（１２）の金メッキ厚を厚くするのに適した電子装置の製造方法を提供することができる。
また、上記第２および第３の特徴を有する製造方法においては、金メッキ（１０ｃ）の形成を行った後且つボンディングワイヤ（３１、３２）による接続を行う前に、個々の分割部（１２ａ）の表面のうち当該個々の分割部（１２ａ）の端部に位置する部位にて、金メッキ（１０ｃ）をプレスすることにより、分割部（１２ａ）における金メッキ（１０ｃ）を平坦化するようにしてもよい。
また、上記第２および第３の特徴を有する製造方法においては、複数個の分割部（１２ａ）を形成した後に、個々の分割部（１２ａ）の表面のうち当該個々の分割部（１２ａ）の端部に位置する部位に、金メッキ（１０ｃ）の成長を阻害する材料（４０）を配置し、その後、金メッキ（１０ｃ）の形成を行うようにしてもよい。
分割部（１２ａ）の端部では中央部側に比べて特に金メッキ（１０ｃ）が成長しやすく、凹凸の発生原因となり、ボンディング性の低下を招くおそれがあるが、これらプレスやメッキ成長阻害材料を用いれば、各分割部（１２ａ）のボンディング面を平坦面とする上で好ましい。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置１００の概略断面構成を示す図である。また、図２は、この電子装置１００における要部の拡大図であり、（ａ）は金ワイヤ用ランド１２の概略平面図、（ｂ）は金ワイヤ用ランド１２の概略断面図である。
この電子装置１００は、大きくは基板１０の上に、電子部品２１、２２が搭載され、これら電子部品２１、２２と基板１０のランド１１、１２がボンディングワイヤ３１、３２により接続されてなる。
基板１０は、セラミック基板やプリント基板などよりなる配線基板である。この基板１０の一面には、ワイヤボンディング用の複数のランド１１、１２が設けられている。また、基板１０上には、複数の電子部品２１、２２および実装部品２３、２４が搭載され、基板１０の部品搭載電極１３に対して、はんだや導電性接着剤などのダイボンド材３３を介して接続されている。
電子部品は、第１のＩＣチップ２１および第２のＩＣチップ２２よりなる。ここで、第１のＩＣチップ２１は、基板１０のランド１１に対してアルミニウム（Ａｌ）よりなるアルミワイヤ３１を介して接続され、第２のＩＣチップ２２は、基板１０のランド１２に対して金（Ａｕ）よりなる金ワイヤ３２を介して接続されている。
また、実装部品２３、２４は、基板１０に対して、ボンディングワイヤを用いない、つまり、ワイヤボンディング以外のはんだや導電性接着剤などの形態で実装されるものである。ここでは、実装部品２３、２４として、ダイボンドされた大型コンデンサ２３およびチップコンデンサ２４が図示されている。
ここで、アルミワイヤ３１および金ワイヤ３２は、それぞれワイヤボンディングの分野で通常用いられるものであり、アルミワイヤ３１はＡｌまたはＡｌ合金よりなるアルミニウムを主成分とするものであり、金ワイヤ３２はＡｕまたはＡｕ合金よりなる金を主成分とするものである。
このように、電子部品２１、２２とランド１１、１２とを結線するボンディングワイヤ３１、３２は、アルミワイヤ３１と金ワイヤ３２との異なる材質の２種類のものが混在してなる。また、複数のランド１１、１２は、アルミワイヤ３１と接続されるアルミワイヤ用ランド１１、および、金ワイヤ３２と接続される金ワイヤ用ランド１２により構成されている。
ここで、１個のアルミワイヤ用ランド１１、１個の金ワイヤ用ランド１２とは、それぞれ１本のアルミワイヤ３１、１本の金ワイヤ３２に対応するものである。そして、本実施形態では、図２に示されるように、１個の金ワイヤ用ランド１２は、複数個の領域に分割された分割部１２ａの集合体であってこれら複数個の分割部１２ａにまたがって１本の金ワイヤ３２が接続されているものである。
図２に示される例では、金ワイヤ用ランド１２は、４個の分割部１２ａの集合体により構成されており、これら４個の分割部１２ａに対して１本の共通の金ワイヤ３２が接続されている。つまり、これら４個の分割部１２ａにより１個の金ワイヤ用ランド１２が構成されている。
ここでは、金ワイヤ用ランド１２は平面矩形状をなすものであり、この矩形が十字状をなす溝１２ｂによりそれぞれボンディング面の面積が等しい４個の分割部１２ａに４等分されている。限定するものではないが、たとえば、図２（ａ）に示されるように、１辺の長さＬが０．２６ｍｍの平面正方形である１個の金ワイヤ用ランドが、幅ｄ０．０３ｍｍの溝１２ｂにより４等分されている。
また、この金ワイヤ用ランド１２は、基板１０側から、メタライズ層１０ａ、Ｃｕメッキ１０ｂ、金メッキ１０ｃの３層が積層されてなる。ここで、金メッキ１０ｃの下地のうちメタライズ層１０ａが導体部を構成し、この導体部１０ａの表面にＣｕメッキ１０ｂを介して金メッキ１０ｃが設けられ、この金メッキ１０ｃがランド１２のボンディング面を構成している。
また、金ワイヤ用ランド１２は複数個の領域に分割された分割部１２ａの集合体であるが、個々の分割部１２ａは表面の金メッキ１０ｃ、および、その下地である導体部としてのメタライズ層１０ａ、Ｃｕメッキ１０ｂが分割されたものである。つまり、分割部１２ａとは、あくまでもランド表面の金メッキ１０ｃだけが分割されているのではなく、その下地も分割されたものである。
また、本実施形態において、図示しないが、１個のアルミワイヤ用ランド１１は、この図２に示される金ワイヤ用ランド１２において溝１２ｂで分割されていない構成のものと同様の構成である。つまり、本実施形態の電子装置１００におけるワイヤボンディング用の複数のランド１１、１２は、いずれも、ボンディング面である表面が金メッキ１０ａよりなるものである。
そして、アルミワイヤ用ランド１１と金ワイヤ用ランド１２とを比較すると、本実施形態では、金ワイヤ用ランド１２における個々の分割部１２ａのボンディング面の面積が、１個のアルミワイヤ用ランド１１のボンディング面の面積よりも小さい。つまり、１個の分割部１２ａの面積はアルミワイヤ用ランド１１の１個分の面積よりも小さい。さらに、金ワイヤ用ランド１２における個々の分割部１２ａの金メッキ１０ｃが、アルミワイヤ用ランド１１における金メッキ１０ｃよりも厚い。
ここで、導体部としてのメタライズ層１０ａは、タングステンなどの金属とガラスとの複合材料よりなり、これらのペーストを塗布して硬化させることにより形成されている。また、Ｃｕメッキ１０ｂは、無電解メッキなどにより形成されている。また、ランド１１、１２の表面を構成する金メッキ１０ｃは、電気メッキや無電解メッキなどにより形成されている。
これら各層１０ａ〜１０ｃの厚さについて述べると、アルミワイヤ用ランド１１および金ワイヤ用ランド１２におけるメタライズ層１０ａの厚さは、たとえば数十μｍであり、Ｃｕメッキ１０ｂの厚さは、たとえば数十μｍである。また、金ワイヤ用ランド１２における金メッキ１０ｃの厚さは、０．２５μｍ〜０．３μｍ程度であり、アルミワイヤ用ランド１１における金メッキの厚さは、０．２０μｍ程度である。
次に、本電子装置１００の製造方法について、説明する。本実施形態では、アルミワイヤ用ランド１１および金ワイヤ用ランド１２は、基板１０上に導体部としてのメタライズ層１０ａ、Ｃｕメッキ１０を形成し、これら下地１０ａ、１０ｂの表面に金メッキ１０ｃを施すことにより形成する。
ここで、アルミワイヤ用ランド１１は、上記形成工程により完成するが、金ワイヤ用ランド１２については、上述のように分割が必要である。図３は、本製造方法における金ワイヤ用ランド１２の形成工程を示す工程図である。
まず、図３（ａ）に示されるように、基板１０の上に、マスク印刷などによる塗布・硬化によりメタライズ層１０ａを形成する。次に、図３（ｂ）に示されるように、このメタライズ層１０ａをレーザーＲにより溝１２ｂを形成し、メタライズ層１０ａを上記分割部１２ａのパターンに平面的に分割する。
このレーザーＲは、メタライズ層１０ａを焼き切ることのできるものであればよく、たとえばＹＡＧレーザーなどが使用される。このようにして、金ワイヤ用ランド１２における導体部としてのメタライズ層１０ａを、レーザーＲで切断することにより、当該メタライズ層１０ａは、個々の部分が１個のアルミワイヤ用ランド１１の面積よりも小さい複数個の分割部１２ａに分割されたものとなる。
その後、図３（ｃ）に示されるように、金ワイヤ用ランド１２のメタライズ層１０ａにおける複数個の分割部１２ａの表面に、Ｃｕメッキ１０ｂを形成する。その後、さらに、各分割部１２ａにおけるＣｕメッキ１０ｂの上に金メッキ１０ｃを形成する。こうして、金ワイヤ用ランド１２ができあがる。
なお、アルミワイヤ用ランド１１は、上記図３においてレーザーＲによる分割を行わない方法により形成される。すなわち、基板１０の上に、金ワイヤ用ランド１２のメタライズ層１０ａ、Ｃｕメッキ１０ｂ、金メッキ１０ｃを形成していくのと同時に、アルミワイヤ用ランド１１のメタライズ層１０ａ、Ｃｕメッキ１０ｂ、金メッキ１０ｃを形成していくことによって、アルミワイヤ用ランド１１が作られる。
つまり、本実施形態のランド１１、１２の形成工程では、アルミワイヤ用ランド１１の導体部１０ａおよび金ワイヤ用ランド１２の導体部１０ａを形成するとともに、金ワイヤ用ランド１２における導体部１０ａについては、上記複数個の分割部１２ａに分割されたものとして形成し、これら複数個の分割部１２ａの表面およびアルミワイヤ用ランド１１における導体部１０ａの表面に、金メッキ１０ｃを形成することにより、複数のランド１１、１２を形成する。
こうして、基板１０の上に複数のランド１１、１２を形成した後、次に、基板１０に上記電子部品２１、２２および上記実装部品２３、２４を搭載する。そして、電子部品２１、２２と複数のランド１１、１２とを、ボンディングワイヤとしてのアルミワイヤ３１および金ワイヤ３２により接続する。
このボンディングワイヤ３１、３２の各ランド１１、１２への接続工程は、従来と同様に、先にアルミワイヤ３１をアルミワイヤ用ランド１１に接続し、その後、金ワイヤ３２を金ワイヤ用ランド１２に接続する。これらアルミワイヤ３１および金ワイヤ３２の接続は、一般的な超音波ワイヤボンディングなどにより行う。こうして、本実施形態の電子装置１００が完成する。
ところで、本実施形態の電子装置１００によれば、１個の金ワイヤ用ランド１２を、１個のアルミワイヤ用ランド１１の面積よりも小さく且つアルミワイヤ用ランド１１よりも金メッキ１０ｃが厚い複数個の領域に分割された分割部１２ａの集合体として構成している。
そして、そのような電子装置１００を製造するため、本実施形態の製造方法では、ランド１１、１２の形成工程において、金ワイヤ用ランド１２における導体部１０ａを、個々の部分が１個のアルミワイヤ用ランド１１の面積よりも小さい複数個の分割部１２ａに分割されたものとして形成し、その複数個の分割部１２ａの表面に金メッキ１０ｃを形成するようにしている。
このように、金ワイヤ用ランド１２を分割するようにした根拠について、述べる。図４は、本発明者が従来技術に基づいて試作した金ワイヤ用ランド１２の構成を示す図であり、（ａ）は金ワイヤ３２が接続された状態を示す概略断面図、（ｂ）、（ｃ）はそれぞれ当該ランド１２の平面図、断面図である。
このように試作を行い検討したところ、図４（ｃ）に示されるように、ランド１２の金メッキ１０ｃは、ランド１２の端部Ｅの付近にて厚くなる特性があることがわかった。これは、当該端部Ｅにおける電界強度の集中によるものと考えられる。そこで、本発明者は、ランド１２の面積を小さくすれば、表面の金メッキ１０ｃを厚くできると考え、ランド１２の面積を変えたときの金メッキ１０ｃの厚さを調査した。
図５は、同一のメッキ条件にて、ランド１２の面積（ランド面積、単位：ｍｍ2）とランド中央部の金メッキ厚さ（単位：μｍ）との関係を測定した結果を示すグラフである。メッキ条件は、ランド面積が０．３９ｍｍ2である平面四角形のランドに対して、厚さ０．２０μｍの金メッキを形成する条件とした。
この条件において、ランド面積を変えていき、金メッキ厚さを測定した。ここで、ランド面積が０．３９ｍｍ2である平面四角形のランドは、φ２５０μｍである太線のアルミワイヤ用ランドに相当する。また、図５には、φ５０μｍである細線のアルミワイヤ用ランドに相当するランド面積、および、それらよりも小さい従来の一般的な金ワイヤ用ランドに相当するランド面積も示してある。
図５に示されるように、同一のメッキ条件では、ランド１２の面積が小さいほど、ランド表面の金メッキ１０ｃの厚さは大きくなることがわかった。特に、従来の一般的な金ワイヤ用ランドのランド面積よりも小さいランド面積において、金メッキ厚さが急激に大きくなることが確認された。
そこで、本実施形態では、このことを利用して、金ワイヤ用ランド１２を分割することで金ワイヤ用ランド１２における金メッキ１０ｃを厚くしたものである。そして、本実施形態の電子装置１００によれば、アルミワイヤ用ランド１１における金メッキ１０ｃの厚さを変えることなく、金ワイヤ用ランド１２における金メッキ１０ｃの厚さを、従来よりも大きくすることができる。
また、本実施形態によれば、当該電子装置１００を適切に製造でき、アルミワイヤ用ランド１１の金メッキ厚を変えることなく、金ワイヤ用ランド１２の金メッキ厚を厚くするのに適した電子装置の製造方法が提供される。
そして、このような本実施形態の電子装置１００およびその製造方法によれば、アルミワイヤボンディングが高温環境で接合寿命を損なうことなしに、また金ワイヤの使用量を抑制して材料費を抑えつつ、金ワイヤボンディングの接合品質の向上を図ることが可能となる。
次に、本実施形態において、上記した効果を奏するための分割部の構成の一具体例について、図６を参照して述べる。図６は、横軸にランド面積（単位：ｍｍ2）、縦軸にランド中央部の金メッキ厚さ（単位：μｍ）を示す。これらランド面積と金メッキ厚さとの関係は上記図５と同様であるが、図６では０．１ｍｍ2以下の微小面積部分を拡大して示している。
図６には、上記図２（ａ）に示される１辺の長さＬが０．２６ｍｍ２の平面正方形の金ワイヤ用ランド１２を、幅ｄが０．０３ｍｍである溝１２ｂによって面積が等しい４個の分割部１２ａに４等分した実施形態の例と、分割しない比較例とを示してある。金メッキ厚さは、比較例では０．２０μｍ程度であるが、実施形態の例では、０．３０μｍ近くまで厚くなっている。
また、本実施形態の製造方法では、上述したように、金ワイヤ用ランド１２のメタライズ層１０ａを、レーザーＲにより分割している。マスク印刷方法の精度は０．１ｍｍ程度であるが、レーザーでは、より微細な加工が可能であり、精度よく分割部１２ａを形成することが容易である。
なお、上記例では、金ワイヤ用ランド１２のメタライズ層１０ａを形成した後、これをレーザーＲで分割し、その後、各分割部１２ａ上へＣｕメッキ１０ｂ、金メッキ１０ｃを形成した。
これ以外にも、本実施形態では、金ワイヤ用ランド１２のメタライズ層１０ａを形成した後、その上にＣｕメッキ１０ｂを形成し、その後、メタライズ層１０ａおよびＣｕメッキ１０ｂをレーザーＲによって分割部１２ａのパターンに切断し、その後、金メッキ１０ｃを形成するようにしてもよい。
（第２実施形態）
図７は、本発明の第２実施形態に係る電子装置の要部を示す図であり、（ａ）は金ワイヤ用ランド１２の概略平面図、（ｂ）は（ａ）に示される金ワイヤ用ランド１２の概略断面図である。
本実施形態の電子装置においても、１個の金ワイヤ用ランド１２を、１個のアルミワイヤ用ランド１１の面積よりも小さく且つアルミワイヤ用ランド１１よりも金メッキ１０ｃが厚い複数個の領域に分割された分割部１２ａの集合体として構成している。
上記第１実施形態では、平面四角形の金ワイヤ用ランド１２を、小さな四角形に４等分して分割部１２ａを形成したが、図７に示されるように、同心円状に分割された分割部１２ａとしてもよい。なお、このような分割部１２ａも、上記第１実施形態と同様に、レーザーによる分割を行えば、同様に形成することが可能である。
さらに、分割部１２ａの分割形状は、１個の分割部１２ａのボンディング面の面積が１個のアルミワイヤ用ランド１１のボンディング面の面積よりも小さいという上記の条件を満たせばよいものであり、上記第１実施形態にて上記図２に示したような格子パターンや本実施形態の図７に示される同心円パターンに限定されるものではない。
また、１個の金ワイヤ用ランド１２を構成する分割部１２ａの数についても、上記図２や図７に示される数よりも多くてもよいし、少なくてもよく、種々変更が可能である。また、分割前の金ワイヤ用ランド１２の平面形状についても、矩形に限るものではなく、その他の多角形、円形などであってもよい。
（第３実施形態）
図８は、本発明の第３実施形態に係る電子装置の製造方法における金ワイヤ用ランド１２の形成工程の要部を示す工程図である。本実施形態の製造方法は、上記した第１および第２実施形態に適用可能である。
上記図４にも示したが、ランドの端部では、中央部に比べて金メッキが成長しやすく厚くなりやすい。このことは、金ワイヤ用ランド１２を分割して形成された分割部１２ａの端部についても同様である。
つまり、図８（ａ）に示されるように、分割部１２ａの端部では、分割部１２ａの中央部側に比べて金メッキ１０ｃが厚くなり、凸部ができやすい。金ワイヤ３２は、複数の分割部１２ａに渡って接続されるため、この凸部がワイヤボンディング性を阻害することとなる。
そこで、本実施形態の製造方法では、金メッキ１０ｃの形成を行った後であって且つボンディングワイヤ３１、３２による接続を行う前に、図８（ｂ）に示されるように、プレス面が平坦なプレス用治具２００を用い、当該プレス面を、個々の分割部１２ａの表面に押し付けてプレスする。
それによって、個々の分割部１２ａの端部に位置する部位にて、凸部となっている金メッキ１０ｃを押しつぶし、分割部１２ａにおける金メッキ１０ｃを平坦化する。平坦化された状態は図８（ｂ）中の破線にて示してある。その後は、上記実施形態に述べた製造方法と同様に、ワイヤボンディングを行うが、分割部１２ａのボンディング面の全体が平坦であるため、ワイヤボンディング性が確保される。
（第４実施形態）
図９は、本発明の第４実施形態に係る電子装置の製造方法における金ワイヤ用ランド１２の形成工程の要部を示す工程図である。本実施形態の製造方法も、上記した第１および第２実施形態に適用可能である。
本実施形態の製造方法も、上記第３実施形態の製造方法と同様に、分割部１２ａの端部における金メッキ１０ｃの凸を防止してワイヤボンディング性を確保する目的で行うものである。
本製造方法では、複数個の分割部１２ａを形成し（図９（ａ）参照）、その後に、個々の分割部１２ａの表面のうち当該個々の分割部１２ａの端部に位置する部位に、金メッキ１０ｃの成長を阻害する材料としてのメッキ阻害材料４０を配置し（図９（ｂ）参照）、その後、金メッキ１０ｃの形成を行う。
このメッキ阻害材料４０は、一般的な無電解メッキに用いられるもので、選択された領域にメッキを行うときにメッキされたくない領域に設けられ、メッキ中に分解して消滅するものである。このようなメッキ阻害材料４０は、たとえばインクジェット等の方法によって印刷することで配置可能である。
本製造方法においても、金メッキ１０ｃの進行に伴い、分割部１２ａの端部におけるメッキの集中成長を抑えつつ、メッキ阻害材料４０は消滅していく（図９（ｃ）参照）。そのため、金メッキ１０ｃは、分割部１２ａの端部にて中央部よりも厚さが大きくならず、分割部１２ａのボンディング面全体において平坦性が保たれる。
その後は、上記実施形態に述べた製造方法と同様に、本実施形態においてもワイヤボンディングを行う（図９（ｄ）参照）が、分割部１２ａの表面全体が平坦であるため、ワイヤボンディング性が確保される。
（他の実施形態）
なお、ランドの形成工程では、アルミワイヤ用ランド１１および金ワイヤ用ランド１２の導体部１０ａを形成するとともに、金ワイヤ用ランド１２における導体部１０ａについては、複数個の分割部１２ａに分割されたものとして形成したが、この分割部１２ａは、レーザーで分割するものでなくてもよい。たとえば、マスク印刷などの手法によって、予め分割されたメタライズ層１０ａを形成してもよい。
また、上記各実施形態では、複数のランド１１、１２における金メッキ１０ｃの直下の下地は、Ｃｕメッキ１０ｂであったが、これをＮｉ（ニッケル）メッキに置き換えてもよい。この場合も、課題の欄に述べたようなＣｕメッキの場合と同様、金メッキ表面への下地成分の析出やアルミワイヤにおけるカーケンダルボイドといった問題が生じる可能性がある。そのため、上記実施形態を採用することで効果がある。
また、金メッキ１０ｃの下部に位置する導体部は、ワイヤボンディング用のランドに用いられる導体材料であれば、上記したメタライズ層１０ａに限定されるものではなく、さらには、導体部は複数層のものであってもよい。
また、上記図１では、基板１０に搭載される電子部品としては、アルミワイヤ３１との接続が行われる第１のＩＣチップ２１と金ワイヤ３２との接続が行われる第２のＩＣチップ２２とが示されたが、アルミワイヤ３１と金ワイヤ３２とが別々の電子部品でなくてもよく、１個の電子部品に対して、アルミワイヤおよび金ワイヤの両方が接続されるものであってもよい。
本発明の第１実施形態に係る電子装置の概略断面図である。 図１に示される電子装置の要部拡大図であり、（ａ）は金ワイヤ用ランドの概略平面図、（ｂ）は金ワイヤ用ランドの概略断面図である。 上記第１実施形態に係る製造方法における金ワイヤ用ランドの形成工程を示す工程図である。 本発明者が試作した金ワイヤ用ランドの構成を示す図であり、（ａ）は金ワイヤが接続された状態を示す概略断面図、（ｂ）、（ｃ）はそれぞれ当該ランドの平面図、断面図である。 同一のメッキ条件にて、ランドの面積とランド中央部の金メッキ厚さとの関係を測定した結果を示すグラフである。 第１実施形態における効果の一具体例を示す図である。 本発明の第２実施形態に係る電子装置の要部を示す図であり、（ａ）は金ワイヤ用ランドの概略平面図、（ｂ）は金ワイヤ用ランドの概略断面図である。 本発明の第３実施形態に係る電子装置の製造方法における金ワイヤ用ランドの形成工程の要部を示す工程図である。 本発明の第４実施形態に係る電子装置の製造方法における金ワイヤ用ランドの形成工程の要部を示す工程図である。
符号の説明
１０…基板、１０ａ…導体部としてのメタライズ層、１０ｃ…金メッキ、
１１…アルミワイヤ用ランド、１２…金ワイヤ用ランド、１２ａ…分割部、
２１…電子部品としての第１のＩＣチップ、
２２…電子部品としての第２のＩＣチップ、３１…アルミワイヤ、３２…金ワイヤ、
４０…メッキ阻害材料。

Claims (5)

  1. 表面が金メッキ（１０ｃ）よりなるワイヤボンディング用の複数のランド（１１、１２）を有する基板（１０）と、
    前記基板（１０）に搭載された電子部品（２１、２２）と、
    前記電子部品（２１、２２）と前記ランド（１１、１２）とを結線するボンディングワイヤ（３１、３２）とを備え、
    前記ボンディングワイヤは、アルミニウムよりなるアルミワイヤ（３１）と金よりなる金ワイヤ（３２）との異なる材質の２種類のものが混在し、
    前記複数のランドは、前記アルミワイヤ（３１）と接続されるアルミワイヤ用ランド（１１）と前記金ワイヤ（３２）と接続される金ワイヤ用ランド（１２）とにより構成されている電子装置において、
    １個の前記金ワイヤ用ランド（１２）は、複数個の領域に分割された分割部（１２ａ）の集合体であってこれら複数個の前記分割部（１２ａ）にまたがって１本の前記金ワイヤ（３２）が接続されているものであり、
    個々の前記分割部（１２ａ）の面積が、１個の前記アルミワイヤ用ランド（１１）の面積よりも小さいものであり、
    個々の前記分割部（１２ａ）における前記金メッキ（１０ｃ）は、前記アルミワイヤ用ランド（１１）における前記金メッキ（１０ｃ）よりも厚いものであることを特徴とする電子装置。
  2. 基板（１０）上に導体部（１０ａ）を形成し、当該導体部（１０ａ）の表面に金メッキ（１０ｃ）を施すことにより、表面が金メッキ（１０ｃ）よりなるワイヤボンディング用の複数のランド（１１、１２）を形成する工程と、
    次に、前記基板（１０）に電子部品（２１、２２）を搭載し、前記電子部品（２１、２２）と前記複数のランド（１１、１２）とを、アルミニウムよりなるアルミワイヤ（３１）および金よりなる金ワイヤ（３２）の異なる材質の２種類のものよりなるボンディングワイヤにより接続する工程とを備え、
    前記ボンディングワイヤ（３１、３２）の接続は、前記アルミワイヤ（３１）を前記複数のランド（１１、１２）のうちのアルミワイヤ用ランド（１１）に接続した後、前記金ワイヤ（３２）を前記複数のランド（１１、１２）のうちの金ワイヤ用ランド（１２）に接続するものである電子装置の製造方法において、
    前記ランド（１１、１２）の形成工程では、前記アルミワイヤ用ランド（１１）および前記金ワイヤ用ランド（１２）の前記導体部（１０ａ）を形成するとともに、前記金ワイヤ用ランド（１２）における前記導体部（１０ａ）については、個々の部分が１個の前記アルミワイヤ用ランド（１１）の面積よりも小さい複数個の分割部（１２ａ）に分割されたものとして形成し、
    続いて、前記複数個の分割部（１２ａ）の表面、および、前記アルミワイヤ用ランド（１１）における前記導体部（１０ａ）の表面に、前記金メッキ（１０ｃ）を形成することにより、個々の前記分割部（１２ａ）における前記金メッキ（１０ｃ）を前記アルミワイヤ用ランド（１１）における前記金メッキ（１０ｃ）よりも厚くした前記複数のランド（１１、１２）を形成し、
    しかる後、前記基板（１０）への前記電子部品（２１、２２）の搭載、および、前記ボンディングワイヤ（３１、３２）による接続を行うことを特徴とする電子装置の製造方法。
  3. 基板（１０）上に導体部（１０ａ）を形成し、当該導体部（１０ａ）の表面に金メッキ（１０ｃ）を施すことにより、表面が金メッキ（１０ｃ）よりなるワイヤボンディング用の複数のランド（１１、１２）を形成する工程と、
    次に、前記基板（１０）に電子部品（２１、２２）を搭載し、前記電子部品（２１、２２）と前記複数のランド（１１、１２）とを、アルミニウムよりなるアルミワイヤ（３１）および金よりなる金ワイヤ（３２）の異なる材質の２種類のものよりなるボンディングワイヤにより接続する工程とを備え、
    前記ボンディングワイヤ（３１、３２）の接続は、前記アルミワイヤ（３１）を前記複数のランド（１１、１２）のうちのアルミワイヤ用ランド（１１）に接続した後、前記金ワイヤ（３２）を前記複数のランド（１１、１２）のうちの金ワイヤ用ランド（１２）に接続するものである電子装置の製造方法において、
    前記ランド（１１、１２）の形成工程では、前記アルミワイヤ用ランド（１１）および前記金ワイヤ用ランド（１２）の前記導体部（１０ａ）を形成し、
    次に、前記金ワイヤ用ランド（１２）における前記導体部（１０ａ）を、レーザーで切断することにより、個々の部分が１個の前記アルミワイヤ用ランド（１１）の面積よりも小さい複数個の分割部（１２ａ）に分割されたものとし、
    続いて、前記複数個の分割部（１２ａ）の表面、および、前記アルミワイヤ用ランド（１１）における前記導体部（１０ａ）の表面に、前記金メッキ（１０ｃ）を形成することにより、個々の前記分割部（１２ａ）における前記金メッキ（１０ｃ）を前記アルミワイヤ用ランド（１１）における前記金メッキ（１０ｃ）よりも厚くした前記複数のランド（１１、１２）を形成し、
    しかる後、前記基板（１０）への前記電子部品（２１、２２）の搭載、および、前記ボンディングワイヤ（３１、３２）による接続を行うことを特徴とする電子装置の製造方法。
  4. 前記金メッキ（１０ｃ）の形成を行った後且つ前記ボンディングワイヤ（３１、３２）による接続を行う前に、
    個々の前記分割部（１２ａ）の表面のうち当該個々の分割部（１２ａ）の端部に位置する部位にて、前記金メッキ（１０ｃ）をプレスすることにより、前記分割部（１２ａ）における前記金メッキ（１０ｃ）を平坦化することを特徴とする請求項２または３に記載の電子装置の製造方法。
  5. 前記複数個の分割部（１２ａ）を形成した後に、
    個々の前記分割部（１２ａ）の表面のうち当該個々の分割部（１２ａ）の端部に位置する部位に、前記金メッキ（１０ｃ）の成長を阻害する材料（４０）を配置し、その後、前記金メッキ（１０ｃ）の形成を行うことを特徴とする請求項２または３に記載の電子装置の製造方法。
JP2007216148A 2007-08-22 2007-08-22 電子装置およびその製造方法 Expired - Fee Related JP5003347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007216148A JP5003347B2 (ja) 2007-08-22 2007-08-22 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007216148A JP5003347B2 (ja) 2007-08-22 2007-08-22 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009049309A JP2009049309A (ja) 2009-03-05
JP5003347B2 true JP5003347B2 (ja) 2012-08-15

Family

ID=40501236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007216148A Expired - Fee Related JP5003347B2 (ja) 2007-08-22 2007-08-22 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5003347B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5922331B2 (ja) * 2011-02-02 2016-05-24 ラピスセミコンダクタ株式会社 半導体装置の配線構造及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955397A (ja) * 1995-08-16 1997-02-25 Fujitsu Ltd ボンディングパッド
JP4193712B2 (ja) * 2004-01-30 2008-12-10 株式会社デンソー ランドを備える基板の製造方法

Also Published As

Publication number Publication date
JP2009049309A (ja) 2009-03-05

Similar Documents

Publication Publication Date Title
KR20090105844A (ko) 다층 세라믹 기판, 전자부품 및 다층 세라믹 기판의 제조 방법
JP5397744B2 (ja) 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法
EP3030060B1 (en) Wiring base plate and electronic device
JPWO2018168709A1 (ja) 回路モジュールおよびその製造方法
JP6698826B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5235627B2 (ja) 多数個取り配線基板
JP6892252B2 (ja) 電子素子実装用基板および電子装置
JP5003347B2 (ja) 電子装置およびその製造方法
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP6168586B2 (ja) 接合方法及び半導体モジュールの製造方法
JP5855822B2 (ja) 多数個取り配線基板
WO2020213133A1 (ja) 半導体装置
JP4272550B2 (ja) 多数個取り配線基板
JP2013191678A (ja) 多層配線基板
JP4814750B2 (ja) 多層配線基板及び電子装置、並びにこれらの製造方法
JP7445489B2 (ja) 多数個取り配線基板およびその製造方法、並びに配線基板の製造方法
WO2022224841A1 (ja) 配線基板
JP7093227B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
JP2005340557A (ja) 半導体ウェハ及び半導体チップの製造方法
JPH0997794A (ja) フリップチップのバンプ
JP5018759B2 (ja) 配線基板の製造方法
US20070026661A1 (en) Method of manufacturing a semiconductor device
EP2270856A1 (de) LED-Lichtquelle
JP2022014122A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees