JP2005109135A - 電子部品内蔵モジュールの製造方法 - Google Patents

電子部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2005109135A
JP2005109135A JP2003340430A JP2003340430A JP2005109135A JP 2005109135 A JP2005109135 A JP 2005109135A JP 2003340430 A JP2003340430 A JP 2003340430A JP 2003340430 A JP2003340430 A JP 2003340430A JP 2005109135 A JP2005109135 A JP 2005109135A
Authority
JP
Japan
Prior art keywords
electronic component
solder
insulating resin
manufacturing
component built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003340430A
Other languages
English (en)
Inventor
Eiji Kawamoto
英司 川本
Masaaki Hayama
雅昭 葉山
Hiroyuki Ishitomi
裕之 石富
Masaaki Katsumata
雅昭 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003340430A priority Critical patent/JP2005109135A/ja
Publication of JP2005109135A publication Critical patent/JP2005109135A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】電子部品をはんだを用いて内蔵した電子部品内蔵モジュールの製造方法に関するものであり、製品出荷後に起こるはんだショート不良を防止するものである。
【解決手段】絶縁樹脂１２による電子部品１０ａ、１０ｂを封止後に熱処理工程を設けたことにより内蔵しているはんだの再溶融によるはんだショート不良を予め抽出し不良品をスクリーニングすることができる。
さらに、熱処理工程の前に吸湿工程を設けることにより、より確実に熱処理によるはんだショート不良のスクリーニングを行うことができるという効果を奏するものである。
【選択図】図１

Description

本発明は、電子部品内蔵モジュールの製造方法に関し、特に配線基板の上部に電子部品が配置され、これを絶縁樹脂で覆った電子部品内蔵モジュールの製造方法に関するものである。
従来、この種の電子部品内蔵モジュールは、図５に示されるような構成を有していた。
図５は従来の電子部品内蔵モジュールの構造図である。
図５において、電子部品内蔵モジュール１０１は基板１０２の上面に各種電子部品１０３ａ、１０３ｂ、１０３ｃを実装したものである。この各種電子部品１０３ａ、１０３ｂ、１０３ｃは基板１０２の表面に形成した電極パターン上にダイボンドやワイヤボンドなどの手段あるいははんだで接続される。基板１０２の側面の四隅には基板１０２の下面に連なるスルーホール電極１０７ａ、１０７ｂ、１０７ｃ、１０７ｄが形成されるとともに、その内の一つのスルーホール電極１０７ａがグランド接続用端子として構成されている。このスルーホール電極１０７ａは、電子部品内蔵モジュール１０１がマザーボード（図示せず）に実装された時に、マザーボードのグランドラインと導通するものである。また、上記基板１０２の上面には、前述の電極パターンの他にスルーホール電極１０７ａと導通する接地用電極パターン１０６が形成されている。
そして、各種電子部品１０３ａ、１０３ｂ、１０３ｃが実装された基板１０２の上面は、エポキシ樹脂からなる封止体１０８によって封止されている。
その後、封止体１０８の全表面にニッケルめっき層１２０を形成し、封止体１０８から露出している接地用電極パターン１０６の一端部１０９にも、このニッケルめっき層１２０は付着形成されている。その結果、ニッケルめっき層１２０は、接地用電極パターン１０６及びスルーホール電極１０７ａと導通し、マザーボードのグランドラインに接地されることになるため、外部の電磁界ノイズから電子部品１０３ａ〜１０３ｃをシールドすることができる。さらに、ニッケルめっき層１２０のめっき厚を従来の金属キャップからなるシールドカバーと同程度の厚さで形成した場合に所望のシールド効果を得ることができていた。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１、特許文献２、特許文献３が知られている。
特開平１１−１６３５８３号公報 特開２００１−２４３１２号公報 特開２００１−１６８４９３号公報
しかしながら、上記従来の構成では、内蔵する電子部品をワイヤボンドで実装する場合にはワイヤで接続するために電極のスペースが必要となり、電子部品内蔵モジュールとしては小型化することは困難である。
また、抵抗、コンデンサ、コイル等のチップ部品をワイヤボンド実装するためにはチップ部品の電極材料の変更等が必要となり、通常のチップ部品をワイヤボンド実装することは非常に困難である。
また、内蔵する電子部品をはんだで実装した電子部品内蔵モジュールをマザーボードにはんだを用いて熱処理により実装する場合、電子部品内蔵モジュールの電子部品を実装しているはんだが電子部品内蔵モジュールの内部で再溶融するため、溶融したはんだが電極外へ流出してはんだショート不良を引き起こす恐れを有していた。
また、接地用電極パターンは基板上の一部分にしか形成されていないために、封止体上のニッケルめっき層との接続部分が非常に小さく、電子部品内蔵モジュール全体が完全に電磁界シールドされていないという問題点を有していた。
また、基板の上面に端子用の電極が形成されており、この端子用の電極上に直接封止体が形成されているため、この部分において、封止体と基板との密着強度が極端に低くなり、封止体と基板が剥がれるという問題点を有していた。
また、ニッケルめっき層は、電磁界シールド効果を得るために、従来の金属キャップと同程度の厚み、例えば１００μｍ以上の厚みが必要であるが、ニッケルめっき層が厚い場合、吸湿工程後の熱処理工程時に水分の蒸発に伴う応力によりめっき層が剥離するという問題点を有していた。
また、基板の側面の四隅にスルーホール電極を形成しているためスルーホール電極上に封止体が飛び出した形状となるため、封止体が基板から剥がれやすい構造となっているという問題点を有していた。
本発明は上記従来の課題を解決するもので、マザーボード実装する際にもはんだショート不良を起こさない高い信頼性を有する電子部品内蔵モジュールを提供するとともに、安定した電磁界シールド特性を実現することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有する。
本発明の請求項１に記載の発明は、特に、配線基板上にはんだを用いて電子部品を実装する実装工程と、前記配線基板の電子部品を実装した面を絶縁樹脂で封止する封止工程とを備えた電子部品内蔵モジュールの製造方法であって、前記封止工程後はんだの融点以上の温度で処理する熱処理工程を設けた電子部品内蔵モジュールの製造方法であり、これにより、内蔵しているはんだの再溶融によるはんだショート不良を予め抽出することができ、不良品をスクリーニングすることができるという作用効果が得られる。
本発明の請求項２に記載の発明は、特に、複数個のパターンが配置された集合基板上にはんだを用いて電子部品を実装する実装工程と、前記集合基板の電子部品を実装した面を絶縁樹脂で封止する封止工程と、絶縁樹脂で封止した集合基板の前記絶縁樹脂部の所定の位置に切り込みを入れる切り込み工程と、前記絶縁樹脂の表面に導電性膜を形成する成膜工程と、前記集合基板を個別に分割する分割工程とを備えた電子部品内蔵モジュールの製造方法であって、前記封止工程以後にはんだの融点以上の温度で処理する熱処理工程を設けた電子部品内蔵モジュールの製造方法であり、これにより、内蔵しているはんだの再溶融によるはんだショート不良を、集合基板全体で同時に抽出することができ、集合基板全体で一括して不良品をスクリーニングすることができるという作用効果が得られる。
本発明の請求項３に記載の発明は、特に、熱処理工程の前に吸湿工程を設けた請求項１または請求項２に記載の電子部品内蔵モジュールの製造方法であり、これにより、より確実に熱処理によるはんだショート不良のスクリーニングを行うことができるという作用効果が得られる。
本発明の請求項４に記載の発明は、特に、切り込み部は集合基板の内部に形成したグランドパターンを切り込むように形成する請求項２に記載の電子部品内蔵モジュールの製造方法であり、これにより、絶縁樹脂の表面の導電性膜を基板の内部に形成したグランドラインと導通させることができるため、基板の上面部の周辺部にグランドラインを形成しなくても良いため、絶縁樹脂と基板との密着強度を強固に保つことができるという作用効果が得られる。
本発明の請求項５に記載の発明は、特に、導電性膜は集合基板の内層のグランドパターンと電気的に接続するように形成する請求項４に記載の電子部品内蔵モジュールの製造方法であり、これにより、絶縁樹脂の表面の導電性膜を基板の内部に形成したグランドラインと導通させることができるため、基板の上面部の周辺部にグランドラインを形成しなくても良いため、絶縁樹脂と基板との密着強度を強固に保つことができるという作用効果が得られる。
本発明の請求項６に記載の発明は、特に、集合基板内の個別の電子部品内蔵モジュールの４辺全てに前記導電性膜とグランドラインの接続点を設ける請求項５に記載の電子部品内蔵モジュールの製造方法であり、これにより、電子部品内蔵モジュールの電磁界シールド特性を良好なものとすることができるという作用効果が得られる。
本発明の請求項７に記載の発明は、特に、導電性膜は金属めっき膜、導電性樹脂膜、金属薄膜の少なくとも１つ以上の膜で形成する請求項２に記載の電子部品内蔵モジュールの製造方法であり、これにより、導電性膜と基板内層のグランドラインとを確実に導通させることができるという作用効果が得られる。
本発明の請求項８に記載の発明は、特に、導電性膜を５０μｍ以下の厚みで形成する請求項７に記載の電子部品内蔵モジュールの製造方法であり、これにより、吸湿工程後の熱処理工程における導電性膜の剥がれを防止することができるという作用効果が得られる。
本発明の電子部品内蔵モジュールの製造方法は絶縁樹脂による封止後に熱処理工程を設けたことにより内蔵しているはんだの再溶融によるはんだショート不良を予め抽出し不良品をスクリーニングすることができる。
さらに、熱処理工程の前に吸湿工程を設けることにより、より確実に熱処理によるはんだショート不良のスクリーニングを行うことができるという効果を奏するものである。
（実施の形態１）
以下、実施の形態１を用いて本発明の特に請求項１に記載の発明について説明する。
図１（ａ）〜（ｃ）は本発明の実施の形態１における電子部品内蔵モジュールの製造工程図である。
図１（ａ）において配線基板２は表面の電極３やグランドパターン５、回路パターン６やインナービア７、裏面に電極８、そして表裏面にソルダーレジスト４、９が形成された多層配線基板である。
表面の電極３、裏面の電極８及び内層パターン５、６は電気導電性を有する物質からなり、例えば、Ｃｕ箔や導電性樹脂組成物からなる。本発明においてはＣｕ箔を用いている。
インナービア７は、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、Ａｕ、ＡｇまたはＣｕなどを用いることができる。Ａｕ、ＡｇまたはＣｕは導電性が高いために好ましく、Ｃｕは導電性が高く、マイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。
また、表層のソルダーレジスト４は図１（ｂ）に示すフィレット構造を有する電子部品１０ａを実装する部分については、電極３の間にソルダーレジスト未形成部４０を設けている。更に、配線基板２の表層の外周部にも同様にソルダーレジスト未形成部４１を設けている。
図１（ｂ）は電子部品の実装工程である。
配線基板２上の所定の位置にスクリーン印刷法等を用いてはんだ１１を塗布した後、電子部品１０ａ、１０ｂを所定の位置へ装着し、熱処理工程により配線基板２上への電子部品１０ａ、１０ｂの実装を完了する。電子部品１０ａ、１０ｂは、例えば、能動部品および受動部品からなる。能動部品としては例えば、トランジスタ、ＩＣ、ＬＳＩなどの半導体素子が用いられる。受動部品としては抵抗、コンデンサまたはインダクタなどのチップ状部品や振動子、フィルタ等が用いられる。
また、はんだ１１にはＰｂ−Ｓｎ系の共晶はんだやＰｂフリーはんだ（例えばＳｎ−Ａｇ−Ｃｕ系、Ａｕ−Ｓｎ系またはＳｎ−Ｚｎ系）を用いることができるが、何れの場合も融点が２３０℃以下であって非耐熱性部品であっても使用することが可能である。
また、電子部品１０ａ、１０ｂを実装するためのはんだ１１と電子部品内蔵モジュール１をマザーボードへ実装するためのはんだ（図示せず）は同一材料であってもかまわないし、異なる材料を用いてもかまわない。
しかしながら、近年の環境問題への配慮を考えるとＰｂフリーはんだを用いる方が望ましい。
また、電子部品１０ａ、１０ｂをはんだ１１で実装した後には必ずフラックス洗浄（図示せず）を行わなければならない。フラックスが残ったままの状態では、後の絶縁樹脂１２の塗布の際に配線基板２との密着強度が劣化するためである。
ただし、実装後はんだ１１がフィレット構造を有する電子部品１０ａに対しては、配線基板２上にソルダーレジスト未形成部４０を必ず設けておくことが重要である。このソルダーレジスト未形成部４０を電子部品１０ａの下部に設けることで、電子部品１０ａと配線基板２との間に空間を形成することができ、この空間の存在により図１（ｃ）の封止工程で示す絶縁樹脂１２による封止の際に電子部品１０ａと配線基板２の間に良好に絶縁樹脂１２を充填することが可能となる。
この絶縁樹脂１２を完全に電子部品１０ａと配線基板２の間に充填することは非常に重要である。ソルダーレジスト未形成部４０が無い場合、配線基板２上のソルダーレジスト４と電子部品１０ａ間には１０μｍ以下の微少空間ができ、この微少空間に完全に絶縁樹脂１２を充填することは非常に困難であり、絶縁樹脂１２で封止した後に、電子部品１０ａと絶縁樹脂１２間には微少空間が形成されたままになる。
そして、この微少空間を有したままの電子部品内蔵モジュール１をマザーボード（図示せず）へはんだを用いて実装した場合、熱処理により電子部品内蔵モジュール１内のはんだが再溶融するとともに、溶融したはんだが微少空間へ流出してはんだショート不良を引き起こすことになる。
以上の理由で電子部品１０ａと配線基板２の間には絶縁樹脂１２を完全に充填しなければならず、そのための空間の確保としてソルダーレジスト未形成部４０は非常に重要な役割を果たしている。
また、実装後にフィレット構造を有しない電子部品１０ｂに対しては、電子部品１０ａのようにフィレット構造がないため、電子部品１０ｂと配線基板２間の空間を確保することは比較的容易である。
そのため、ソルダーレジスト４に未形成部を設けなくても、電子部品１０ｂとソルダーレジスト４の間に絶縁樹脂１２を充填することは容易である。ただし、当然はんだ１１の量によって、電子部品１０ｂとソルダーレジスト４との間隔は変化するので、この間隔が十分形成されるように、はんだ１１の量を決定する必要がある。特に、電子部品１０ｂとソルダーレジスト４との間隔は２０μｍ以上が望ましい。
なお、電子部品１０ｂの下部にもソルダーレジスト未形成部４０を設けても何ら問題はない。特に、はんだ１１の量が少ない時には、配線基板２と電子部品１０ｂとの間隔を広くすることが可能となるため、絶縁樹脂１２の充填を確実に行うことができるという利点が生まれる。
その後、絶縁樹脂１２を電子部品１０ａ、１０ｂを完全に覆うように塗布する。塗布工程については、スクリーン印刷法、トランスファモールド工法、シート状絶縁樹脂を用いたプレス工法、ディスペンサを用いたポッティング工法等が使用可能である。また、スクリーン印刷法を用いる場合には、真空チャンバー内で印刷を行う真空印刷工法を用いると、確実に電子部品１０ａ、１０ｂと配線基板２の間に絶縁樹脂１２を充填することができる。
また、配線基板２の上層の外周部にレジスト未形成部４１を設けることで、絶縁樹脂１２と配線基板２との密着強度を強固に保つことができる。絶縁樹脂１２が配線基板２から剥離する時は、必ず電子部品内蔵モジュール１の外周部分から剥がれるため、この外周部分の密着強度を強固に保つことは重要である。ソルダーレジスト４は撥水、撥油性の強い材料であるため、絶縁樹脂１２とソルダーレジスト４との密着強度は比較的弱い状態である。
そのため、絶縁樹脂１２とソルダーレジスト４は、ねじれや曲げ等の外部応力がかかった場合、外周部から剥離しやすいのであるが、外周部分にソルダーレジスト未形成部４１を設けることで、絶縁樹脂１２は配線基板２の基材部分と直接密着するため、強い密着力を得ることができる。従ってねじれや曲げ等の外部応力がかかった場合でも、絶縁樹脂１２が配線基板２からの剥離を防止することができるものである。
なお、絶縁樹脂１２と配線基板２との密着強度を上げる方法として、配線基板２の表面のプラズマ洗浄法がある。この工法により、配線基板２と絶縁樹脂１２は化学結合を伴って、更に強固に密着させることが可能となる。
また、絶縁樹脂１２は無機フィラーと熱硬化性樹脂とを含む混合物からなる。無機フィラーには例えば、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮ、ＳｉＯ2およびＢａＴｉＯ3などを用いることができる。熱硬化性樹脂には、エポキシ樹脂、フェノール樹脂、またはシアネート樹脂が好ましい。エポキシ樹脂は、耐熱性が高いために特に好ましい。
以上の工程により作成した電子部品内蔵モジュール１に対して、熱処理を行う。熱処理条件は通常温度のプロファイルで個々に条件を設定するが本発明の実施の形態１においてプリヒート温度を１５０℃、９０±３０秒、ピーク温度２３０℃３０秒で実施した。この熱処理工程を実施することで電子部品内蔵モジュール１を実際にマザーボードへ実装する際に受ける熱履歴を予め与え、絶縁樹脂１２の充填状態が完全でない場合に起こる、はんだ流出によるショート不良を市場に出る前に抽出してスクリーニングすることが可能となる。
電子部品内蔵モジュール１の製造工程において絶縁樹脂１２を配線基板２上に塗布する際に、電子部品１０ａ、１０ｂと配線基板２との間にも確実に絶縁樹脂１２を充填しなければならないが、絶縁樹脂１２の塗布工程後に電子部品１０ａ、１０ｂと配線基板２との間に絶縁樹脂１２が確実に充填されているかどうかということを検査することは非常に困難である。
しかしながら、確実に充填できていなければ、マザーボードへの実装の際に、はんだ流出不良を引き起こす原因となる。
そこで、予め熱処理工程を製造工程内に設けることで、絶縁樹脂１２の充填不足によるはんだショート不良を、市場に出る前に抽出することができるものである。
そして、一旦熱処理を通してはんだショート不良が発生しなかった電子部品内蔵モジュール１については、再度熱処理工程を通してもはんだショート不良は発生しない。
これは、絶縁樹脂１２の充填が確実にできているからである。
また、この良品となった電子部品内蔵モジュール１は、複数回の熱処理工程を実施しても特性に何ら影響を与えるものではない。
発明者らの実験では、１０回繰り返し熱処理工程を行っても特性への影響は全くなかった。
以上の工程により、製品出荷後に出荷先でマザーボードへ実装する際に起こる、はんだショート不良を出荷前に抽出することができ、出荷先での製品不良を防止することが可能となる。
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項２に記載の発明について説明する。
なお、実施の形態１と同様の構成を有するものについては、同一符号を付与しその説明を省略する。
図２（ａ）〜（ｃ）は本発明の実施の形態２における電子部品内蔵モジュールの製造工程図である。
図２（ｃ）において絶縁樹脂１２を塗布した封止工程の後、熱処理工程の前に吸湿工程を設けている。熱処理工程の前に吸湿工程を設けることで熱処理時の水分の蒸発による応力により、はんだショート不良を顕著に抽出することが可能となるとともに、実際の使用状態に近い状態ではんだショート不良を抽出することが可能となる。
吸湿条件は、例えば、Ｔｈｅ ＪＥＤＥＣ（Joint Electron Device Engineering Council）Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ Ａｓｓｏｃｉａｔｉｏｎによる規格「ＩＰＣ／ＪＥＤＥＣ Ｊ−ＳＴＤ−０２０Ｂ」で定められている吸湿リフロー試験に準じて行うことが最も一般的である。この規格中、ＬＥＶＥＬ３（３０℃／６０％ＲＨ １９２時間）条件に準じて吸湿工程を行うことで、熱処理によるはんだショート不良を十分抽出することが可能である。なお、ＬＥＶＥＬ３以上の条件で吸湿工程を実施しても構わない。
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項３に記載の発明について説明する。
なお、実施の形態１と同様の構成を有するものについては同一符号を付与しその説明を省略する。
図３（ａ）〜（ｆ）は本発明の実施の形態３における電子部品内蔵モジュールの製造工程図である。
図３（ａ）は複数個のパターンが配置された集合基板２２である。図３（ｂ）の実装工程はこの集合基板２２上の所定の位置にスクリーン印刷法等を用いてはんだ１１を塗布した後、電子部品１０ａ、１０ｂを所定の位置へ装着し、熱処理工程により配線基板２上への電子部品１０ａ、１０ｂの実装を完了する。電子部品１０ａ、１０ｂの実装完了後、フラックス洗浄を行い、図３（ｃ）の封止工程で絶縁樹脂１２を用いて電子部品１０ａ、１０ｂを完全に覆うように塗布する。
次に図３（ｄ）の切り込み工程により絶縁樹脂１２側から集合基板２２の内層に形成したグランドパターン５を切り込むように所定の位置に切り込み部１３を形成する。
特に、この切り込み部１３は集合基板２２のグランドパターン５より深く形成している。
本実施の形態３では４層配線基板における切り込み状態を示しており、表層から２層目に形成したグランドパターン５を切断するように切り込み部１３を形成している。この２層目にグランドパターン５を形成することで、絶縁樹脂１２と集合基板２２との密着を強固に保つためのソルダーレジスト未形成部４１を集合基板２２の表層部の外周部分に形成することが可能となる。
また、４層より層数の多い基板の場合は、特に２層目に限定してグランドパターン５を形成する必要は無く、内層部であるなら任意の層に形成しても良い。
また、切り込み部１３の作成方法は、ダイシング、レーザー加工、超音波加工、ＮＣ加工等用いることが可能であるが、加工精度及び加工の容易さからダイシングによる加工が簡便である。
次に図３（ｅ）の導電性膜形成工程により、絶縁樹脂１２の上面及び切り込み部１３の内部に導電性膜１４を形成する。この時、集合基板２２の内層に形成しているグランドパターン５と、４辺全域で導電性膜１４が接続していることが望ましい。こうすることにより、導電性膜１４による電磁界シールド特性を確実に得ることができるのである。
また、グランドパターン５と導電性膜１４の接続点については電子部品内蔵モジュール１の側面４辺全てで行うことが最も良好な電磁界シールド特性を得ることができるのであるが、仮に途中いくつかの未接続点があるからと言って、電磁界シールド特性が得られないと言うものではない。ただし、未接続点がある場合においても、側面４辺における何れかの点で接続していることが望ましい。側面４辺における接続ではなく３辺以下の接続となると、電磁界シールド特性は接続辺が少なくなるほど劣化していく。
また、導電性膜１４は金属めっき膜、導電性樹脂膜、金属薄膜の少なくとも１つ以上の膜から形成されており、金属めっき膜の場合、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｚｎ、Ｔｉ、Ａｌ等の材料を少なくとも１種類以上用いて形成している。
導電性樹脂膜の場合、例えば、熱硬化性の導電性物質からなる。熱硬化性の導電性物質としては、例えば、金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。金属粒子としては、Ａｕ、ＡｇまたはＣｕなどを用いることができる。Ａｕ、ＡｇまたはＣｕは導電性が高いために好ましく、Ｃｕは導電性が高くマイグレーションも少なく、また、低コストであるため特に好ましい。熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂またはシアネート樹脂を用いることができる。エポキシ樹脂は耐熱性が高いために特に好ましい。金属薄膜の場合、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｒ、Ｚｎ、Ｔｉ、Ａｌ等の材料を少なくとも１種類以上用いて形成している。
また、導電性膜１４は、その膜厚が５０μｍ以下であることが重要である。５０μｍ以上の膜厚を有する場合、絶縁樹脂１２に水分が吸湿した状態で熱処理すると、水分の蒸発に伴う応力により導電性膜１４が剥離を生じることとなる。５０μｍ以下の場合、膜厚は非常に薄いため形成されている導電性膜には微少のピンホールを有している。
そのため、熱処理による水分の蒸発に対して、このピンホールから蒸発するため導電性膜１４の剥離は生じない。この現象は、導電性膜が薄ければ薄いほど良く、導電性膜１４は通常１０μｍ程度としている。
なお、導電性膜１４は薄い膜厚となっているが、グランドパターン５と側面４辺で接続しているため、十分電磁界シールド効果を得ることができる。
次に図３（ｆ）の個片分割工程で集合基板２２を個片分割し電子部品内蔵モジュール１とする。この分割方法としては、ダイシング、レーザー加工、超音波加工、ＮＣ加工等用いることが可能であるが、加工精度及び加工の容易さから、ダイシングによる加工が簡便である。また、分割する方向は、導電性膜１４を形成した絶縁樹脂１２塗布面側から行っても良いし、裏面側から行っても良い。ただし切断する際には、導電性膜１４とグランドパターン５との接続点を断線しないように注意を払うことは当然のことである。
その後、熱処理工程を行い、実施の形態１と同様に、はんだショート不良の製品出荷前のスクリーニングを行う。
また、この熱処理工程は個片分割後だけでなく、絶縁樹脂１２の塗布後であれば、その後の工程中何れのタイミングで行っても構わない。重要なことは、絶縁樹脂１２が電子部品１０ａ、１０ｂと集合基板２２との間に確実に充填されていることで、この充填状態を確認することが非常に困難であるため熱処理により絶縁樹脂１２の充填状態を確認し、はんだショート不良を抽出する。
すなわち、絶縁樹脂１２の塗布後であれば、どのタイミングで行っても良いのである。
なお、個片切断前に行うと集合基板２２の状態で一括して処理ができるので、作業を簡便化することができるという利点がある。
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項４に記載の発明について説明する。
なお、実施の形態３と同様の構成を有するものについては、同一符号を付与しその説明を省略する。
図４（ａ）〜（ｆ）は本発明の実施の形態４における電子部品内蔵モジュールの製造工程図である。
図４（ｃ）の絶縁樹脂１２塗布の後、図４（ｄ）の切り込み工程図、図４（ｅ）の導電性膜形成工程、図４（ｆ）の個片分割工程の後、熱処理工程の前に吸湿工程を設けている。熱処理工程前に吸湿工程を設けることで、熱処理時の水分の蒸発による応力により、はんだショート不良を顕著に抽出することが可能となるとともに、実際の使用状態に近い状態ではんだショート不良を抽出することが可能となる。
吸湿条件は、例えば、実施の形態２と同様に「ＩＰＣ／ＪＥＤＥＣ Ｊ−ＳＴＤ−０２０Ｂ」で定められている吸湿リフロー試験に準じて行うことが最も一般的である。この規格中、ＬＥＶＥＬ３（３０℃／６０％ＲＨ １９２時間）条件に準じて吸湿工程を行うことで、熱処理によるはんだショート不良を十分抽出することが可能である。
なお、ＬＥＶＥＬ３以上の条件で吸湿工程を実施しても構わない。
また、吸湿工程は必ず熱処理工程の直前に行わなければならないが、この吸湿及び熱処理のタイミングは、個片分割後だけでなく、絶縁樹脂１２の塗布後であれば、その後の工程中何れのタイミングで行っても構わない。重要なことは、絶縁樹脂１２が電子部品１０ａ、１０ｂと集合基板２２との間に確実に充填されていることで、この充填状態を確認することは困難であるので、熱処理をもって絶縁樹脂１２の充填状態を確認し、はんだショート不良を抽出するのであるため、絶縁樹脂１２の塗布後であれば、どのタイミングで行っても良いのである。なお、個片切断前に行うと集合基板２２の状態で一括して処理ができるので、作業を簡便化することができるという利点がある。
本発明にかかる電子部品内蔵モジュールの製造方法では製品出荷後に出荷先におけるはんだショート不良を未然に防止することが可能となるため、安心してはんだを用いて電子部品を内蔵することが可能となるため、導通抵抗の低抵抗化が可能であるとともに、実装工程を簡略化して低コスト化することが可能であるという効果を有し、マザーボードへ実装して動作するモジュール形態等に有用である。
本発明にかかる電子部品内蔵モジュールの製造方法は絶縁樹脂による封止後に熱処理工程を設けたことにより、内蔵しているはんだの再溶融によるはんだショート不良を予め抽出することができ、不良品をスクリーニングすることができる。
さらに、熱処理工程の前に吸湿工程を設けることにより、より確実に熱処理によるはんだショート不良のスクリーニングを行うことができるという効果を有し、特に、配線基板の上部に電子部品が配置され、これを絶縁樹脂で覆った電子部品内蔵モジュール等として有用である。
（ａ）〜（ｃ）本発明の実施の形態１における電子部品内蔵モジュールの製造工程図 （ａ）〜（ｃ）本発明の実施の形態２における電子部品内蔵モジュールの製造工程図 （ａ）〜（ｆ）本発明の実施の形態３における電子部品内蔵モジュールの製造工程図 （ａ）〜（ｆ）本発明の実施の形態４における電子部品内蔵モジュールの製造工程図 従来の電子部品内蔵モジュールの構造図
符号の説明
１ 電子部品内蔵モジュール
２ 配線基板
３ 電極
４ ソルダーレジスト
５ グランドパターン
６ 回路パターン
７ インナービア
８ 電極
９ ソルダーレジスト
１０ａ 電子部品
１０ｂ 電子部品
１１ はんだ
１２ 絶縁樹脂
１３ 切り込み部
１４ 導電性膜
２２ 集合基板
４０ ソルダーレジスト未形成部
４１ ソルダーレジスト未形成部

Claims (8)

  1. 配線基板上にはんだを用いて電子部品を実装する実装工程と、前記配線基板の電子部品を実装した面を絶縁樹脂で封止する封止工程とを備えた電子部品内蔵モジュールの製造方法であって、前記封止工程後はんだの融点以上の温度で処理する熱処理工程を設けた電子部品内蔵モジュールの製造方法。
  2. 複数個のパターンが配置された集合基板上にはんだを用いて電子部品を実装する実装工程と、前記集合基板の電子部品を実装した面を絶縁樹脂で封止する封止工程と、絶縁樹脂で封止した集合基板の前記絶縁樹脂部の所定の位置に切り込みを入れる切り込み工程と、前記絶縁樹脂の表面に導電性膜を形成する成膜工程と、前記集合基板を個別に分割する分割工程とを備えた電子部品内蔵モジュールの製造方法であって、前記封止工程以後にはんだの融点以上の温度で処理する熱処理工程を設けた電子部品内蔵モジュールの製造方法。
  3. 熱処理工程の前に吸湿工程を設けた請求項１または請求項２に記載の電子部品内蔵モジュールの製造方法。
  4. 切り込み部は集合基板の内部に形成したグランドパターンを切り込むように形成する構成とした請求項２に記載の電子部品内蔵モジュールの製造方法。
  5. 導電性膜は集合基板の内層のグランドパターンと電気的に接続するように形成する請求項４に記載の電子部品内蔵モジュールの製造方法。
  6. 集合基板内の個別の電子部品内蔵モジュールの４辺全てに前記導電性膜とグランドラインの接続点を設ける請求項５に記載の電子部品内蔵モジュールの製造方法。
  7. 導電性膜は金属めっき膜、導電性樹脂膜、金属薄膜の少なくとも１つ以上の膜で形成する請求項２に記載の電子部品内蔵モジュールの製造方法。
  8. 導電性膜を５０μｍ以下の厚みで形成する請求項７に記載の電子部品内蔵モジュールの製造方法。
JP2003340430A 2003-09-30 2003-09-30 電子部品内蔵モジュールの製造方法 Withdrawn JP2005109135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003340430A JP2005109135A (ja) 2003-09-30 2003-09-30 電子部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003340430A JP2005109135A (ja) 2003-09-30 2003-09-30 電子部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2005109135A true JP2005109135A (ja) 2005-04-21

Family

ID=34535331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003340430A Withdrawn JP2005109135A (ja) 2003-09-30 2003-09-30 電子部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2005109135A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142182A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
US7606047B2 (en) 2005-10-18 2009-10-20 Panasonic Corporation Module with embedded electronic components
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
JP2012028485A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールの製造方法
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
WO2019239767A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7606047B2 (en) 2005-10-18 2009-10-20 Panasonic Corporation Module with embedded electronic components
US7876570B2 (en) 2005-10-18 2011-01-25 Panasonic Corporation Module with embedded electronic components
JP2007142182A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
JPWO2010041356A1 (ja) * 2008-10-07 2012-03-01 株式会社村田製作所 電子部品モジュールの製造方法
CN102203926B (zh) * 2008-10-23 2013-07-31 株式会社村田制作所 电子元件模块的制造方法
WO2010047007A1 (ja) * 2008-10-23 2010-04-29 株式会社村田製作所 電子部品モジュールの製造方法
CN102203926A (zh) * 2008-10-23 2011-09-28 株式会社村田制作所 电子元件模块的制造方法
JP5273154B2 (ja) * 2008-10-23 2013-08-28 株式会社村田製作所 電子部品モジュールの製造方法
JPWO2010047007A1 (ja) * 2008-10-23 2012-03-15 株式会社村田製作所 電子部品モジュールの製造方法
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
CN102648671A (zh) * 2009-12-09 2012-08-22 株式会社村田制作所 电子部件内置树脂基板及电子电路模块
JP2012028485A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールの製造方法
WO2019239767A1 (ja) * 2018-06-15 2019-12-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US11735615B2 (en) 2018-06-15 2023-08-22 Sony Semiconductor Solutions Corporation Imaging device with protective resin layer and stress relaxation region

Similar Documents

Publication Publication Date Title
JP6081044B2 (ja) パッケージ基板ユニットの製造方法
CN102163557B (zh) 半导体器件的制造方法
JPWO2006059556A1 (ja) 電子部品及びその製造方法
KR19980042929A (ko) 전자부품의 제조방법
JP2010087490A (ja) 半導体装置及び半導体装置の製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP2005109135A (ja) 電子部品内蔵モジュールの製造方法
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP2001060760A (ja) 回路電極およびその形成方法
JP2021034600A (ja) 半導体装置
US20220173017A1 (en) Semiconductor device
CN105244327A (zh) 电子装置模块及其制造方法
JP4193712B2 (ja) ランドを備える基板の製造方法
JP2001284480A (ja) リードレス電子部品の製造方法
JP2004193187A (ja) モジュール部品の製造方法
CN110634752A (zh) 印刷电路板、包括该印刷电路板的封装基板及其制造方法
JP2021022604A (ja) 電子装置、および電子装置の製造方法
JP2003046216A (ja) 表面実装型電子部品、回路基板および表面実装型電子部品の実装構造
JP2005159227A (ja) 回路部品内蔵モジュール及びその製造方法
US20240312856A1 (en) Electronic component package, circuit module and method for producing electronic component package
KR100708045B1 (ko) 반도체패키지 및 그 제조 방법
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
WO2024041486A1 (zh) 内嵌无源器件的板级芯片封装方法及封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050829

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050913

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070613