JP2021022604A - 電子装置、および電子装置の製造方法 - Google Patents

電子装置、および電子装置の製造方法 Download PDF

Info

Publication number
JP2021022604A
JP2021022604A JP2019136653A JP2019136653A JP2021022604A JP 2021022604 A JP2021022604 A JP 2021022604A JP 2019136653 A JP2019136653 A JP 2019136653A JP 2019136653 A JP2019136653 A JP 2019136653A JP 2021022604 A JP2021022604 A JP 2021022604A
Authority
JP
Japan
Prior art keywords
layer
electronic device
mounting surface
joints
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019136653A
Other languages
English (en)
Other versions
JP7382167B2 (ja
Inventor
弘規 宮崎
Hiroki Miyazaki
弘規 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019136653A priority Critical patent/JP7382167B2/ja
Publication of JP2021022604A publication Critical patent/JP2021022604A/ja
Application granted granted Critical
Publication of JP7382167B2 publication Critical patent/JP7382167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】 配線層に対する電子部品の位置ずれを抑制することが可能な電子装置、およびその製造方法を提供する。【解決手段】 厚さ方向ｚを向く搭載面２１１を有する配線層２０と、配線層２０に配置された接合層２８と、互いに離間した一対の電極３１を有するとともに、一対の電極３１のいずれかが中間層２９を介して搭載面２１１に接合された電子部品３０と、を備え、搭載面２１１に接合された一対の電極３１のいずれかは、搭載面２１１とは反対側を向き、かつ接合層２８が接する底面３１１を有し、接合層２８は、搭載面２１１と底面３１１とにつながる側面２８２を有し、搭載面２１１と底面３１１との間には、接合層２８が存在しない非存在部３９が形成され、非存在部３９は、少なくとも底面３１１および側面２８２を含む要素により規定されている。【選択図】 図９

Description

本発明は、表面実装型の電子部品が搭載された電子装置、およびその製造方法に関する。
特許文献１には、半導体素子（特許文献１では集積回路素子）と、複数の電子部品とが搭載された樹脂パッケージ形式の電子装置の一例が開示されている。このような構成とすることにより、集積回路素子に入力される電気信号の電圧降下などを当該電子装置の内部で担えるため、当該電子装置とともに配線基板に実装される複数の電子部品の数を削減することができる。
当該電子装置において、配線に対する複数の電子部品の接合は、以下の工程で行われることが一般的である。まず、複数の電子部品の一対の電極の各々を、固体状態のハンダに仮付けする。次いで、ハンダをリフローにより溶融させる。最後に、溶融したハンダを冷却により固化させることにより接合が完了する。これらの工程のうち、複数の電子部品の一対の電極の各々をハンダに仮付けする工程では、当該一対の電極の少なくともいずれかの底面が平坦ではない場合、ハンダに対して当該一対の電極の位置がずれることがある。
この状態でハンダをリフローにより溶融させた後、溶融したハンダを冷却により固化させると、当該一対の電極を有する電子部品が、配線に対して位置がずれたまま接合されることとなる。溶融したハンダには、この位置ずれを修復させるセルフアライメント効果を有するものの、位置ずれが比較的大であるとセルフアライメント効果によっても修復しきれなくなる。配線に対する電子部品の位置ずれが比較的大であると、当該電子部品が搭載された電子装置の機能に影響を及ぼすおそれがある。したがって、配線に対する電子部品の位置ずれをできるだけ抑制する対策が求められる。
特開２０１２−１４６８１５号公報
本発明は上述の事情に鑑み、配線層に対する電子部品の位置ずれを抑制することが可能な電子装置、およびその製造方法を提供することをその課題とする。
本発明の第１の側面によって提供される電子装置は、厚さ方向を向く搭載面を有する配線層と、前記搭載面に配置された接合層と、互いに離間した一対の電極を有するとともに、前記一対の電極のいずれかが前記接合層を介して前記搭載面に接合された電子部品と、を備え、前記搭載面に接合された前記一対の電極のいずれかは、前記搭載面とは反対側を向き、かつ前記接合層が接する底面を有し、前記接合層は、前記搭載面と前記底面とにつながる側面を有し、前記搭載面と前記底面との間には、前記接合層が存在しない非存在部が形成され、前記非存在部は、少なくとも前記底面および前記側面を含む要素により規定されていることを特徴としている。
本発明の実施において好ましくは、前記接合層は、互いに離間した複数の接合部を含む。
本発明の実施において好ましくは、前記複数の接合部には、一対の接合部が含まれ、前記一対の接合部は、前記厚さ方向、および前記一対の電極が互いに離間する方向の双方に対して直交する方向に互いに離間している。
本発明の実施において好ましくは、前記一対の接合部の少なくともいずれかは、前記搭載面の周縁に接する部分を含む。
本発明の実施において好ましくは、前記複数の接合部には、４つの接合部が含まれ、４つの接合部は、前記搭載面の四隅に配置されている。
本発明の実施において好ましくは、前記搭載面を覆う被覆層をさらに備え、前記被覆層は、前記厚さ方向に貫通した４つの開口を有し、前記４つの接合部は、前記４つの開口に対して個別に収容された部分を含む。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記４つの開口は、前記搭載面の周縁よりも内方に位置する。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記４つの接合部は、いずれも前記搭載面の周縁から離間している。
本発明の実施において好ましくは、前記接合層は、前記底面に接し、かつ錫を含む第１金属層と、前記搭載面と前記第１金属層との間に介在する第２金属層と、を有する。
本発明の実施において好ましくは、前記第２金属層は、ニッケルを含む。
本発明の実施において好ましくは、前記配線層は、前記搭載面を有するランド部と、前記ランド部につながる基部と、を有し、前記搭載面は、前記厚さ方向において前記基部から前記底面に近づく側に位置する。
本発明の実施において好ましくは、絶縁層をさらに備え、前記絶縁層は、前記厚さ方向において前記配線層に対して前記電子部品とは反対側に位置し、前記配線層は、前記絶縁層から露出する複数の露出面を有し、前記複数の露出面の各々は、前記底面と同じ側を向く第１領域を含む。
本発明の実施において好ましくは、前記複数の露出面の各々は、前記厚さ方向に対して直交する方向を向く第２領域を含む。
本発明の実施において好ましくは、複数の端子をさらに備え、前記複数の端子は、前記複数の露出面に対して個別に配置されている。
本発明の実施において好ましくは、封止樹脂をさらに備え、前記封止樹脂は、前記配線層および前記絶縁層の双方に接し、かつ前記電子部品を覆っている。
本発明の実施において好ましくは、半導体素子をさらに備え、前記半導体素子は、前記配線層に対向する複数のパッドを有し、前記複数のパッドは、前記配線層との導通が確保された状態で前記配線層に接合されている。
本発明の第２の側面によって提供される電子装置の製造方法は、厚さ方向を向く搭載面を有する配線層を形成する工程と、前記搭載面に接合体を形成する工程と、前記接合体を介して電子部品を前記搭載面に接合する工程と、を備え、前記電子部品は、互いに離間した一対の電極を有し、前記接合体は、互いに離間した複数の接合部を含み、前記接合体を形成する工程では、前記複数の接合部のうち４つの当該接合部を前記搭載面の四隅に形成し、前記電子部品を前記搭載面に接合する工程では、前記一対の電極のいずれかを前記４つの接合部に仮付けした後に、前記４つの接合部をリフローにより溶融させて、溶融した前記４つの接合部を冷却により固化させることを特徴としている。
本発明の実施において好ましくは、前記配線層を形成する工程では、下地層を形成する工程と、前記下地層の上にめっき層を形成する工程と、を含み、前記接合体を形成する工程では、前記下地層および前記めっき層を導電経路とした電解めっきにより前記接合体が形成される。
本発明にかかる電子装置、およびその製造方法によれば、配線層に対する電子部品の位置ずれを抑制することが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる電子装置の平面図であり、封止樹脂を透過している。 図１に対応する平面図であり、複数の接合層、複数の電子部品、半導体素子および封止樹脂を透過している。 図１に示す電子装置の底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図２のＶ−Ｖ線に沿う断面図である。 図４の部分拡大図である。 図５の部分拡大図である。 図１の部分拡大図である。 図８のＩＸ−ＩＸ線に沿う断面図である。 図８のＸ−Ｘ線に沿う断面図である。 図１の部分拡大図である。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。 図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図２０に対応する部分拡大平面図である。 図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図２４に対応する部分拡大断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 図１に示す電子装置の製造工程を説明する断面図である。 本発明の第２実施形態にかかる電子装置の平面図であり、複数の接合層、複数の電子部品、半導体素子および封止樹脂を透過している。 図３１のＸＸＸＩＩ−ＸＸＸＩＩ線に沿う断面図である。 図３１のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図である。 図３１に対応する部分拡大平面図であり、封止樹脂を透過している。 図３４のＸＸＸＶ−ＸＸＸＶ線に沿う断面図である。 図３４のＸＸＸＶＩ−ＸＸＸＶＩ線に沿う断面図である。 図３１に示す電子装置の製造工程を説明する断面図である。 図３１に示す電子装置の製造工程を説明する断面図である。 図３８に対応する部分拡大平面図である。 図３９のＸＬ−ＸＬ線に沿う断面図である。 図３１に示す電子装置の製造工程を説明する断面図である。 図４１に対応する部分拡大断面図である。 本発明の第３実施形態にかかる電子装置の部分拡大平面図であり、図８に対応している。 図４３のＸＬＩＶ−ＸＬＩＶ線に沿う断面図である。 図４３のＸＬＶ−ＸＬＶ線に沿う断面図である。 本発明の第４実施形態にかかる電子装置の部分拡大平面図であり、図３４に対応している。 図４６のＸＬＶＩＩ−ＸＬＶＩＩ線に沿う断面図である。 図４６のＸＬＶＩＩＩ−ＸＬＶＩＩＩ線に沿う断面図である。
本発明を実施するための形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図１３に基づき、本発明の第１実施形態にかかる電子装置Ａ１０について説明する。電子装置Ａ１０は、絶縁層１０、配線層２０、複数の接合層２８、複数の中間層２９、複数の電子部品３０、半導体素子４０、封止樹脂５０、および複数の端子６０を備える。電子装置Ａ１０は、配線基板に表面実装される樹脂パッケージ形式によるものである。当該パッケージ形式は、封止樹脂５０から複数のリードが突出していないことが特徴とされるＱＦＮ（quad flat non-leaded package）である。ここで、図１は、理解の便宜上、封止樹脂５０を透過している。図２は、理解の便宜上、図１に対してさらに複数の接合層２８、複数の電子部品３０、および半導体素子４０を透過している。図２において透過した複数の電子部品３０、および半導体素子４０を、それぞれ想像線（二点鎖線）で示している。図２に示すＩＶ−ＩＶ線およびＶ−Ｖ線は、ともに一点鎖線で示している。図において、複数の電子部品３０のいずれかがＲと図示された当該電子部品３０は、それが抵抗器であることを示している。複数の電子部品３０のいずれかがＣと図示された当該電子部品３０は、それがコンデンサであることを示している。
電子装置Ａ１０の説明においては、その便宜上、配線層２０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１に示すように、電子装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。
絶縁層１０には、図１〜図５に示すように、配線層２０が配置されている。絶縁層１０は、厚さ方向ｚにおいて配線層２０に対して複数の電子部品３０、および半導体素子４０とは反対側に位置する。絶縁層１０は、ポリイミドを含む材料からなる。絶縁層１０は、主面１０１、裏面１０２、および複数の開口１１を有する。
図４および図５に示すように、主面１０１は、厚さ方向ｚの一方側を向く。主面１０１は、複数の電子部品３０、および半導体素子４０に対向している。裏面１０２は、主面１０１とは反対側を向く。裏面１０２は、電子装置Ａ１０の外部に対して露出し、かつ電子装置Ａ１０を実装する際、対象となる配線基板に対向する。図７に示すように、複数の開口１１（図示の都合上、図７に示す開口１１は単数）は、主面１０１から裏面１０２に至って絶縁層１０を厚さ方向ｚに貫通している。
配線層２０は、図２、図４および図５に示すように、絶縁層１０の主面１０１、および絶縁層１０の複数の開口１１に配置されている。配線層２０は、複数の電子部品３０、および半導体素子４０と、電子装置Ａ１０が実装される配線基板との導電経路の一部を構成している。配線層２０は、複数のランド部２１、複数の連絡部２２、および複数の基部２３を有する。
図１〜図５に示すように、複数のランド部２１は、絶縁層１０の主面１０１に配置されている。複数のランド部２１は、複数の電子部品３０を配線層２０に接合するために利用される。複数のランド部２１は、厚さ方向ｚに対して直交する方向において互いに離間している。複数のランド部２１は、厚さ方向ｚに沿って視て矩形状である。複数のランド部２１の各々は、搭載面２１１を有する。搭載面２１１は、絶縁層１０の主面１０１と同じく厚さ方向ｚの一方側を向く。
図２、図３および図５に示すように、複数の連絡部２２の各々は、絶縁層１０の複数の開口１１のいずれかに配置されている。複数の連絡部２２は、配線層２０を電子装置Ａ１０の外部に導通させるための経路となる。厚さ方向ｚに沿って視て、複数の連絡部２２の各々の形状および大きさは、当該連絡部２２が配置された複数の開口１１のいずれかの形状および大きさに略等しい。複数の連絡部２２の各々は、図７に示す絶縁層１０の主面１０１から厚さ方向ｚに突出する部分を含む。複数の連絡部２２の各々は、露出面２２１を有する。図７に示すように、露出面２２１は、第１領域２２１Ａおよび第２領域２２１Ｂを含む。第１領域２２１Ａは、複数の電子部品３０の一対の電極３１の底面３１１（詳細は後述）の各々と同じ側、すなわち、絶縁層１０の裏面１０２と同じ側を向く。第２領域２２１Ｂは、厚さ方向ｚに対して直交する方向、すなわち、絶縁層１０の側面（主面１０１と裏面１０２とにつながる面）と同じ側を向く。露出面２２１は、絶縁層１０から露出している。
図１〜図５（ただし、図３を除く。）に示すように、複数の基部２３は、絶縁層１０の主面１０１に配置されている。複数の基部２３のいずれかは、複数のランド部２１のうち２つの当該ランド部２１をつないでいる。あわせて、複数の基部２３のいずれかは、複数のランド部２１のいずれかと、複数の連絡部２２のいずれかとをつないでいる。さらに、複数の基部２３のいずれかは、その一端が複数のランド部２１、および複数の連絡部２２のいずれかとつながり、かつ半導体素子４０を配線層２０に接合するために利用される。複数の基部２３は、厚さ方向ｚに沿って視て帯状である。
図６および図７に示すように、複数の連絡部２２、および複数の基部２３の各々は、下地層２０Ａおよび第１めっき層２０Ｂから構成される。下地層２０Ａは、絶縁層１０の主面１０１と、絶縁層１０の複数の開口１１に対して個別に囲む絶縁層１０の複数の内側面とに接している。下地層２０Ａは、絶縁層１０に接するバリア層と、当該バリア層に積層されたシード層とから構成される。バリア層は、たとえばチタン（Ｔｉ）からなる。シード層は、たとえば銅（Ｃｕ）からなる。第１めっき層２０Ｂは、下地層２０Ａに積層されている。配線層２０において、第１めっき層２０Ｂが主たる導電経路となる。第１めっき層２０Ｂは、たとえば銅からなる。
図９、図１０、図１２および図１３に示すように、複数のランド部２１の各々は、下地層２０Ａ、第１めっき層２０Ｂおよび第２めっき層２０Ｃからなる。下地層２０Ａは、絶縁層１０の主面１０１に接している。第１めっき層２０Ｂは、下地層２０Ａに積層されている。第２めっき層２０Ｃは、第１めっき層２０Ｂに積層されている。第２めっき層２０Ｃは、たとえば銅からなる。第２めっき層２０Ｃの厚さは、第１めっき層２０Ｂの厚さよりも小とされている。図９および図１３に示すように、第２めっき層２０Ｃの存在により、複数のランド部２１の搭載面２１１の各々は、厚さ方向ｚにおいて当該ランド部２１につながる複数の基部２３のいずれかから、複数の電子部品３０の一対の電極３１の底面３１１（詳細は後述）のいずれかに近づく側に位置する。
複数の中間層２９の各々は、図２、図４および図５に示すように、配線層２０の複数の基部２３のいずれかに配置されている。複数の中間層２９は、導電性を有する。複数の中間層２９の配置形態は、半導体素子４０の複数のパッド４１（詳細は後述）の配置形態に対応している。複数の中間層２９の各々は、たとえば複数の金属層から構成される。当該複数の金属層の各々の組成は、複数の接合層２８の各々を構成する第１金属層２８Ａおよび第２金属層２８Ｂ（詳細は後述）の各々の組成と同一である。
複数の接合層２８は、図４および図５に示すように、配線層２０の複数のランド部２１の搭載面２１１に対して個別に配置されている。複数の接合層２８は、導電性を有する。
複数の電子部品３０の各々は、図１、図４および図５に示すように、配線層２０の複数のランド部２１のうち隣り合う２つの当該ランド部２１に搭載されている。複数の電子部品３０は、表面実装型、かつチップ型である。複数の電子部品３０の各々は、抵抗器、コンデンサおよびインダクタなどの受動素子、並びにダイオードのいずれかに該当する。電子装置Ａ１０が示す例においては、複数の電子部品３０のいずれかが抵抗器である場合は、厚膜（メタルグレーズ皮膜）型の抵抗器を想定している。あわせて、複数の電子部品３０のいずれかがコンデンサである場合は、セラミックコンデンサを想定している。
図１、図４および図５に示すように、複数の電子部品３０の各々は、一対の電極３１、および本体部３２を有する。一対の電極３１は、互いに離間している。一対の電極３１の各々は、複数の接合層２８のいずれかを介して配線層２０の複数のランド部２１の搭載面２１１のいずれかに接合されている。複数の接合層２８は、導電性を有する。これにより、複数の電子部品３０は、配線層２０に導通している。図９、図１０、図１２および図１３に示すように、一対の電極３１の各々は、底面３１１を有する。底面３１１は、搭載面２１１とは反対側を向き、かつ複数の接合層２８のいずれかが接する。本体部３２は、一対の電極３１につながっている。本体部３２が当該電子部品３０の機能部分となる。
複数の接合層２８は、図４および図５に示すように、配線層２０の複数のランド部２１の搭載面２１１に対して個別に配置されている。図９、図１０、図１２および図１３に示すように、複数の接合層２８の各々は、側面２８２を有する。側面２８２は、複数のランド部２１のいずれかの搭載面２１１と、当該搭載面２１１に対向する複数の電子部品３０の一対の電極３１のいずれかの底面３１１とにつながっている。当該搭載面２１１と当該底面３１１との間には、非存在部３９が形成されている。非存在部３９は、複数の接合層２８がいずれも存在しない領域である。図９、図１０、図１２および図１３は、非存在部３９の全体に封止樹脂５０が行き渡っているケースを示している。このケース以外に、封止樹脂５０が行き渡っていない空隙が非存在部３９に存在するケースでもよい。非存在部３９は、少なくとも当該底面３１１と、当該底面３１１につながる複数の接合層２８のいずれかの側面２８２とを含む要素により規定されている。電子装置Ａ１０においては、非存在部３９を規定する要素は、当該底面３１１および当該側面２８２に加え、当該底面３１１に対向し、かつ当該側面２８２につながる複数のランド部２１の搭載面２１１を含む。
図９および図１２に示すように、複数の接合層２８の各々は、第１金属層２８Ａおよび第２金属層２８Ｂを有する。第１金属層２８Ａは、複数の電子部品３０の一対の電極３１の底面３１１のいずれかに接している。第１金属層２８Ａは、錫（Ｓｎ）を含む。第１金属層２８Ａは、たとえば、錫−銀（Ａｇ）系合金、または錫−アンチモン（Ｓｂ）系合金からなる。第２金属層２８Ｂは、配線層２０の複数のランド部２１のいずれかの搭載面２１１と、第１金属層２８Ａとの間に介在している。第２金属層２８Ｂは、当該搭載面２１１に接している。第２金属層２８Ｂは、ニッケル（Ｎｉ）を含む。
図８〜図１３に示すように、複数の接合層２８の各々は、互いに離間した複数の接合部２８１を含む。電子装置Ａ１０においては、複数の接合部２８１には、一対の接合部２８１が含まれる。一対の接合部２８１は、厚さ方向ｚ、および当該一対の接合部２８１が接合に関与する複数の電子部品３０のいずれかの一対の電極３１が互いに離間する方向の双方に対して直交する方向に互いに離間している。図８〜図１０に示す場合においては、一対の接合部２８１は、第２方向ｙに互いに離間している。図１１〜図１３に示す場合においては、一対の接合部２８１は、第１方向ｘに互いに離間している。一対の接合部２８１の少なくともいずれかは、一対の接合部２８１が配置された配線層２０の複数のランド部２１のいずれかの搭載面２１１の周縁２１１Ａに接する部分を含む。
複数の接合層２８の各々は、互いに離間した複数の接合部２８１を含まない構成、すなわち、一体化された構成でもよい。
半導体素子４０は、図１、図４および図５に示すように、配線層２０の複数の基部２３に搭載されている。半導体素子４０は、フリップチップ実装型の素子である。電子装置Ａ１０が示す例においては、半導体素子４０は、ＬＳＩである。半導体素子４０は、複数のパッド４１を有する。複数のパッド４１は、半導体素子４０の内部に構成された回路に導通している。図６に示すように、複数のパッド４１の各々は、配線層２０の複数の基部２３のいずれかに対向している。複数のパッド４１の各々は、複数の中間層２９のいずれかを介して複数の基部２３のいずれかに接合されている。すなわち、複数のパッド４１は、配線層２０との導通が確保された状態で配線層２０に接合されている。これにより、半導体素子４０は、配線層２０に導通している。
封止樹脂５０は、図４および図５に示すように、絶縁層１０の主面１０１、および配線層２０の双方に接している。封止樹脂５０は、配線層２０（ただし、複数の連絡部２２の一部を除く。）、複数の電子部品３０、および半導体素子４０を覆っている。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む絶縁材料からなる。
複数の端子６０は、図３および図５に示すように、配線層２０の複数の連絡部２２の露出面２２１に対して個別に配置されている。複数の端子６０は、電子装置Ａ１０の外部に対して露出している。複数の端子６０の各々が、ハンダを介して配線基板に接合されることによって、電子装置Ａ１０が当該配線基板に実装される。複数の端子６０の各々は、たとえば、複数の連絡部２２の露出面２２１のいずれかから近い順にニッケル層、パラジウム（Ｐｄ）層、金（Ａｕ）層の順に積層された複数の金属層から構成される。
次に、図１４〜図３０に基づき、電子装置Ａ１０の製造方法の一例について説明する。図１４〜図２０、図２３、図２４、および図２６〜図３０の断面位置は、図５の断面位置と同一である。
最初に、図１４に示すように、基材８０の厚さ方向ｚの一方側の表面に仮固定層８１１を塗布する。基材８０は、ガラス板である。基材８０は、ガラス板の他、シリコンウエハでもよい。仮固定層８１１は、有機化合物を含む材料からなる。
次いで、図１５に示すように、仮固定層８１１の全体を覆う剥離層８１２を形成する。剥離層８１２は、チタンを含む金属薄膜からなる。剥離層８１２は、スパッタリング法により当該金属薄膜を成膜することによって形成される。
次いで、図１６に示すように、剥離層８１２を覆う絶縁層８２を形成する。絶縁層８２は、厚さ方向ｚにそれを貫通する複数の開口８２１を有する。絶縁層８２は、感光性ポリイミドを含む材料からなる。絶縁層８２は、スピンコータなどを用いて当該材料を剥離層８１２の全体に塗布した後、当該材料に対してリソグラフィパターニングを施すことにより形成される。これにより、絶縁層８２には、複数の開口８２１が形成された状態となる。複数の開口８２１の各々から、剥離層８１２の一部が露出する。
次いで、図１７〜図１９に示すように、絶縁層８２と、絶縁層８２の複数の開口８２１から露出する剥離層８１２の一部との上に、配線層８３を形成する。配線層８３は、厚さ方向ｚを向く複数の搭載面８３１を有する。配線層８３を形成する工程は、図１７に示す下地層８３Ａを形成する工程と、図１８に示す複数の第１めっき層８３Ｂを形成する工程と、図１９に示す複数の第２めっき層８３Ｃを形成する工程とを含む。
まず、図１７に示すように、絶縁層８２と、絶縁層８２の複数の開口８２１から露出する剥離層８１２の一部とを覆う下地層８３Ａを形成する。下地層８３Ａは、絶縁層８２と、複数の開口８２１から露出する剥離層８１２の一部との全体にバリア層をスパッタリング法により成膜させた後、当該バリア層の全体にシード層をスパッタリング法により成膜させることにより形成される。当該バリア層は、厚さが１００ｎｍ〜３００ｎｍのチタンからなる。当該シード層は、厚さが２００ｎｍ〜６００ｎｍの銅からなる。
次いで、図１８に示すように、下地層８３Ａの上に複数の第１めっき層８３Ｂを形成する。複数の第１めっき層８３Ｂは、下地層８３Ａの上にリソグラフィパターニングを施した後、下地層８３Ａを導電経路とした電解めっきにより形成される。複数の第１めっき層８３Ｂは、銅からなる。本工程を経ることにより、絶縁層８２の複数の開口８２１の各々は、下地層８３Ａと、複数の第１めっき層８３Ｂのいずれかとにより埋め尽くされた状態となる。
次いで、図１９に示すように、複数の第２めっき層８３Ｃを形成する。配線層８３の複数の搭載面８３１の各々は、複数の第２めっき層８３Ｃのいずれかに含まれる。複数の第２めっき層８３Ｃの各々は、複数の第１めっき層８３Ｂのいずれかの上に形成される。複数の第２めっき層８３Ｃは、下地層８３Ａ、および複数の第１めっき層８３Ｂの上にリソグラフィパターニングを施した後、下地層８３Ａ、および複数の第１めっき層８３Ｂを導電経路とした電解めっきにより形成される。他の手法として、複数の第２めっき層８３Ｃは、当該リソグラフィパターニングを施した後、下地層８３Ａと同一の構成の金属薄膜をスパッタリング法により当該リソグラフィパターニングの上に成膜し、当該金属薄膜を導電経路とした電解めっきにより形成してもよい。当該金属薄膜は、複数の第２めっき層８３Ｃと複数の第１めっき層８３Ｂとの間に介在する部分を除き、リフトオフにより当該リソグラフィパターニングとともに除去される。複数の第２めっき層８３Ｃは、銅からなる。本工程を経ることにより、配線層８３の形成が完了する。
次いで、図２０〜図２２に示すように、複数の接合体８６、および複数の中間層２９を形成する。複数の接合体８６は、配線層８３の複数の搭載面８３１に対して個別に形成される。図２１および図２２に示すように、複数の接合体８６の各々は、互いに離間した複数の接合部８６１を含む。複数の接合体８６の形成においては、複数の搭載面８３１のいずれかにおいて、複数の接合部８６１のうち４つの当該接合部８６１を当該搭載面８３１の四隅に形成する。複数の中間層２９の各々は、複数の第１めっき層８３Ｂのいずれかの上に形成する。本工程においては、まず、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃの上にリソグラフィパターニングを施す。次いで、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃを導電経路とした電解めっきを行うことにより、複数の接合体８６が形成される。他の手法として、複数の接合体８６は、当該リソグラフィパターニングを施した後、下地層８３Ａと同一の構成の金属薄膜をスパッタリング法により当該リソグラフィパターニングの上に成膜し、当該金属薄膜を導電経路とした電解めっきにより形成してもよい。当該金属薄膜は、複数の接合体８６と複数の搭載面８３１との間に介在する部分を除き、リフトオフにより当該リソグラフィパターニングとともに除去される。さらに、複数の接合体８６の形成においては、複数の接合部８６１の各々は、複数の搭載面８３１のいずれかを覆う第１金属層８６Ａを形成した後、第１金属層８６Ａに第２金属層８６Ｂを積層させることにより形成される。第１金属層８６Ａは、ニッケルを含む。第２金属層８６Ｂは、錫を含む合金である。電解めっきによる複数の接合体８６の形成と同時に、下地層８３Ａ、および複数の第１めっき層８３Ｂを導電経路とした電解めっきを行うことにより、複数の中間層２９が形成される。
次いで、図２３に示すように、下地層８３Ａの一部を除去する。下地層８３Ａの除去対象は、複数の第１めっき層８３Ｂが積層されていない部分である。下地層８３Ａは、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、残存した下地層８３Ａと、これに積層された複数の第１めっき層８３Ｂの一部とが、電子装置Ａ１０の配線層２０の複数の連絡部２２、および複数の基部２３となる。あわせて、残存した下地層８３Ａと、これに積層された複数の第１めっき層８３Ｂの一部と、さらにこの一部に積層された複数の第２めっき層８３Ｃとが、電子装置Ａ１０の配線層２０の複数のランド部２１となる。これにより、配線層８３の複数の搭載面８３１は、複数のランド部２１の搭載面２１１となる。
次いで、図２４および図２５に示すように、配線層２０の複数のランド部２１の搭載面２１１（配線層８３の複数の搭載面８３１）に対して個別に形成された複数の接合体８６を介して、複数の電子部品３０（図示の都合上、図２４に示す電子部品３０は単数）を複数の搭載面２１１に接合する。あわせて、配線層２０の複数の基部２３の上に形成された複数の中間層２９に、半導体素子４０を接合する。半導体素子４０は、フリップチップボンディングにより接合される。まず、複数の電子部品３０の一対の電極３１の各々を、複数の接合体８６のいずれかに含まれる４つの接合部８６１（図２１および図２２参照）に仮付けする。次いで、コレットを用いて、半導体素子４０の複数のパッド４１を、複数の中間層２９に対して個別に仮付けする。次いで、当該４つの接合部８６１を含む複数の接合体８６の各々と、複数の中間層２９とをリフローにより溶融させる。最後に、溶融した当該４つの接合部８６１を含む複数の接合体８６の各々と、溶融した複数の中間層２９とを冷却により固化させる。本工程を経ることにより、配線層２０に対する複数の電子部品３０と、半導体素子４０との接合が完了する。さらに、本工程を経ることにより、複数の接合体８６は、電子装置Ａ１０の複数の接合層２８となる。図２５に示すように、複数のランド部２１の搭載面２１１の各々において、空隙である非存在部３９が形成される。当該非存在部３９は、当該搭載面２１１と、当該搭載面２１１に対向する複数の電子部品３０の一対の電極３１のいずれかの底面３１１と、当該搭載面２１１と当該底面３１１につながる複数の接合層２８のいずれかの側面２８２とを含む要素により規定される。
次いで、図２６に示すように、絶縁層８２および配線層２０に接する封止樹脂８４を形成する。封止樹脂８４は、黒色のエポキシ樹脂を含む材料からなる。封止樹脂８４は、コンプレッション成型により形成される。本工程を経ることにより、配線層２０、複数の電子部品３０（図示の都合上、図２６に示す電子部品３０は単数）、および半導体素子４０が封止樹脂８４に覆われた状態となる。
次いで、図２７に示すように、厚さ方向ｚを向く封止樹脂８４の表面にテープ８５を貼り付けた後、基材８０および仮固定層８１１を除去する。まず、封止樹脂８４の当該表面にテープ８５を貼り付ける。テープ８５は、ダイシングテープである。テープ８５は、厚さ方向ｚにおいて封止樹脂８４に対して絶縁層８２とは反対側に位置する。次いで、基材８０にレーザを照射する。これにより、基材８０と仮固定層８１１との接合が弱くなり、仮固定層８１１から基材８０を剥がすことができる。最後に、仮固定層８１１にプラズマを照射することにより、剥離層８１２に付着した仮固定層８１１が除去される。
次いで、図２８に示すように、剥離層８１２を除去する。剥離層８１２は、硫酸および過酸化水素の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、配線層２０の複数の連絡部２２の露出面２２１の一部が、絶縁層８２から視認できる。
次いで、図２９に示すように、絶縁層８２および封止樹脂８４を第１方向ｘおよび第２方向ｙの双方向に沿った格子状に切断することにより、複数の個片に分割する。切断には、ダイシングブレードなどが用いられる。ただし、本工程においては、テープ８５は切断されない。このため、隣り合う２つの当該個片との間には、溝Ｇが形成される。本工程を経ることにより、当該個片となった絶縁層８２が電子装置Ａ１０の絶縁層１０となり、かつ当該個片となった封止樹脂８４が電子装置Ａ１０の封止樹脂５０となる。あわせて、配線層２０の複数の連絡部２２の露出面２２１の全部が、絶縁層１０から視認できる。
最後に、図３０に示すように、配線層２０の複数の連絡部２２の露出面２２１に対して複数の端子６０を個別に形成する。複数の端子６０は、無電解めっきにより形成される。以上の工程を経ることにより、電子装置Ａ１０が製造される。
次に、電子装置Ａ１０、およびその製造方法の作用効果について説明する。
電子装置Ａ１０においては、配線層２０の搭載面２１１と、接合層２８により搭載面２１１に接合された電子部品３０の一対の電極３１のいずれかの底面３１１との間には、接合層２８が存在しない非存在部３９が形成されている。非存在部３９は、少なくとも当該底面３１１と、当該底面３１１と搭載面２１１とにつながる接合層２８の側面２８２とを含む要素により規定される。これにより、当該底面３１１を有する一対の電極３１のいずれかは、当該底面３１１に対する接合層２８の支持面積がより縮小された状態で接合層２８に支持されることとなる。よって、当該底面３１１が平坦ではない場合であっても、搭載面２１１に対する当該底面３１１を有する一対の電極３１のいずれかの位置ずれを抑制することができる。したがって、電子装置Ａ１０によれば、配線層２０に対する電子部品３０の位置ずれを抑制することが可能となる。
電子装置Ａ１０の製造方法においては、配線層８３の搭載面８３１に形成される接合体８６は、互いに離間した複数の接合部８６１を含む。接合体８６を形成する工程では、複数の接合体８６のうち４つの当該接合部８６１を搭載面８３１の四隅に形成する。その後工程である電子部品３０を搭載面８３１に接合する工程では、電子部品３０の一対の電極３１のいずれかを当該４つの接合部８６１に仮付けする。次いで、当該４つの接合部８６１をリフローにより溶融させる。最後に溶融した当該４つの接合部８６１を冷却により固化させる。本工程をとることにより、一対の電極３１のいずれかに対する接合体８６の支持面積がより縮小された状態で、当該電極３１が接合体８６に仮付けされる。これにより、搭載面８３１に対する当該電極３１の位置ずれが抑制されたまま、電子部品３０が接合体８６を介して搭載面８３１に接合される。したがって、電子装置Ａ１０の製造方法によれば、配線層８３に対する電子部品３０の位置ずれを抑制することが可能となる。
接合層２８は、互いに離間した複数の接合部２８１を含む。電子装置Ａ１０においては、複数の接合部２８１には、一対の接合部２８１が含まれる。当該一対の接合部２８１は、厚さ方向ｚ、および電子部品３０の一対の電極３１が互いに離間する方向の双方に対して直交する方向に互いに離間している。これにより、当該一対の接合部２８１の各々が、これらに支持される一対の電極３１のいずれかの底面３１１および側面の双方を支持する構成とすることができるため、当該電極３１が接合層２８に対してより安定したものとなる。
上述の当該一対の接合部２８１の少なくともいずれかは、配線層２０の搭載面２１１の周縁２１１Ａに接している。これにより、当該一対の接合部２８１に接合される電子部品３０の一対の電極３１のいずれかにおいて、当該電極３１の側面に当該一対の接合部２８１の接触が促された状態となる。したがって、配線層２０に対する電子部品３０の実装強度を向上させることができる。
接合層２８は、電子部品３０の一対の電極３１のいずれかの底面３１１接する第１金属層２８Ａと、配線層２０の搭載面２１１と第１金属層２８Ａとの間に介在する第２金属層２８Ｂを有する。第１金属層２８Ａは、錫を含む。第２金属層２８Ｂは、ニッケルを含む。電子装置Ａ１０の製造工程において、溶融した第１金属層２８Ａは、配線層２０を侵食する作用がある。しかし、第２金属層２８Ｂには、その侵食を抑制する効果がある。したがって、本構成をとることにより、第１金属層２８Ａによる配線層２０の侵食を抑制することができる。
配線層２０は、搭載面２１１を有するランド部２１と、ランド部２１につながる基部２３とを有する。搭載面２１１は、厚さ方向ｚにおいて基部２３から電子部品３０の一対の電極３１のいずれかの底面３１１に近づく側に位置する。これにより、電子装置Ａ１０の製造工程において、溶融した接合層２８の表面張力の反力が搭載面２１１の周縁２１１Ａに作用する。したがって、溶融した接合層２８が搭載面２１１から流出することを抑制できる。
配線層２０の複数の露出面２２１の各々は、第１領域２２１Ａおよび第２領域２２１Ｂを含む。第１領域２２１Ａは、電子部品３０の一対の電極３１のいずれかの底面３１１と同じ側を向く。第２領域２２１Ｂは、厚さ方向ｚに対して直交する方向を向く。電子装置Ａ１０は、複数の端子６０をさらに備える。複数の端子６０は、複数の露出面２２１に対して個別に配置されている。これにより、複数の端子６０の各々は、第１領域２２１Ａに接する底部と、第２領域２２１Ｂに接し、かつ当該底部から起立する側部を有する構成となる。本構成により電子装置Ａ１０を配線基板に実装させる際、当該側部へのハンダの接触が促されることとなる。したがって、配線基板に対する電子装置Ａ１０の実装強度を向上させることができる。
〔第２実施形態〕
図３１〜図３６に基づき、本発明の第２実施形態にかかる電子装置Ａ２０について説明する。これらの図において、先述した電子装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３１は、理解の便宜上、複数の接合層２８、複数の電子部品３０、半導体素子４０および封止樹脂５０を透過している。図３１において透過した複数の電子部品３０、および半導体素子４０を、それぞれ想像線で示している。図３１に示すＸＸＸＩＩ−ＸＸＸＩＩ線およびＸＸＸＩＩＩ−ＸＸＸＩＩＩ線は、ともに一点鎖線で示している。
電子装置Ａ２０においては、複数の接合層２８の構成が、先述した電子装置Ａ１０の複数の接合層２８の構成と異なる。あわせて、電子装置Ａ２０は、電子装置Ａ１０に対して複数の被覆層２７をさらに備える。
図３１〜図３６に示すように、複数の被覆層２７は、配線層２０の複数のランド部２１の搭載面２１１に対して個別に覆っている。複数の被覆層２７は、ポリイミドを含む材料からなる。これの他に、複数の被覆層２７は、主たる組成が酸化銅（ＣｕＯ）である酸化金属膜でもよい。複数の被覆層２７の導電性の有無は問わない。複数の被覆層２７の材質は、溶融した複数の接合層２８の第１金属層２８Ａに対して濡れ性が悪いことが好ましい。
図３４〜図３６に示すように、複数の被覆層２７の各々は、厚さ方向ｚに貫通した４つの開口２７１を有する。複数の被覆層２７の各々において、４つの開口２７１は、当該被覆層２７が覆う配線層２０の複数のランド部２１のいずれかの搭載面２１１の四隅に位置し、かつ厚さ方向ｚに沿って視て、当該搭載面２１１の周縁２１１Ａよりも内方に位置する。
図３４〜図３６に示すように、複数の被覆層２７の各々は、上面２７Ａを有する。上面２７Ａは、絶縁層１０の主面１０１と同じ側を向く。電子装置Ａ２０においては、非存在部３９を規定する要素は、複数の電子部品３０の一対の電極３１のいずれかの底面３１１と、当該底面３１１につながる複数の接合層２８のいずれかの側面２８２とに加え、当該底面３１１に対向する複数の被覆層２７のいずれかの上面２７Ａを含む。
図３４〜図３６に示すように、電子装置Ａ２０においては、複数の接合層２８の各々に含まれる複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、当該４つの接合部２８１が配置される配線層２０の複数のランド部２１のいずれかの搭載面２１１の四隅に配置されている。厚さ方向ｚに沿って視て、当該４つの接合部２８１は、当該搭載面２１１の周縁２１１Ａから離間している。当該４つの接合部２８１は、当該搭載面２１１を覆う複数の被覆層２７のいずれかの４つの開口２７１に対して個別に収容された部分を含む。当該４つの接合部２８１の各々は、柱状になっている。
次に、図３７〜図４２に基づき、電子装置Ａ２０の製造方法の一例について説明する。ここでの説明は、先述した電子装置Ａ１０の製造方法の一例と異なる工程のみを説明し、その他の工程の説明を省略する。図３７、図３８および図４１の断面位置は、図３３の断面位置と同一である。
図１４〜図１９に示す工程を経て配線層８３の形成を完了した後、図３７に示すように、配線層８３の複数の搭載面８３１に対して個別に覆う複数の被覆層２７を形成する。複数の被覆層２７は、感光性ポリイミドを含む材料からなる。複数の被覆層２７は、スピンコータなどを用いて当該材料を配線層８３の全体に塗布した後、当該材料に対してリソグラフィパターニングを施すことにより形成される。これにより、複数の被覆層２７の各々には、４つの開口２７１が形成された状態となる。当該４つの開口２７１の各々から、複数の搭載面８３１のいずれかの一部が露出する。
次いで、図３８〜図４０に示すように、複数の接合体８６、および複数の中間層２９を形成する。複数の接合体８６は、配線層８３の複数の搭載面８３１に対して個別に形成される。図３８および図３９に示すように、複数の接合体８６の各々は、互いに離間した複数の接合部８６１を含む。複数の接合体８６の形成においては、複数の搭載面８３１のいずれかにおいて、複数の接合部８６１のうち４つの当該接合部８６１を当該搭載面８３１の四隅に形成する。この際、４つの当該接合部８６１は、当該搭載面８３１を覆う複数の被覆層２７のいずれかの４つの開口２７１に対して個別に配置されるようにする。複数の中間層２９の各々は、複数の第１めっき層８３Ｂのいずれかの上に形成する。本工程においては、まず、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃの上にリソグラフィパターニングを施す。次いで、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃを導電経路とした電解めっきを行うことにより、複数の接合体８６が形成される。複数の接合体８６の形成においては、複数の接合部８６１の各々は、複数の搭載面８３１のいずれかを覆う第１金属層８６Ａを形成した後、第１金属層８６Ａに第２金属層８６Ｂを積層させることにより形成される。電解めっきによる複数の接合体８６の形成と同時に、下地層８３Ａ、および複数の第１めっき層８３Ｂを導電経路とした電解めっきを行うことにより、複数の中間層２９が形成される。
次いで、下地層８３Ａにおいて複数の第１めっき層８３Ｂに覆われていない部分を除去する。本工程は、図２３に示す電子装置Ａ１０の製造方法の一例の工程と同様であるため、ここでの説明は省略する。
次いで、図４１および図４２に示すように、配線層２０の複数のランド部２１の搭載面２１１（配線層８３の複数の搭載面８３１）に対して個別に形成された複数の接合体８６を介して、複数の電子部品３０（図示の都合上、図４１に示す電子部品３０は単数）を複数の搭載面２１１に接合する。あわせて、配線層２０の複数の基部２３の上に形成された複数の中間層２９に、半導体素子４０を接合する。半導体素子４０は、フリップチップボンディングにより接合される。まず、複数の電子部品３０の一対の電極３１の各々を、複数の接合体８６のいずれかに含まれる４つの接合部８６１（図３９および図４０参照）に仮付けする。次いで、コレットを用いて、半導体素子４０の複数のパッド４１を、複数の中間層２９に対して個別に仮付けする。次いで、当該４つの接合部８６１を含む複数の接合体８６の各々と、複数の中間層２９とをリフローにより溶融させる。最後に、溶融した当該４つの接合部８６１を含む複数の接合体８６の各々と、溶融した複数の中間層２９とを冷却により固化させる。本工程を経ることにより、配線層２０に対する複数の電子部品３０と、半導体素子４０との接合が完了する。さらに、本工程を経ることにより、複数の接合体８６は、電子装置Ａ２０の複数の接合層２８となる。図４２に示すように、複数のランド部２１の搭載面２１１の各々において、空隙である非存在部３９が形成される。当該非存在部３９は、当該搭載面２１１を覆う複数の被覆層２７のいずれかの上面２７Ａと、当該搭載面２１１に対向する複数の電子部品３０の一対の電極３１のいずれかの底面３１１と、当該搭載面２１１と当該底面３１１につながる複数の接合層２８のいずれかの側面２８２とを含む要素により規定される。
次に、電子装置Ａ２０の作用効果について説明する。
電子装置Ａ２０においては、配線層２０の搭載面２１１と、搭載面２１１に配置された接合層２８により搭載面２１１に接合された電子部品３０の一対の電極３１のいずれかの底面３１１との間には、接合層２８が存在しない非存在部３９が形成されている。非存在部３９は、少なくとも当該底面３１１と、当該底面３１１と搭載面２１１とにつながる接合層２８の側面２８２とを含む要素により規定される。したがって、電子装置Ａ２０によっても、配線層２０に対する電子部品３０の位置ずれを抑制することが可能となる。
接合層２８は、互いに離間した複数の接合部２８１を含む。電子装置Ａ２０においては、複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、配線層２０の搭載面２１１の四隅に配置されている。これにより、当該４つの接合部２８１が接する電子部品３０の一対の電極３１のいずれかの底面３１１において、当該底面３１１に対する接合層２８の支持点が増加されたものとなる。したがって、当該電極３１が接合層２８に対してより安定したものとなる。
電子装置Ａ２０は、配線層２０の搭載面２１１を覆う被覆層２７を有する。被覆層２７は、厚さ方向ｚに貫通した４つの開口２７１を有する。上述の当該４つの接合部２８１は、４つの開口２７１に対して個別に収容された部分を含む。これにより、非存在部３９は、少なくとも当該４つの接合部２８１に接する電子部品３０の一対の電極３１のいずれかの底面３１１と、当該底面３１１につながる当該４つの接合部２８１の各々の側面２８２とを含む要素により規定される。したがって、電子装置Ａ２０における非存在部３９の体積を、電子装置Ａ１０における非存在部３９の体積よりも大にすることができる。この場合において、被覆層２７の材質が、溶融した接合層２８の第１金属層２８Ａに対して濡れ性が比較的悪いと、当該４つの接合部２８１は、より直立に近い柱状となる。
〔第３実施形態〕
図４３〜図４５に基づき、本発明の第３実施形態にかかる電子装置Ａ３０について説明する。これらの図において、先述した電子装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図４３は、先述した電子装置Ａ１０の説明にかかる図８に対応している。
電子装置Ａ３０においては、配線層２０の構成と、複数の接合層２８の構成とが、先述した電子装置Ａ１０におけるこれらの構成と異なる。
図４３〜図４５に示すように、電子装置Ａ３０においては、配線層２０の複数のランド部２１は、４つのランド部２１を一組として複数の基部２３のいずれかの上に配置されている。複数のランド部２１は、第２めっき層２０Ｃからなる。当該一組のランド部２１は、複数の電子部品３０の一対の電極３１の底面３１１のいずれかに対向している。厚さ方向ｚに沿って視て、当該一組のランド部２１は、複数の電子部品３０の一対の電極３１のいずれかの四隅に位置する。
図４３〜図４５に示すように、電子装置Ａ３０においては、複数の接合層２８の各々に含まれる複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、配線層２０の当該一組のランド部２１の搭載面２１１に対して個別に配置されている。厚さ方向ｚに沿って視て、複数の電子部品３０の一対の電極３１のいずれかに対して、当該４つの接合部２８１の各々は、当該電極３１よりも外方に位置する部分を含む。当該４つの接合部２８１の各々の下縁は、当該接合部２８１が配置された当該一組のランド部２１のいずれかの周縁２１１Ａと一致している。
次に、電子装置Ａ３０の作用効果について説明する。
電子装置Ａ３０においては、配線層２０の搭載面２１１と、搭載面２１１に配置された接合層２８により搭載面２１１に接合された電子部品３０の一対の電極３１のいずれかの底面３１１との間には、接合層２８が存在しない非存在部３９が形成されている。非存在部３９は、少なくとも当該底面３１１と、当該底面３１１と搭載面２１１とにつながる接合層２８の側面２８２とを含む要素により規定される。したがって、電子装置Ａ３０によっても、配線層２０に対する電子部品３０の位置ずれを抑制することが可能となる。
接合層２８は、互いに離間した複数の接合部２８１を含む。電子装置Ａ３０においては、複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、配線層２０の複数のランド部２１のうち、電子部品３０の一対の電極３１のいずれかに対向する４つのランド部２１の搭載面２１１に対して個別に配置されている。これにより、当該４つの接合部２８１が接する当該電極３１の底面３１１において、当該底面３１１に対する接合層２８の支持点が増加されたものとなる。したがって、当該電極３１が接合層２８に対してより安定したものとなる。
〔第４実施形態〕
図４６〜図４８に基づき、本発明の第４実施形態にかかる電子装置Ａ４０について説明する。これらの図において、先述した電子装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図４６は、先述した電子装置Ａ２０の説明にかかる図３４に対応している。
電子装置Ａ４０においては、配線層２０の構成と、複数の被覆層２７の構成と、複数の接合層２８の構成とが、先述した電子装置Ａ２０におけるこれらの構成と異なる。
図４６〜図４８に示すように、電子装置Ａ４０においては、複数のランド部２１は、４つのランド部２１を一組として複数の基部２３のいずれかの上に配置されている。複数のランド部２１は、第２めっき層２０Ｃからなる。当該一組のランド部２１は、複数の電子部品３０の一対の電極３１の底面３１１のいずれかに対向している。厚さ方向ｚに沿って視て、当該一組のランド部２１は、複数の電子部品３０の一対の電極３１のいずれかの四隅に位置する。
図４７および図４８に示すように、電子装置Ａ４０においては、複数の被覆層２７は、配線層２０の当該一組のランド部２１の周囲を個別に囲んでいる。複数の被覆層２７の各々は、当該一組のランド部２１が位置する複数の基部２３のいずれかの上に位置する。複数の被覆層２７の各々は、当該一組のランド部２１と、当該基部２３との双方に接している。当該一組のランド部２１は、当該一組のランド部２１の周囲を囲む複数の被覆層２７のいずれかの４つの開口２７１に対して個別に収容された部分を含む。
図４６〜図４８に示すように、電子装置Ａ４０においては、複数の接合層２８の各々に含まれる複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、当該一組のランド部２１の搭載面２１１に対して個別に配置されている。
次に、電子装置Ａ４０の作用効果について説明する。
電子装置Ａ４０においては、配線層２０の搭載面２１１と、搭載面２１１に配置された接合層２８により搭載面２１１に接合された電子部品３０の一対の電極３１のいずれかの底面３１１との間には、接合層２８が存在しない非存在部３９が形成されている。非存在部３９は、少なくとも当該底面３１１と、当該底面３１１と搭載面２１１とにつながる接合層２８の側面２８２とを含む要素により規定される。したがって、電子装置Ａ４０によっても、配線層２０に対する電子部品３０の位置ずれを抑制することが可能となる。
接合層２８は、互いに離間した複数の接合部２８１を含む。電子装置Ａ４０においては、複数の接合部２８１には、４つの接合部２８１が含まれる。当該４つの接合部２８１は、配線層２０の複数のランド部２１のうち、電子部品３０の一対の電極３１のいずれかに対向する４つのランド部２１の搭載面２１１に対して個別に配置されている。これにより、当該４つの接合部２８１が接する当該電極３１の底面３１１において、当該底面３１１に対する接合層２８の支持点が増加されたものとなる。したがって、当該電極３１が接合層２８に対してより安定したものとなる。
先述した電子装置Ａ１０〜電子装置Ａ４０は、複数の電子部品３０とともに、半導体素子４０を備える構成となっている。しかし、本発明は、半導体素子４０を備えない構成でもよい。すなわち、機能部分が複数の電子部品３０のみにより構成された電子装置にも、本発明を適用することができる。
本発明は、先述した電子装置Ａ１０〜電子装置Ａ４０に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ２０，Ａ３０，Ａ４０：電子装置
１０：絶縁層
１０１：主面
１０２：裏面
１１：開口
２０：配線層
２０Ａ：下地層
２０Ｂ：第１めっき層
２０Ｃ：第２めっき層
２１：ランド部
２１１：搭載面
２１１Ａ：周縁
２２：連絡部
２２１：露出面
２２１Ａ：第１領域
２２１Ｂ：第２領域
２３：基部
２７：被覆層
２７Ａ：上面
２７１：開口
２８：接合層
２８Ａ：第１金属層
２８Ｂ：第２金属層
２８１：接合部
２８２：側面
２９：中間層
３０：電子部品
３１：電極
３１１：底面
３２：本体部
３９：非存在部
４０：半導体素子
４１：パッド
５０：封止樹脂
６０：端子
８０：基材
８１１：仮固定層
８１２：剥離層
８２：絶縁層
８２１：開口
８３：配線層
８３Ａ：下地層
８３Ｂ：第１めっき層
８３Ｃ：第２めっき層
８３１：搭載面
８４：封止樹脂
８５：テープ
８６：接合体
８６Ａ：第１金属層
８６Ｂ：第２金属層
８６１：接合部
Ｇ：溝
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (18)

  1. 厚さ方向を向く搭載面を有する配線層と、
    前記搭載面に配置された接合層と、
    互いに離間した一対の電極を有するとともに、前記一対の電極のいずれかが前記接合層を介して前記搭載面に接合された電子部品と、を備え、
    前記搭載面に接合された前記一対の電極のいずれかは、前記搭載面とは反対側を向き、かつ前記接合層が接する底面を有し、
    前記接合層は、前記搭載面と前記底面とにつながる側面を有し、
    前記搭載面と前記底面との間には、前記接合層が存在しない非存在部が形成され、
    前記非存在部は、少なくとも前記底面および前記側面を含む要素により規定されていることを特徴とする、電子装置。
  2. 前記接合層は、互いに離間した複数の接合部を含む、請求項１に記載の電子装置。
  3. 前記複数の接合部には、一対の接合部が含まれ、
    前記一対の接合部は、前記厚さ方向、および前記一対の電極が互いに離間する方向の双方に対して直交する方向に互いに離間している、請求項２に記載の電子装置。
  4. 前記一対の接合部の少なくともいずれかは、前記搭載面の周縁に接する部分を含む、請求項３に記載の電子装置。
  5. 前記複数の接合部には、４つの接合部が含まれ、
    前記４つの接合部は、前記搭載面の四隅に配置されている、請求項２に記載の電子装置。
  6. 前記搭載面を覆う被覆層をさらに備え、
    前記被覆層は、前記厚さ方向に貫通した４つの開口を有し、
    前記４つの接合部は、前記４つの開口に対して個別に収容された部分を含む、請求項５に記載の電子装置。
  7. 前記厚さ方向に沿って視て、前記４つの開口は、前記搭載面の周縁よりも内方に位置する、請求項５または６に記載の電子装置。
  8. 前記厚さ方向に沿って視て、前記４つの接合部は、いずれも前記搭載面の周縁から離間している、請求項７に記載の電子装置。
  9. 前記接合層は、前記底面に接し、かつ錫を含む第１金属層と、前記搭載面と前記第１金属層との間に介在する第２金属層と、を有する、請求項１ないし８のいずれかに記載の電子装置。
  10. 前記第２金属層は、ニッケルを含む、請求項９に記載の電子装置。
  11. 前記配線層は、前記搭載面を有するランド部と、前記ランド部につながる基部と、を有し、
    前記搭載面は、前記厚さ方向において前記基部から前記底面に近づく側に位置する、請求項１ないし１０のいずれかに記載の電子装置。
  12. 絶縁層をさらに備え、
    前記絶縁層は、前記厚さ方向において前記配線層に対して前記電子部品とは反対側に位置し、
    前記配線層は、前記絶縁層から露出する複数の露出面を有し、
    前記複数の露出面の各々は、前記底面と同じ側を向く第１領域を含む、請求項１ないし１１のいずれかに記載の電子装置。
  13. 前記複数の露出面の各々は、前記厚さ方向に対して直交する方向を向く第２領域を含む、請求項１２に記載の電子装置。
  14. 複数の端子をさらに備え、
    前記複数の端子は、前記複数の露出面に対して個別に配置されている、請求項１３に記載の電子装置。
  15. 封止樹脂をさらに備え、
    前記封止樹脂は、前記配線層および前記絶縁層の双方に接し、かつ前記電子部品を覆っている、請求項１２ないし１４のいずれかに記載の電子装置。
  16. 半導体素子をさらに備え、
    前記半導体素子は、前記配線層に対向する複数のパッドを有し、
    前記複数のパッドは、前記配線層との導通が確保された状態で前記配線層に接合されている、請求項１ないし１５のいずれかに記載の電子装置。
  17. 厚さ方向を向く搭載面を有する配線層を形成する工程と、
    前記搭載面に接合体を形成する工程と、
    前記接合体を介して電子部品を前記搭載面に接合する工程と、を備え、
    前記電子部品は、互いに離間した一対の電極を有し、
    前記接合体は、互いに離間した複数の接合部を含み、
    前記接合体を形成する工程では、前記複数の接合部のうち４つの当該接合部を前記搭載面の四隅に形成し、
    前記電子部品を前記搭載面に接合する工程では、前記一対の電極のいずれかを前記４つの接合部に仮付けした後に、前記４つの接合部をリフローにより溶融させて、溶融した前記４つの接合部を冷却により固化させることを特徴とする、電子装置の製造方法。
  18. 前記配線層を形成する工程では、下地層を形成する工程と、前記下地層の上にめっき層を形成する工程と、を含み、
    前記接合体を形成する工程では、前記下地層および前記めっき層を導電経路とした電解めっきにより前記接合体が形成される、請求項１７に記載の電子装置の製造方法。
JP2019136653A 2019-07-25 2019-07-25 電子装置、および電子装置の製造方法 Active JP7382167B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019136653A JP7382167B2 (ja) 2019-07-25 2019-07-25 電子装置、および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019136653A JP7382167B2 (ja) 2019-07-25 2019-07-25 電子装置、および電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021022604A true JP2021022604A (ja) 2021-02-18
JP7382167B2 JP7382167B2 (ja) 2023-11-16

Family

ID=74574405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019136653A Active JP7382167B2 (ja) 2019-07-25 2019-07-25 電子装置、および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP7382167B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077519A (ja) * 1999-09-03 2001-03-23 Tdk Corp 電子回路用基板とその基板への電子部品実装方法
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2009026927A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 配線基板の部品実装構造
JP2009027103A (ja) * 2007-07-24 2009-02-05 Citizen Electronics Co Ltd スルーホール付回路基板及びその製造方法
JP2012216658A (ja) * 2011-03-31 2012-11-08 Tdk Corp 回路基板、パッケージ電子部品及び電子部品の実装方法
JP2016018928A (ja) * 2014-07-09 2016-02-01 株式会社村田製作所 電子部品内蔵モジュール
US20180042112A1 (en) * 2016-08-02 2018-02-08 Siliconware Precision Industries Co., Ltd. Electronic device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077519A (ja) * 1999-09-03 2001-03-23 Tdk Corp 電子回路用基板とその基板への電子部品実装方法
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2009026927A (ja) * 2007-07-19 2009-02-05 Hitachi Ltd 配線基板の部品実装構造
JP2009027103A (ja) * 2007-07-24 2009-02-05 Citizen Electronics Co Ltd スルーホール付回路基板及びその製造方法
JP2012216658A (ja) * 2011-03-31 2012-11-08 Tdk Corp 回路基板、パッケージ電子部品及び電子部品の実装方法
JP2016018928A (ja) * 2014-07-09 2016-02-01 株式会社村田製作所 電子部品内蔵モジュール
US20180042112A1 (en) * 2016-08-02 2018-02-08 Siliconware Precision Industries Co., Ltd. Electronic device

Also Published As

Publication number Publication date
JP7382167B2 (ja) 2023-11-16

Similar Documents

Publication Publication Date Title
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
TWI627689B (zh) 半導體裝置
JP2013115336A (ja) 半導体装置及びその製造方法
US20200251436A1 (en) Semiconductor device package with improved die pad and solder mask design
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
US11869844B2 (en) Semiconductor device
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP7382170B2 (ja) 半導体装置
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JP7430988B2 (ja) 電子装置
JP7382175B2 (ja) 半導体装置
CN111613586A (zh) 电子装置及电子装置的制造方法
JP7416607B2 (ja) 半導体装置
JP2018093074A (ja) 半導体装置およびその製造方法
JP5482170B2 (ja) 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP7326115B2 (ja) 端子、半導体装置、およびこれらの製造方法
JP7256014B2 (ja) 半導体装置
WO1998059369A1 (fr) Boitier de semi-conducteur et son procede de fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7382167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150