JP2021022604A - 電子装置、および電子装置の製造方法 - Google Patents
電子装置、および電子装置の製造方法 Download PDFInfo
- Publication number
- JP2021022604A JP2021022604A JP2019136653A JP2019136653A JP2021022604A JP 2021022604 A JP2021022604 A JP 2021022604A JP 2019136653 A JP2019136653 A JP 2019136653A JP 2019136653 A JP2019136653 A JP 2019136653A JP 2021022604 A JP2021022604 A JP 2021022604A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic device
- mounting surface
- joints
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 435
- 238000007747 plating Methods 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 36
- 229920005989 resin Polymers 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 28
- 239000011247 coating layer Substances 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 238000001816 cooling Methods 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 20
- 238000001459 lithography Methods 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000010409 thin film Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- GVFOJDIFWSDNOY-UHFFFAOYSA-N antimony tin Chemical compound [Sn].[Sb] GVFOJDIFWSDNOY-UHFFFAOYSA-N 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
図1〜図13に基づき、本発明の第1実施形態にかかる電子装置A10について説明する。電子装置A10は、絶縁層10、配線層20、複数の接合層28、複数の中間層29、複数の電子部品30、半導体素子40、封止樹脂50、および複数の端子60を備える。電子装置A10は、配線基板に表面実装される樹脂パッケージ形式によるものである。当該パッケージ形式は、封止樹脂50から複数のリードが突出していないことが特徴とされるQFN(quad flat non-leaded package)である。ここで、図1は、理解の便宜上、封止樹脂50を透過している。図2は、理解の便宜上、図1に対してさらに複数の接合層28、複数の電子部品30、および半導体素子40を透過している。図2において透過した複数の電子部品30、および半導体素子40を、それぞれ想像線(二点鎖線)で示している。図2に示すIV−IV線およびV−V線は、ともに一点鎖線で示している。図において、複数の電子部品30のいずれかがRと図示された当該電子部品30は、それが抵抗器であることを示している。複数の電子部品30のいずれかがCと図示された当該電子部品30は、それがコンデンサであることを示している。
図31〜図36に基づき、本発明の第2実施形態にかかる電子装置A20について説明する。これらの図において、先述した電子装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図31は、理解の便宜上、複数の接合層28、複数の電子部品30、半導体素子40および封止樹脂50を透過している。図31において透過した複数の電子部品30、および半導体素子40を、それぞれ想像線で示している。図31に示すXXXII−XXXII線およびXXXIII−XXXIII線は、ともに一点鎖線で示している。
図43〜図45に基づき、本発明の第3実施形態にかかる電子装置A30について説明する。これらの図において、先述した電子装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図43は、先述した電子装置A10の説明にかかる図8に対応している。
図46〜図48に基づき、本発明の第4実施形態にかかる電子装置A40について説明する。これらの図において、先述した電子装置A10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図46は、先述した電子装置A20の説明にかかる図34に対応している。
10:絶縁層
101:主面
102:裏面
11:開口
20:配線層
20A:下地層
20B:第1めっき層
20C:第2めっき層
21:ランド部
211:搭載面
211A:周縁
22:連絡部
221:露出面
221A:第1領域
221B:第2領域
23:基部
27:被覆層
27A:上面
271:開口
28:接合層
28A:第1金属層
28B:第2金属層
281:接合部
282:側面
29:中間層
30:電子部品
31:電極
311:底面
32:本体部
39:非存在部
40:半導体素子
41:パッド
50:封止樹脂
60:端子
80:基材
811:仮固定層
812:剥離層
82:絶縁層
821:開口
83:配線層
83A:下地層
83B:第1めっき層
83C:第2めっき層
831:搭載面
84:封止樹脂
85:テープ
86:接合体
86A:第1金属層
86B:第2金属層
861:接合部
G:溝
z:厚さ方向
x:第1方向
y:第2方向
Claims (18)
- 厚さ方向を向く搭載面を有する配線層と、
前記搭載面に配置された接合層と、
互いに離間した一対の電極を有するとともに、前記一対の電極のいずれかが前記接合層を介して前記搭載面に接合された電子部品と、を備え、
前記搭載面に接合された前記一対の電極のいずれかは、前記搭載面とは反対側を向き、かつ前記接合層が接する底面を有し、
前記接合層は、前記搭載面と前記底面とにつながる側面を有し、
前記搭載面と前記底面との間には、前記接合層が存在しない非存在部が形成され、
前記非存在部は、少なくとも前記底面および前記側面を含む要素により規定されていることを特徴とする、電子装置。 - 前記接合層は、互いに離間した複数の接合部を含む、請求項1に記載の電子装置。
- 前記複数の接合部には、一対の接合部が含まれ、
前記一対の接合部は、前記厚さ方向、および前記一対の電極が互いに離間する方向の双方に対して直交する方向に互いに離間している、請求項2に記載の電子装置。 - 前記一対の接合部の少なくともいずれかは、前記搭載面の周縁に接する部分を含む、請求項3に記載の電子装置。
- 前記複数の接合部には、4つの接合部が含まれ、
前記4つの接合部は、前記搭載面の四隅に配置されている、請求項2に記載の電子装置。 - 前記搭載面を覆う被覆層をさらに備え、
前記被覆層は、前記厚さ方向に貫通した4つの開口を有し、
前記4つの接合部は、前記4つの開口に対して個別に収容された部分を含む、請求項5に記載の電子装置。 - 前記厚さ方向に沿って視て、前記4つの開口は、前記搭載面の周縁よりも内方に位置する、請求項5または6に記載の電子装置。
- 前記厚さ方向に沿って視て、前記4つの接合部は、いずれも前記搭載面の周縁から離間している、請求項7に記載の電子装置。
- 前記接合層は、前記底面に接し、かつ錫を含む第1金属層と、前記搭載面と前記第1金属層との間に介在する第2金属層と、を有する、請求項1ないし8のいずれかに記載の電子装置。
- 前記第2金属層は、ニッケルを含む、請求項9に記載の電子装置。
- 前記配線層は、前記搭載面を有するランド部と、前記ランド部につながる基部と、を有し、
前記搭載面は、前記厚さ方向において前記基部から前記底面に近づく側に位置する、請求項1ないし10のいずれかに記載の電子装置。 - 絶縁層をさらに備え、
前記絶縁層は、前記厚さ方向において前記配線層に対して前記電子部品とは反対側に位置し、
前記配線層は、前記絶縁層から露出する複数の露出面を有し、
前記複数の露出面の各々は、前記底面と同じ側を向く第1領域を含む、請求項1ないし11のいずれかに記載の電子装置。 - 前記複数の露出面の各々は、前記厚さ方向に対して直交する方向を向く第2領域を含む、請求項12に記載の電子装置。
- 複数の端子をさらに備え、
前記複数の端子は、前記複数の露出面に対して個別に配置されている、請求項13に記載の電子装置。 - 封止樹脂をさらに備え、
前記封止樹脂は、前記配線層および前記絶縁層の双方に接し、かつ前記電子部品を覆っている、請求項12ないし14のいずれかに記載の電子装置。 - 半導体素子をさらに備え、
前記半導体素子は、前記配線層に対向する複数のパッドを有し、
前記複数のパッドは、前記配線層との導通が確保された状態で前記配線層に接合されている、請求項1ないし15のいずれかに記載の電子装置。 - 厚さ方向を向く搭載面を有する配線層を形成する工程と、
前記搭載面に接合体を形成する工程と、
前記接合体を介して電子部品を前記搭載面に接合する工程と、を備え、
前記電子部品は、互いに離間した一対の電極を有し、
前記接合体は、互いに離間した複数の接合部を含み、
前記接合体を形成する工程では、前記複数の接合部のうち4つの当該接合部を前記搭載面の四隅に形成し、
前記電子部品を前記搭載面に接合する工程では、前記一対の電極のいずれかを前記4つの接合部に仮付けした後に、前記4つの接合部をリフローにより溶融させて、溶融した前記4つの接合部を冷却により固化させることを特徴とする、電子装置の製造方法。 - 前記配線層を形成する工程では、下地層を形成する工程と、前記下地層の上にめっき層を形成する工程と、を含み、
前記接合体を形成する工程では、前記下地層および前記めっき層を導電経路とした電解めっきにより前記接合体が形成される、請求項17に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136653A JP7382167B2 (ja) | 2019-07-25 | 2019-07-25 | 電子装置、および電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019136653A JP7382167B2 (ja) | 2019-07-25 | 2019-07-25 | 電子装置、および電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021022604A true JP2021022604A (ja) | 2021-02-18 |
JP7382167B2 JP7382167B2 (ja) | 2023-11-16 |
Family
ID=74574405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019136653A Active JP7382167B2 (ja) | 2019-07-25 | 2019-07-25 | 電子装置、および電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7382167B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024176756A1 (ja) * | 2023-02-21 | 2024-08-29 | ローム株式会社 | 電子装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077519A (ja) * | 1999-09-03 | 2001-03-23 | Tdk Corp | 電子回路用基板とその基板への電子部品実装方法 |
JP2004335657A (ja) * | 2003-05-06 | 2004-11-25 | Tdk Corp | 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品 |
JP2009027103A (ja) * | 2007-07-24 | 2009-02-05 | Citizen Electronics Co Ltd | スルーホール付回路基板及びその製造方法 |
JP2009026927A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 配線基板の部品実装構造 |
JP2012216658A (ja) * | 2011-03-31 | 2012-11-08 | Tdk Corp | 回路基板、パッケージ電子部品及び電子部品の実装方法 |
JP2016018928A (ja) * | 2014-07-09 | 2016-02-01 | 株式会社村田製作所 | 電子部品内蔵モジュール |
US20180042112A1 (en) * | 2016-08-02 | 2018-02-08 | Siliconware Precision Industries Co., Ltd. | Electronic device |
-
2019
- 2019-07-25 JP JP2019136653A patent/JP7382167B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077519A (ja) * | 1999-09-03 | 2001-03-23 | Tdk Corp | 電子回路用基板とその基板への電子部品実装方法 |
JP2004335657A (ja) * | 2003-05-06 | 2004-11-25 | Tdk Corp | 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品 |
JP2009026927A (ja) * | 2007-07-19 | 2009-02-05 | Hitachi Ltd | 配線基板の部品実装構造 |
JP2009027103A (ja) * | 2007-07-24 | 2009-02-05 | Citizen Electronics Co Ltd | スルーホール付回路基板及びその製造方法 |
JP2012216658A (ja) * | 2011-03-31 | 2012-11-08 | Tdk Corp | 回路基板、パッケージ電子部品及び電子部品の実装方法 |
JP2016018928A (ja) * | 2014-07-09 | 2016-02-01 | 株式会社村田製作所 | 電子部品内蔵モジュール |
US20180042112A1 (en) * | 2016-08-02 | 2018-02-08 | Siliconware Precision Industries Co., Ltd. | Electronic device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024176756A1 (ja) * | 2023-02-21 | 2024-08-29 | ローム株式会社 | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7382167B2 (ja) | 2023-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
KR100520660B1 (ko) | 반도체 웨이퍼와 반도체장치 및 그 제조방법 | |
TWI627689B (zh) | 半導體裝置 | |
JP2013115336A (ja) | 半導体装置及びその製造方法 | |
US20200251436A1 (en) | Semiconductor device package with improved die pad and solder mask design | |
US11769717B2 (en) | Semiconductor device for reducing concentration of thermal stress acting on bonding layers | |
JP4718809B2 (ja) | 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
JP7382167B2 (ja) | 電子装置、および電子装置の製造方法 | |
US11869844B2 (en) | Semiconductor device | |
US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
JP7382170B2 (ja) | 半導体装置 | |
JP2018088505A (ja) | 半導体装置およびその製造方法 | |
US10930615B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR100348126B1 (ko) | 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법 | |
JP7430988B2 (ja) | 電子装置 | |
WO2024142884A1 (ja) | 電子装置および電子装置の製造方法 | |
JP7382175B2 (ja) | 半導体装置 | |
CN111613586A (zh) | 电子装置及电子装置的制造方法 | |
JP7416607B2 (ja) | 半導体装置 | |
JP2018093074A (ja) | 半導体装置およびその製造方法 | |
JP5482170B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板及び回路基板の製造方法 | |
JP7550932B2 (ja) | 半導体装置 | |
JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
JP7326115B2 (ja) | 端子、半導体装置、およびこれらの製造方法 | |
JP7256014B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230502 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7382167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |