JP2012216658A - 回路基板、パッケージ電子部品及び電子部品の実装方法 - Google Patents

Abstract

【課題】はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制すること。
【解決手段】回路基板１０は、基板２と、基板２の表面に設けられて電子部品３の部品電極８とはんだ４を介して接合される基板電極２０と、基板電極２０を複数の部分に分割する少なくとも１つのスリット３０と、を含み、電子部品３を封止する樹脂５と対向する部分における部品電極８と基板電極２０との間の面積は、基板電極２０がスリット３０を有さない場合の９８％以下である。
【選択図】図１０

Description

本発明は、基板に表面実装された電子部品を樹脂で封止したパッケージ電子部品及びこれに用いられる回路基板並びに電子部品の実装方法に関する。

はんだにより基板に実装された複数の電子部品を樹脂で被覆したパッケージ電子部品が知られている。このようなパッケージ電子部品を基板に実装してリフローすると、リフローの加熱による影響で、封止された電子部品を接合しているはんだが電極間へ押し出され、短絡が発生することが知られている（特許文献１）。

特開２００５−３９００７号公報

これを改善するため、特許文献１に記載された技術は、電子部品の電極間隔を、電子部品実装用の配線基板の電極間隔以上にすることが記載されている。しかし、特許文献１に記載された技術は、電子部品の電極間における短絡を抑制することついて改善の余地がある。本発明は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することを目的とする。

本発明は、基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の電極部分に分割する少なくとも１つのスリットと、を含み、前記電子部品を封止する樹脂と前記はんだとが対向する部分において、前記部品電極の表面又は前記基板電極の表面と直交する平面で前記部品電極と前記基板電極とを接続する前記はんだを切ったときの前記はんだの断面積は、前記基板電極が前記スリットを有さない場合の９８％以下であることを特徴とする回路基板である。

この回路基板は、電子部品を樹脂で封止した後の再加熱（リフロー）によって、電子部品が受ける樹脂からの応力を緩和することで、電子部品が有する部品電極間のはんだフラッシュを抑制し、部品電極間の短絡を抑制する。このため、この回路基板は、樹脂の応力を受ける基板電極の周縁部をスリットで複数に分割することで、樹脂の応力を受けるはんだ接合部（主として部品電極と基板電極とを接合するはんだ）の割合を少なくする。このようにして、回路基板は、はんだ接合部への前記応力の影響を緩和し、また、はんだ接合部が受けた応力の影響を回路基板の基板電極のスリットへ吸収することで、部品電極間へのはんだの移動を抑制できる。その結果、この回路基板は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。

また、この回路基板は、基板電極にスリットを設けているので、はんだペーストが加熱して溶融したときに発生する気体成分がスリットを通過する。このような作用により、この回路基板は、気体成分の移動距離を短縮することができるので、発生した気体成分を短時間でスリット内又ははんだ接合部の外部へ放出できる。その結果、この回路基板は、はんだ接合部に残留したボイドがパッケージ電子部品の再加熱で膨張収縮したときにおいて、部品電極間へはんだが移動することによる部品電極間の短絡を抑制することができる。

本発明において、１つの前記電子部品の前記部品電極に対応して配列された２つの前記基板電極のうち、前記基板電極の配列方向における内側に配置される前記電極部分は、前記配列方向における寸法が、前記部品電極の前記配列方向における寸法以下であることが好ましい。このようにすることで、特に、基板電極と部品電極との間にフィレットが形成されるような電子部品において、部品電極と基板電極とを接合するはんだのボイドを低減できるので好ましい。

本発明において、前記基板電極を２つの前記スリットが交差し、２つの前記スリットが交差する部分に前記部品電極の電極中心が配置されることが好ましい。このようにすることで、部品電極から基板電極スリットまでの距離が短く、かつ基板電極内で同じになるので、はんだペーストが加熱された際に部品電極８基板電極との間で発生した気体成分は、スリットから放出されやすくなる。その結果、はんだ接合部のボイドを低減することができるので、基板電極と部品電極との接合の健全性が向上する。

本発明において、少なくとも１つの前記スリットは、一対の前記基板電極が配列される方向と直交する方向に延在することが好ましい。このようにすると、基板電極と部品電極との間にフィレットが形成されるような電子部品であっても、スリットの幅を大きくとることができるので、基板電極の設計の自由度が向上する。

本発明において、前記スリットは、前記樹脂と対向する部分に開口することが好ましい。このようにすることで、パッケージ電子部品をリフローしたときに、溶融したはんだが部品電極間（又は基板電極間）に移動することを低減できるので、電子部品の部品電極間の短絡を抑制することができる。

本発明において、前記部品電極は、前記スリットを跨いでいることが好ましい。このようにすれば、電子部品のセルフアライメント性能が向上し、チップ立ちを含むはんだ接合不良を抑制できる。

本発明は、電子部品と、前記電子部品が実装された前記回路基板と、前記回路基板を前記電子部品側から封止する樹脂と、を含むことを特徴とするパッケージ電子部品である。このパッケージ電子部品は、本発明の回路基板を含むので、リフロー時には、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。

本発明は、基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の部分に分割する少なくとも１つのスリットと、を含む回路基板に対し、前記複数の部分のそれぞれに、はんだペーストを分割して供給することを特徴とする電子部品の実装方法である。このようにすることで、電極部分間のスリットにはんだペーストが入り込んで両者を接続することを回避できる。その結果、電子部品の実装後において、スリットに溶融したはんだが入り込むことを回避できるので、再度のリフロー時には、スリットに溶融したはんだを移動させることができる。

本発明において、前記はんだペーストの面積は、前記複数の電極部分それぞれの面積よりも小さいことが好ましい。このようにすることで、より確実に、電極部分間のスリットにはんだペーストが入り込むことを回避できる。

本発明は、はんだにより基板に実装された電子部品を樹脂で封止したパッケージ電子部品をリフローしたときに、溶融したはんだによる電子部品の電極間の短絡を抑制することができる。

図１は、本実施形態に係るパッケージ電子部品の構造を示す図である。 図２は、本実施形態に係るパッケージ電子部品の電子部品が基板に実装された状態を示す図である。 図３は、本実施形態に係るパッケージ電子部品の電子部品が基板に実装された状態を示す図である。 図４−１は、パッケージ電子部品の製造方法の一例を示す図である。 図４−２は、パッケージ電子部品の製造方法の一例を示す図である。 図５は、本実施形態に係る回路基板が有する基板電極の平面図である。 図６は、本実施形態に係る回路基板が有する基板電極の平面図である。 図７は、本実施形態に係る回路基板が有する基板電極の平面図である。 図８は、比較例に係るパッケージ電子部品が有する回路基板の平面図である。 図９は、比較例に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。 図１０は、本実施形態に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。 図１１は、比較例に係る基板電極に作用する応力の状態を示す模式図である。 図１２−１は、本実施形態に係る基板電極に作用する応力の状態を示す模式図である。 図１２−２は、本実施形態に係る基板電極に作用する応力の状態を示す模式図である。 図１２−３は、本実施形態に係る基板電極に作用する応力の状態を示す模式図である。 図１３は、接合面積を説明するための平面図である。 図１４−１は、図１３の矢印Ｗで示す方向から見た図である。 図１４−２は、図１３の矢印Ｌ２で示す方向から見た図である。 図１５−１は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の図である。 図１５−２は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の平面図である。 図１６は、はんだフラッシュの発生率の評価結果を示す図である。 図１７は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。 図１８は、電子部品の寸法がはんだフラッシュに与える影響を示す図である。 図１９−１は、電子部品の部品電極の寸法と基板電極の寸法とを示す模式図である。 図１９−２は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。 図２０−１は、基板電極と、基板電極の表面に塗布するはんだペーストとの関係を示した平面図である。 図２０−２は、基板電極と、基板電極の表面に塗布するはんだペーストとの関係を示した平面図である。 図２０−３は、基板電極と、基板電極の表面に塗布するはんだペーストとの関係を示した平面図である。 図２０−４は、スリットに形成されるフィレットを示す模式図である。 図２０−５は、スリットに形成されるフィレットを示す模式図である。 図２１は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。 図２２は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。 図２３は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。 図２４は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。 図２５は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。 図２６は、セルフアライメントの評価の説明図である。 図２７は、はんだフラッシュの評価の説明図である。 図２８は、はんだフラッシュの評価の説明図である。 図２９は、電子部品の寸法と基板電極のスリットの寸法との関係を示す図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、均等の範囲のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成要素の種々の省略、置換又は変更を行うことができる。

図１は、本実施形態に係るパッケージ電子部品の構造を示す図である。図２、図３は、本実施形態に係るパッケージ電子部品の電子部品が基板に実装された状態を示す図である。パッケージ電子部品１は、電子部品３と、電子部品３が実装された回路基板１０と、回路基板１０を電子部品３側から封止する樹脂５とを含む。本実施形態において、パッケージ電子部品１は、さらに、はんだボール７と、電磁波シールド６とを含む。パッケージ電子部品１は、複数の電子部品３が実装されることによりある機能を実現する部品である。パッケージ電子部品１は、チップ部品、ＬＳＩ等とともに、電子機器の基板（装置基板）に実装される。

回路基板１０は、基板２と、基板電極２０と、後述するスリットとを含む。基板２の表面には基板電極２０が設けられている。基板電極２０と、部品電極としての電子部品３の部品電極８Ａ、８Ｂ（図２、図３参照）とは、はんだ４によって接合されている。このように、基板２は、表面に電子部品３が実装される。電子部品３が実装される面を実装面２Ｐという。基板２は、樹脂、ＦＰＣ（Flexible Print Circuit）、ＬＴＣＣ（Low Temperature Co-fired Ceramics）、ＨＴＣＣ（High Temperature Co-fired Ceramics）等を用いることができ、特に限定はない。

基板２の実装面の反対面にははんだボール７が設けられる。はんだボールは、実装面の反対面に現れた電極に設けられている。パッケージ電子部品１が電子機器の基板に実装されるとき、はんだボール７は、前記装置基板が有する所定の端子の表面に載置される。そして、パッケージ電子部品１の他、必要な電子部品が載置された前記装置基板がリフローされることによりはんだボール７が溶融する。溶融したはんだボール７が冷却されて固化することにより、パッケージ電子部品１その他の電子部品は、装置基板に実装される。

パッケージ電子部品１が有する電子部品３は、表面実装型の部品である。パッケージ電子部品１が有する電子部品３は、図２に示すような電子部品３Ａと、図３に示すような電子部品３Ｂとがある。図２に示す電子部品３Ａは、直方体形状であり、６個の平面で囲まれている。より具体的には、電子部品３Ａは、両端部にそれぞれ部品電極８Ａを有する。より具体的には、電子部品３Ａは、４個の側面と、４個の側面の両端に配置される２個の端面とを有している。電子部品３Ａは、両方の端部（長手方向における両方の端部）にそれぞれ部品電極８Ａを有している。部品電極８Ａは、電子部品３Ａの両端部において、４個の側面及び１個の端面に形成される。端面に形成された部品電極を、端面部品電極８ＡＴという。

このような構造により、電子部品３Ａは、一方の部品電極８Ａに５面の電極を有している。電子部品３Ａは、回路基板１０に実装されるとき、側面の電極と、端面部品電極８ＡＴとの両方にはんだ４が接触して、基板２の基板電極２０と接合される。基板電極２０から端面部品電極８ＡＴにぬれ上がったはんだ４は、はんだフィレットと呼ばれる。

図３に示す電子部品３Ｂは、図３に示す電子部品３Ａと同様に直方体形状であり、６個の平面で囲まれている。電子部品３Ｂは、４個の側面のうち１つの側面の両端部にそれぞれ部品電極８Ｂを有する。このため、電子部品３Ｂは、回路基板１０に実装されるとき、電子部品３Ｂは、部品電極８Ｂと基板２の基板電極２０とが対向して配置されて、両者の間にはんだ４が介在して両者を接合する。電子部品３Ｂを基板電極２０にはんだ付けした場合、はんだフィレットは形成されない。

本実施形態において、電子部品３Ａを、必要に応じて端面電極部品という。また、本実施形態において、電子部品３Ｂを、電子部品３Ｂを、必要に応じて底面電極部品という。電子部品３Ａ、３Ｂを区別しない場合、単に電子部品３という。また、部品電極８Ａ、８Ｂを区別しない場合、単に部品電極８という。

図４−１、図４−２は、パッケージ電子部品の製造方法の一例を示す図である。パッケージ電子部品１は、回路基板１０に電子部品３を実装した後、電子部品３及び回路基板１０を硬化前の樹脂シート５Ｓで被覆する。そして、樹脂シート５Ｓの表面に銅シート６Ｓを重ねてからプレス装置ＰＭを用いて樹脂シート５Ｓに対して回路基板１０へ押し付ける方向（図４−１の矢印Ｐで示す方向）の力を与えながら、加熱する。樹脂シート５Ｓは、フィラーを含んだ熱硬化性の樹脂なので、加熱により硬化する。このようにして、図４−２に示すように、回路基板１００及び電子部品３が樹脂５で封止されたパッケージ電子部品１が完成する。

パッケージ電子部品１は、製造過程において樹脂５が加圧される。このため、樹脂５と接する電子部品３及びはんだ４は、製造過程において樹脂５から応力（力）を受けるとともに、パッケージ電子部品１が完成した後も、前記応力が残留する。上述したように、パッケージ電子部品１は、装置基板に搭載された後リフローによって加熱されるが、このときの熱により、はんだ４が溶融したり、樹脂５が膨張収縮したり、はんだ４中に残留するボイドが膨張したりすることがある。すると、はんだ４は、樹脂５が膨張収縮することによる応力及び樹脂５に残留した応力を受ける。その結果、リフロー時に溶融したはんだ４が電子部品３の部品電極８間の空間に押し出されて、部品電極８間で短絡が発生するおそれがある。また、はんだ４中には、はんだペーストに含まれるフラックス成分が蒸発して気体となることで発生したボイドが残留している。パッケージ電子部品１をリフローすると、はんだ４中のボイドが膨張することより、溶融したはんだ４はさらに前記空間へ押し出されやすくなり、部品電極８間の短絡はより起こりやすい状態になる。

本実施形態では、１個の部品電極８に対応する基板電極２０を分割構造とすることにより、樹脂５からはんだ４が受ける応力を抑制して、電子部品３の部品電極８間の空間へのはんだ４の押し出しを抑制する。次に、基板電極２０について説明する。

図５から図７は、本実施形態に係る回路基板が有する基板電極の平面図である。図５に示す回路基板１０は、図３、図４に示す電子部品３が有する１つの部品電極８に、１つの基板電極２０、２０Ａ、２０Ｂが対応する。基板電極２０、２０Ａ、２０Ｂは導体であり、本実施形態ではいずれも銅の薄膜であるが、これに限定されるものではない。基板電極２０、２０Ａ、２０Ｂは、いずれも平面視が長方形（正方形を含む、以下同様）形状の銅の薄膜である。

図５に示す回路基板１０が有する基板電極２０は、基板２の表面に設けられて、はんだ４を介して電子部品３の部品電極８と接合される。回路基板１０は、基板電極２０を複数の部分（電極部分）２１ａ、２１ｂに分割する少なくとも１つ（回路基板１０は１つ）のスリット３０を含んでいる。すなわち、基板電極２０は、スリット３０によって２つの電極部分２１ａ、２１ｂに分割される。電極部分２１ａ、２１ｂも、平面視が長方形の形状である。

回路基板１０は、２つの基板電極２０が対向して配列されている。２つの基板電極２０が、１つの電子部品３の一対の部品電極８それぞれに対応する。なお、電子部品３が有する部品電極の数は２に限定されるものではない。これにともない、回路基板１０等が有する基板電極２０の数も２に限定されるものではない。

それぞれの基板電極２０が有するそれぞれのスリット３０は、いずれも直線かつそれぞれ平行であり、２つの基板電極２０の配列方向と直交する方向に延在している。スリット３０が設けられている部分は、導体が取り除かれて基板２の表面が露出している。一対の基板電極２０は、電極部分２１ａ同士が対向している。回路基板１０に電子部品３が実装されて樹脂５で封止されると、図１に示すように、対向する２つの電極部分２１ａと、電子部品３と、樹脂５と、基板２とで囲まれる空間（電極間空間）９が形成される。図５から図７の符号９は、電極間空間の位置を示している。それぞれの電極部分２１ａは、電極間空間９と反対側、電子部品３においては外側に、それぞれ電極部分２１ｂが配置される。

図６に示す回路基板１０Ａは、図５に示す回路基板１０と同様であるが、基板電極２０Ａを分割するスリット３１の延在する方向が異なる。すなわち、それぞれの基板電極２０Ａの分割方向が異なる。基板電極２０Ａが有するスリット３１は、いずれも直線かつそれぞれ平行であり、２つの基板電極２０の配列方向と平行な方向に延在している。このスリット３１により、それぞれの基板電極２０Ａは、それぞれ２つの電極部分２２ａ、２２ｂに分割される。電極部分２２ａ、２２ｂも、平面視が長方形の形状である。基板電極２０Ａの他の構成は、図５に示す基板電極２０と同様である。

図７に示す回路基板１０Ｂは、１つの部品電極８に対応する１つの基板電極２０Ｂが４分割されている。すなわち、回路基板１０Ｂは、２本のスリット３０、３１によって基板電極２０Ｂを４個の電極部分２３ａ、２３ｂ、２３ｃ、２３ｄに分割している。スリット３０は、いずれも直線かつそれぞれ平行であり、２つの基板電極２０の配列方向と直交する方向に延在している。また、スリット３１は、いずれも直線かつそれぞれ平行であり、２つの基板電極２０の配列方向と平行な方向に延在している。すなわち、スリット３０とスリット３１とは、互いに直交している。このように、基板電極２０Ｂは、平面視が長方形の４個の電極部分２３ａ、２３ｂ、２３ｃ、２３ｄに分割されている。基板電極２０Ｂの他の構成は、図５に示す基板電極２０と同様である。

図８は、比較例に係るパッケージ電子部品が有する回路基板の平面図である。図９は、比較例に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。図８に示すように、比較例の回路基板１１０は、基板１０２の表面に分割されていない基板電極１２０を有する。図９に示すように、比較例のパッケージ電子部品１０１は、分割されていない基板電極１２０に電子部品３Ｂが実装され、樹脂１０５で封止されている。すなわち、電子部品３Ｂの部品電極８Ｂと基板電極１２０とがはんだ４で接合されている。

パッケージ電子部品１０１をリフローすると、はんだ４及び部品電極８Ｂと基板電極１２０との接合部近傍は、樹脂１０５から応力を受ける。はんだ４は、リフロー時の熱によって溶融し、樹脂１０５からの応力によって移動しようとする。回路基板１０は、スリットを有しておらず、また、部品電極８Ｂと基板電極１２０との接合部分は、電極間空間９以外を樹脂１０５で囲まれている。このため、溶融したはんだ４は、図８に示すように、電極間空間１０９内に移動していく。その結果、回路基板１１０及びパッケージ電子部品１０１は、溶融したはんだ４が電極間空間９へ移動する。電極間空間９へ移動したはんだ４が電子部品３Ｂの部品電極８Ｂ間でつながると（図９のＣで示す部分）、部品電極８Ｂ間が短絡する。その結果、歩留りの低下、パッケージ電子部品１の信頼性の低下等を招くおそれがある。

図１０は、本実施形態に係るパッケージ電子部品がリフローされた後の状態を示す拡大図である。次においては、底面電極部品である電子部品３Ｂを用い、基板電極２０を有する回路基板１０に電子部品３Ｂを実装した場合を例として本実施形態の作用、効果を説明するが、電子部品３Ａ及び基板電極２０Ａ等でも同様である。

回路基板１０が基板２の表面に有する基板電極２０は、スリット３０によって２分割されている。電子部品３Ｂの１つの部品電極８Ｂは、１つの基板電極２０が有するそれぞれの電極部分２１ａ、２１ｂとはんだ４によって接合されている。このようにして、パッケージ電子部品１が構成されている。

パッケージ電子部品１をリフローすると、はんだ４及び部品電極８Ｂと基板電極２０との接合部近傍は、樹脂５から応力を受ける。はんだ４は、リフロー時の熱によって溶融し、樹脂５からの応力によって移動する。回路基板１０は、基板電極２０を分割するスリット３０を有しているので、溶融したはんだ４は、図８に示すように、スリット３０内に移動していく。その結果、回路基板１０及びパッケージ電子部品１は、溶融したはんだ４の電極間空間９への移動を抑制できるので、部品電極８Ｂ間の短絡が発生するおそれを低減できる。また、はんだ４中に残留したボイドが膨張して溶融したはんだ４が移動した場合も、スリット３０内へ溶融したはんだ４が移動する結果、電極間空間９への溶融したはんだ４の移動が抑制される。このため、回路基板１０及びパッケージ電子部品１は、部品電極８Ｂ間の短絡が抑制される。その結果、回路基板１０及びパッケージ電子部品１は、装置基板に実装されるときの歩留りが向上し、また、装置基板へ実装された後は信頼性が向上する。上述した回路基板１０Ａ、１０Ｂも、同様の作用、効果が得られる。

また、回路基板１０は、電子部品３と樹脂５との間にクッション性のある絶縁膜を設けたり、はんだ４の供給量を少なくしたりする等の対策をすることなしに、部品電極８Ｂ間の短絡を抑制できる。このため、回路基板１０は、パッケージ電子部品１の低背化が容易であり、また、はんだ４の量を確保できることから、パッケージ電子部品１の信頼性を向上させることができる。

また、回路基板１０は、基板電極２０に供給されたはんだペーストが加熱された場合には、スリット３０によってはんだペースト内で発生した気体成分の移動距離を短くすることができるので、スリット３０又ははんだ４の外部へ放出しやすくなる。その結果、はんだ４中のボイドを低減することができるので、パッケージ電子部品１の再加熱でボイドが膨張することを抑制して、部品電極８間へはんだが押し出され、短絡のおそれを低減できる。また、１つの部品電極８をスリット３０によって分割された基板電極２０にはんだで接合させることにより、回路基板１０の基板電極２０のスリット３０の内側にはんだフィレットを形成できる。このため、電子部品３と基板電極２０との接合強度を確保することができる。これは、端部にはんだフィレットが形成されない底面端子型の電子部品３Ｂには特に好ましい。さらに、１つの部品電極８をスリット３０によって分割された基板電極２０にはんだ４で接合させることで、電子部品３を実装した回路基板１０の曲げ応力を分散し、さらに、回路基板１０の落下衝撃を緩和する効果もある。その結果、基板電極２０と部品電極８との接合の信頼性を向上させることができる。

図１１は、比較例に係る基板電極に作用する応力の状態を示す模式図である。図１２−１から図１２−３は、本実施形態に係る基板電極に作用する応力の状態を示す模式図である。比較例の基板電極１２０は、平面視が長方形形状であり、電極間空間１０９と対向する部分以外の３箇所は、樹脂１０５（図９参照）で覆われている。この構造は、樹脂１０５からの応力Ｆを、樹脂１０５と接する基板電極１２０のそれぞれの部分が受ける。このため、電子部品３Ｂの部品電極８Ｂと基板電極１２０とを接合するはんだ４全体が受ける力が大きくなり、リフロー時には溶融したはんだ４の移動が大きくなる。

本実施形態の基板電極２０、２０Ａ、２０Ｂは、スリット３０、３１で複数の電極部分２１ａ、２１ｂ等に分割されている。このため、基板電極１２０全面で電子部品３Ｂの部品電極８Ｂとはんだ４で接合する構造と、同じ単位基板電極の面積に対するはんだ量を供給した場合でも、電子部品３Ｂが受ける樹脂の応力を緩和できる。さらに、基板電極２０、２０Ａ、２０Ｂは、電子部品３Ｂの部品電極８Ｂと接合するはんだ４の面積が小さくなる。このため、基板電極２０、２０Ａ、２０Ｂは、はんだ接合面（図１２−１から図１２−３に示す電極間空間９と接する部分以外の部分）の割合を少なくすることができる。これは、はんだフィレットが形成される電子部品３Ａ（図２参照）でも同様である。これらの作用により、基板電極２０、２０Ａ、２０Ｂを用いれば、リフロー時にはんだ４が樹脂５から受ける応力を低減できるので、はんだ４の移動が抑制される。その結果、電極間空間９への溶融したはんだ４の移動が抑制される。

このような作用、効果は、部品電極８と基板電極２０、２０Ａ、２０Ｂとの間で両者を接合するはんだ４の接合面積が基板電極２０、２０Ａ、２０Ｂがスリット３０、３１を有さない場合の９８％以下である場合に顕著になる。次に、接合面積について説明する。

図１３は、接合面積を説明するための平面図である。図１４−１は、図１３の矢印Ｗで示す方向から見た図である。図１４−２は、図１３の矢印Ｌ２で示す方向から見た図である。次においては、基板電極２０Ｂに底面電極部品である電子部品３Ｂを接合した例を説明するが、接合面積の考え方は、図５に示す基板電極２０又は図６に示す基板電極２０Ａでも同様である。接合面積は、はんだ４が電子部品３Ｂを封止する樹脂５と対向する部分において、部品電極８の表面又は基板電極１０Ｂの表面と直交する平面で部品電極８と基板電極２０Ｂとを接続するはんだ４を切ったときのはんだ４の断面積である。このため、部品電極８と基板電極２０Ｂとの間において、基板電極２０Ｂ（電極部分２３ａ、２３ｂ、２３ｃ、２３ｄ）の表面又は部品電極８の表面２０ＢＰと直交する３個の平面で、部品電極８と基板電極２０Ｂとの間のはんだ４を切ったときにおけるはんだ４の面積の総和である。３個の平面で切る場所は、図１３に示すａ、ｂ、ｃで示す場所である。すなわち、基板電極２０Ａの電極間空間９側以外の場所である。

図３に示す電子部品３Ｂの部品電極８Ｂが、図１３に示すように、基板電極２０Ｂよりも小さく、平面視において基板電極２０Ｂ内に重なる場合、はんだ４を切る位置は、例えば、部品電極８Ｂの外縁部８Ｂｅａ、８Ｂｅｂ、８Ｂｅｃ（図１４−１、図１４−２）とすることができる。また、電子部品３Ｂの部品電極８Ｂが、基板電極２０Ｂよりも大きく、平面視において部品電極８Ｂ内に基板電極２０Ｂが重なる場合、はんだ４を切る位置は、例えば、基板電極２０Ｂの外縁部２０ｅａ、２０ｅｂ、２０ｅｃ（図１４−１、図１４−２）とすることができる。

図１３に示すａで示す場所のはんだ４の面積をＳａ１、ｂで示す場所のはんだ４の面積をＳｂ１、ｃで示す場所のはんだ４の面積をＳｃ１とすると、基板電極２０Ｂと部品電極８Ｂとの接合面積Ｓ１は、Ｓａ１＋Ｓｂ１＋Ｓｃ１になる。基板電極２０Ｂがスリット３０、３１を有さない場合において、ａで示す場所のはんだ４の面積をＳａ０、ｂで示す場所のはんだ４の面積をＳｂ０、ｃで示す場所のはんだ４の面積をＳｃ０とすると、この場合の基板電極２０Ｂと部品電極８Ｂとの接合面積Ｓ０は、Ｓａ０＋Ｓｂ０＋Ｓｃ０になる。基板電極２０Ｂがスリット３０、３１を有する場合の接合面積Ｓ１が、基板電極２０Ｂがスリット３０、３１を有さない場合における接合面積Ｓ１の９８％以下である場合に、はんだ４の電極間空間９への移動を抑制する効果が顕著になる。接合面積Ｓ１と接合面積Ｓ０との比（接合面積比）はＳ１／Ｓ０である。

図１５−１は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の図である。図１５−２は、部品電極と基板電極との間にはんだフィレットを有する場合に接合面積を求める際の平面図である。図２に示す電子部品３は、端面電子部品なので、端面部品電極８ＡＴ及び基板電極２０Ｂと隣接する側面の部品電極８にはんだフィレットが形成される。この場合も、接合面積は、底面電極部品である電子部品３Ｂと同様に考えるが、はんだフィレット４Ｆの部分で傾斜があるため、この傾斜が無視できない場合は、平面ではんだフィレット４Ｆを切る位置で接合面積が変化する。このため、はんだフィレット４Ｆの傾斜が無視できない場合に次のように取り扱う。

まず、基板電極２０Ｂの表面２０ＢＰから部品電極８Ａまでの垂直高さをｈとする。そして、ｈと同じ高さのはんだフィレット４Ｆの位置（図１５−１のｃで示す部分）において、基板電極２０Ｂの表面２０ＢＰと直交する平面ではんだフィレット４Ｆを切ったときの断面の面積を用いて接合面積を求める。端面部品電極８ＡＴは、はんだ４がぬれ上がり、おおきなはんだフィレット４Ｆが形成されるので、この部分における傾斜は、接合面積の算出において無視できない場合が多い。このため、少なくとも端面部品電極８ＡＴの部分に形成されるはんだフィレット４Ｆについては、垂直高さｈを用いた手法によって接合面積を求めることが好ましい。部品電極８の他の２面については、垂直高さｈを用いて接合面積を求めてもよいし、底面電極部品の同様の方法で接合面積を求めてもよい。

なお、スリット３０、３１ない場合における接合面積は、次のように求めてもよい。スリット３０、３１がない状態で、はんだ４は基板電極の全面に接している。このため、図１４−１、図１４−２、図１５−１において、スリット３０、３１の開口（電極部分２３ａ、１２ｂ等の表面２０ＢＰの間）に仮想面ＶＰを設定する。そして、仮想面ＶＰよりも電子部品３Ｂ側に存在する、はんだ４が存在しない空間部分ＳＳも含めて、接合面積を求めることができる。すなわち、この場合の接合面積は、はんだ４が電子部品３Ｂを封止する樹脂５と対向する部分において、部品電極８の表面又は基板電極１０Ｂの表面と直交する平面で部品電極８と基板電極２０Ｂとを接続するはんだ４及び空間部分ＳＳを切ったときにおけるはんだ４及び空間部分ＳＳの断面積とすることができる。

図６に示す本実施形態の回路基板１０Ａと、図８に示す比較例の回路基板１１０とを比較した。回路基板１０Ａが有する基板電極２０Ａの電極部分２２ａ、２２ｂは、それぞれスリット３１と平行な方向の寸法が０．６７ｍｍ、スリット３１と直交する方向における寸法が０．６５ｍｍである。スリット３１の幅は０．３ｍｍである。回路基板１１０の基板電極１２０は、配列方向（基板電極２０Ａのスリット３１と平行な方向の寸法に相当）における寸法が０．６５ｍｍ、配列方向と直交する方向における寸法が１．６ｍｍである。基板電極２０Ａ、１２０内に収まるように、メタルマスクを用いてはんだペーストを印刷した。そして、部品寸法１６０８（１．６ｍｍ×０．８ｍｍ）の電子部品３Ａ（端面電極型部品）及び部品寸法２０１６（２．０ｍｍ×１．６ｍｍ）の電子部品３Ｂ（底面電極型部品）を、基板電極２０Ａ、１２０それぞれのはんだペースト上に載置してリフローし、実装した。その後、樹脂５で封止してパッケージ電子部品１、１０１を作製し、これらを再度リフローした。回路基板１０Ａにおいては、接合面積が、基板電極２０Ａがスリット３１を有さない場合の９３％から９８％以下となるようにした。

再度のリフロー後、パッケージ電子部品１、１０１をはんだボール側（電子部品３Ａ、３Ｂの実装面とは反対面側）から樹脂埋め研磨を行い、電極間空間９へのはんだフラッシュ(はんだ４の伸び)の有無を評価した。再度のリフローにおいては、パッケージ電子部品１、１０１をＪＥＤＥＣ（半導体技術協会）の試験標準になっているプロファイルでリフロー炉を６回通過させた。基準としたリプロープロファイルは、ＩＰＣ／ＪＥＤＥＣ Ｊ−ＳＴＤ−０２０Ｄ．１である。リフロー炉の通過を繰り返すと、はんだフラッシュが成長する場合があるため、はんだフラッシュを評価する前に６回リフロー炉を通過させた。

樹脂埋め研磨においては、再度のリフローが終了したパッケージ電子部品１、１０１を冷間埋め込み樹脂で硬化させる。その後、ボール側（電子部品３Ａ、３Ｂの実装面とは反対面側）から電極間空間９、１０９が現れるまで（基板電極２０、１２０と基板２、１０２との接合位置まで）研磨して、はんだフラッシュ（はんだ４の伸び）の有無を評価した。基板電極２０（電極部分２１ａ、２１ｂ等）、１２０からはんだ４がはみ出していれば、伸び長さに関わらず、はんだフラッシュとしてカウントした。

また、電子部品３Ａ、３Ｂを基板電極２０Ａ、１２０に実装した状態及び再度のリフロー後にはんだ４の状態のＸ線ＣＴ画像を撮像し、実装後及び再度のリフロー後におけるはんだ４中のボイドを観察して評価した。はんだフラッシュが１つでも発生した場合は、はんだフラッシュが発生したと判定した。はんだ４中のボイドは、はんだ４の断面積に占めるボイド面積の割合で評価した。

図１６は、はんだフラッシュの発生率の評価結果を示す図である。菱形のシンボルは、電子部品３Ａの評価結果であり、四角のシンボルは、電子部品３Ｂの評価結果である。図１６の結果から分かるように、本実施形態の回路基板１０Ａは、比較例の回路基板１１０と比較して、大幅にはんだフラッシュを低減できることが分かる。

図１７は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。この結果から、電子部品３Ａ、３Ｂを実装した後、再度のリフロー後のいずれにおいても、本実施形態の回路基板１０Ａは、比較例の回路基板１１０と比較して、はんだ中のボイドを低減できることが分かる。

図１８は、電子部品の寸法がはんだフラッシュに与える影響を示す図である。この評価においては、端面電極部品である電子部品３Ａを用いた。また、回路基板としては、スリット３０、スリット３１を有さない回路基板を用いた。部品寸法は、１６０８（１．６ｍｍ×０．８ｍｍ）、１００５（１．０ｍｍ×０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ）である。図１８中のＰ１は１６０８、Ｐ２は１００５、Ｐ３は０６０３の評価結果を示す。この評価においては、再度のリフロー後、Ｘ線写真によるパッケージ電子部品１、１０１の透過像を撮像し、電極間空間９へのはんだフラッシュの有無を評価した。評価尺度は、上述したはんだフラッシュの評価と同様である。

図１８の結果から、電子部品３Ａの寸法が小さくなるほど、はんだフラッシュの発生率が低下することが分かる。これは、電子部品３Ａの寸法が小さいことではんだ４との接合部及びフィレット４Ｆ等といった、樹脂５からの応力の影響を受ける部分も小さくなったことが原因であると考えられる。このことから、電子部品３Ａの寸法が小さいほどスリット３０、３１によるはんだフラッシュ抑制の効果が大きくなると考えられる。

図１９−１は、電子部品の部品電極の寸法と基板電極の寸法とを示す模式図である。図１９−２は、接合部のはんだ中に存在するボイドの面積の割合を評価した結果を示す図である。図２に示す端部電極部品である電子部品３Ａを、一対の基板電極の配列方向と直交するスリット３０を有する基板電極２０に実装した場合において、電極間空間９側の電極部分２１ａの面積と、接合部のはんだ中に存在するボイドの面積の割合との関係を評価した。

一対の基板電極２０の配列方向と平行な方向における、電極間空間９側の電極部分２１ａの寸法をＷｂｔとし、電子部品３Ａの部品電極８Ａの寸法をＷｐｔとする。図１９−２の横軸は、Ｗｂｔ：Ｗｐｔである。前記配列方向と直交する方向において、電極部分２１ａの寸法と部品電極８Ａの寸法とは略同一なので、Ｗｂｔ：Ｗｐｔは、電極間空間９側の電極部分２１ａの面積（電極部分面積）と、電子部品３Ａの部品電極８Ａの面積（部品電極面積）との比に相当する。縦軸は、接合部のはんだ中に存在するボイドの面積の割合（％）である。端部電極部品においては、Ｗｂｔ：Ｗｐｔが小さくなるにしたがって、接合部のはんだ中に存在するボイドの面積の割合は小さくなる。このように、端部電極部品においては、基板電極２０の配列方向における電極間空間側の電極部分２１ａの寸法Ｗｂｔを、基板電極２０の配列方向における電子部品３Ａの部品電極８Ａの寸法Ｗｐｔ以下にすることが好ましい。このようにすれば、接合部のはんだ４中に存在するボイドを低減できるので、再度のリフロー時におけるはんだ４の移動を抑制できる。

また、Ｗｂｔ≦Ｗｐｔとすることにより、基板電極２０に供給されたはんだペーストが、加熱された基板電極２０の表面をぬれ広がる時間が短くなり、かつ電子部品３Ａの部品電極８Ａの表面へ溶融したはんだ４がぬれ上がりやすくなる。このように、Ｗｂｔ≦Ｗｐｔとすることにより、溶融したはんだ４の流動性が向上するので、はんだペーストから発生する気体成分が、基板電極２０と部品電極８Ａとを接合するはんだ４の外部へ放出しやすくなる。その結果、基板電極２０と部品電極８Ａとの接合の健全性が向上する。なお、電子部品３Ａの部品電極８Ａは、スリット３０を跨いでいてもよい。このようにすると、電子部品３Ａのセルフアライメント性能が向上するので好ましい。また、部品電極８Ａの端面がスリット３０と重なる位置にあってもよい。また、部品電極８Ａの端面が電極部分２１ａの電極間空間９側の端面よりも電極間空間９側にあってもよい。

図２０−１から図２０−３は、基板電極と、基板電極の表面に塗布するはんだペーストとの関係を示した平面図である。電子部品３を基板電極２０、２０Ａ、２０Ｂに載置する前に、はんだペースト４Ｐを基板電極２０、２０Ａ、２０Ｂの表面に塗布する。このとき、本実施形態に係る電子部品の実装方法は、それぞれの基板電極２０、２０Ａ、２０Ｂが有するそれぞれの電極部分２１ａ、２２ａ、２３ａ等に、はんだペースト４Ｐを複数に分割して印刷又はディスペンス法等によって塗布（供給）する。このとき、それぞれの電極部分２１ａ、２２ａ、２３ａに分割して塗布（供給）されるはんだペースト４Ｐは、それぞれの電極部分２１ａ、２２ａ、２３ａの面積よりも小さいエリアに塗布（供給）される。

このようにすることで、電極部分２１ａ、２２ａ、２３ａ間のスリット３０、３１にはんだペースト４Ｐが入り込んで両者を接続することを回避できる。その結果、電子部品３の実装後において、スリット３０、３１に溶融したはんだ４が入り込むことを回避できるので、再度のリフロー時には、スリット３０、３１に溶融したはんだ４を移動させることができる。そして、電極間空間９への溶融したはんだ４の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。

図２０−４、図２０−５は、スリットに形成されるフィレットを示す模式図である。図２０−４、図２０−５は、図５に示す基板電極２０を例としているが、他の基板電極２０Ｂ等でも同様である。スリット３０の幅Ｗｓ及びスリット３１の幅Ｌｓは、狭過ぎると樹脂５の応力を緩和する効果が低減され、広過ぎると部品電極８と基板電極２０等との接合する面積が小さくなり、強度低下を招くおそれがある。部品電極８と基板電極２０等との強度を確保するためには、図２０−４に示すように、電極部分２１ａ、２１ｂ間におけるスリット３０の部分にもはんだフィレット４ｆが形成されることが好ましい。より好ましくは、図２０−５に示すように、電極部分２１ａ、２１ｂ間をはんだフィレット４ｆがアーチ状に連結することが、強度を向上させる観点から好ましい。スリット３０の幅Ｗｓ及びスリット３１の幅Ｌｓは、スリット３０、３１の部分にはんだフィレット４ｆが形成されるような寸法とすることが好ましい。

図２０−３に示す基板電極２０Ｂは、スリット３０、３１が互いに直交している。この場合、スリット３０、３１の交差点と、４個の電極部分２３ａ、２３ｂ、２３ｃ、２３ｄで構成される基板電極２０Ｂの中点とが一致するようにすることが好ましい。このようにすることで、はんだ４からボイドが発生した場合、その発生位置に関わらずスリット３０、３１を通ってはんだ４の外部へ排出されやすくなる。

また、２つのスリット３０、３１が交差する部分の近傍、より好ましくは交差する部分に、部品電極８の電極中心が配置されることが好ましい。このようにすることで、部品電極８から基板電極２０Ｂのスリット３０、３１までの距離が短く、かつ基板電極２０Ｂ内で同じになることで、溶融したはんだペースト４Ｐの流動性が少ない接合構造においても、はんだペーストが加熱された際に部品電極８と基板電極２０Ｂとの間で発生した気体成分がスリット３０、３１又は基板電極２０Ｂと部品電極８Ａとを接合するはんだ４の外部へ放出されやすくなる。その結果、基板電極２０Ｂと部品電極８Ａとの接合の健全性が向上する。なお、基板電極２０、２０Ａは、それぞれスリット３０、３１を１つのみ有するが、この場合、スリット３０、３１が延在する方向における中央部近傍、好ましくは中央部に、部品電極８の電極中心が配置されることが好ましい。このようにすることで、スリット３０、３１が交差する場合と同様の作用、効果を得ることができる。

スリット３０、３１の深さは、基板電極２０、２０Ａ、２０Ｂの厚みと同等であるが、基板電極２０等の厚みが大きいと、樹脂５で電子部品３を封止したときに、スリット３０、３１へ樹脂５が流入するおそれがある。このため、そのため、スリット３０、３１の深さ）を樹脂５に含まれるフィラーの直径よりも小さくすることが好ましい。このようにすれば、樹脂５がスリット３０、３１内へ流入することを抑制できるので、確実にスリット３０、３１を確保できる。その結果、再度のリフロー時には、溶融したはんだ４をスリット３０、３１に移動させることにより、電極間空間９への溶融したはんだ４の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。

図２１から図２５は、本実施形態の変形例に係る回路基板及び基板電極を示す平面図である。いずれも、一対の基板電極が配列されているが、次の説明においては、一方のみを示す。図２１に示す回路基板１０Ｃは、基板電極２０Ｃの配列方向と直交する方向に延在する２つのスリット３２と、基板電極２０Ｃの配列方向と平行な方向に延在する２つのスリット３３とを有する。これらは、平面視が長方形形状である基板電極２０Ｃのそれぞれの辺に開口し、基板電極２０Ｃの内部で閉じている。このような構造により、スリット３２、３３で分割される電極部分２４ａ、２４ｂ、２４ｃ、２４ｄは、連結部分２５で連結される。このような構造でも、再度のリフロー時には、スリット３２、３３に溶融したはんだ４が移動するので、電極間空間９への溶融したはんだ４の移動を抑制して、再度のリフローによって電極間の短絡が発生することを抑制できる。また、電子部品３を実装するときのリフローにおいても、はんだペースト４Ｐが溶融する際の気体を、スリット３２、３３を介して排出することができるので、部品電極８と基板電極２０Ｃとの間のはんだ４に含まれるボイドを低減することができる。その結果、基板電極２０Ｃと部品電極８との接合の健全性が向上する。

図２２に示す回路基板１０Ｄは、基板電極２０Ｄの電極間空間９とは反対側に設けられる円弧状のスリット３４と、基板電極２０Ｄの配列方向と平行な方向に延在して、スリット３４及び電極間空間９に開口する１つのスリット３５とを有する。このような構造により、基板電極２０Ｄは、スリット３４、３５で電極部分２６ａ、２６ｂ、２６ｃに分割される。このような構造でも、上述した基板電極２０、２０Ａ等と同様に、再度のリフローによる電極間の短絡を抑制でき、また、部品電極８と基板電極２０Ｄとの間のはんだ４に含まれるボイドを低減して、基板電極２０Ｄと部品電極８との接合の健全性を向上させることができる。

図２３に示す回路基板１０Ｅは、図５に示す回路基板１０と同様であるが、スリット３６の延在方向が、基板電極２０Ｅの配列方向と直交する方向に対して傾斜している点が異なる。基板電極２０Ｅは、スリット３６によって２つの電極部分２７ａ、２７ｂに分割される。この回路基板１０Ｅは、上述した回路基板１０と同様の作用、効果を奏する。

図２４に示す回路基板１０Ｆは、図２２に示す回路基板１０Ｄからスリット３５を取り除き、スリット３４の曲率半径を大きくした円弧状のスリット３７によって、基板電極２０Ｆを２つの電極部分２８ａ、２８ｂに分割している。このような構造であっても、上述した回路基板１０、１０Ａ等と同様の作用、効果を得ることができる。

図２５に示す回路基板１０Ｇは、図６に示す回路基板１０Ａのスリット３１に曲がり部を設けたスリット３８によって、基板電極２０Ｇを２つの電極部分２９ａ、２９ｂに分割している。このような構造であっても、上述した回路基板１０Ａと同様の作用、効果を得ることができる。

（評価）
本実施形態に係る回路基板１０、１０Ａ、１０Ｂ及びこれらが有する基板電極２０、２０Ａ、２０Ｂを評価した。評価項目は、接合強度、セルフアライメント、ボイド、部品立ち（図２に示す電子部品３Ａのような端部電極部品のみ）、はんだフラッシュの５項目である。電子部品３Ａは、基板電極２０を用いて評価し、電子部品３Ｂは、基板電極２０Ａを用いて評価した。

接合強度は、ＪＥＩＴＡ ＥＴ−７４０９／１０２（２００５年１１月での試験標準）に基づき評価した。これは、基板電極２０等にはんだで接合された電子部品３を横押しする横押しせん断試験である。すなわち、電子部品３と治具とを面接触で横押しし、横押し開始から部品電極８とはんだとが接合した部分が破壊されるまでに治具に負荷された最大負荷を接合強度とした。単位はＮ（ニュートン）である。この評価において、前記治具の幅は、測定する電子部品３Ａ、３Ｂの長さ（一対の部品電極８が配列されている方向における寸法）よりも大きいものを使用した。また、測定中に前記治具と前記接合部とが接触しないよう、せん断高さ（基板電極２０等と前記治具との距離）は、電子部品３の基板電極２０等からの高さよりも高く設定した。電子部品３Ａ、３Ｂともに同様に評価した。

図２６は、セルフアライメントの評価の説明図である。これらは、基板電極２０Ａを例としているが、他の基板電極２０、２０Ｂも同様である。図２６に示すように、セルフアライメントは、１つの電子部品が有する２つの部品電極８に対応する２つの基板電極２０Ａの中心（基板電極中心）ＣＲと、基板電極２０Ａに搭載された電子部品３の中心（部品中心）ＣＣとの位置ずれで評価した。前記位置ずれは、Ｘ方向、Ｙ方向ともにリフロー前後で測定した。前記リフロー後における前記位置ずれがＸ方向、Ｙ方向ともに２５μｍ以内であれば、セルフアライメント性は良好であると判断した。

ボイドは、基板電極２０、２０Ａ等と部品電極８との間のはんだ４に存在するボイドの面積割合をボイド率とした。基板電極２０、２０Ａ等と部品電極８との間のはんだ４は、Ｘ線ＣＴによりはんだ４の断面像を撮像し、得られた断面像からボイドの面積Ｓｖと断面積Ｓａとを求めた。ボイド率は、Ｓｖ／Ｓａ×１００（％）である。前記断面像は、基板電極２０、２０Ａ等と部品電極８との間のはんだ４を、基板電極２０、２０Ａ等又は部品電極８と平行な平面で切ったときにおける断面像である。Ｓｖは、断面像にボイドが複数観察される場合には、すべてのボイドの面積を総和したものである。Ｓａは、部品電極８の、基板電極２０、２０Ａ等と対向する部分の面積である。

マウンタで基板電極２０、２０Ａ等に電子部品３Ａ、３Ｂを載置したときに、両者の位置ずれが大きいと、両方の基板電極間ではんだペーストと電子部品３Ａ、３Ｂとが接触する面積差が大きくなる。その結果、電子部品３Ａ、３Ｂが一方の基板電極２０、２０Ａ等から離れ、他方の基板電極２０、２０Ａの表面で立ってしまうチップ立ちという現象が発生する。チップ立ちは、１００個の電子部品３Ａ、３Ｂを基板電極２０、２０Ａ等に載置したときにチップ立ちが発生した割合（％）で評価した。チップ立ちは、リフロー後における電子部品３Ａ、３Ｂの外観を目視で観察し、片側の部品電極８Ａ、８Ｂがはんだ４と全く接触せず、はんだ４から浮いている実装状態をＮＧとした。目視による観察は、必要に応じて拡大鏡を用いたり、カメラによる拡大像を撮像したりした。外観の目視による判断が困難である場合、樹脂埋め研磨して、片側の部品電極８Ａ、８Ｂがはんだ４と全く接合せずにはんだ４から浮いている状態のものをＮＧとした。

図２７、図２８は、はんだフラッシュの評価の説明図である。図２７、図２８に示すように、はんだフラッシュは、電極間空間９内の基板電極中心ＣＲに向かって移動したはんだをはんだフラッシュＳＦとして評価した。はんだフラッシュが全くない状態を◎とした。図２７は、○のレベルであり、図２８は、△、×のレベルである。はんだフラッシュは、次のようにして評価した。まず、電子部品３Ａ、３Ｂを基板電極２０、２０Ａに載置してリフローした後、樹脂５で封止してパッケージ電子部品１を作製した。その後、パッケージ電子部品１をリフロー炉に通路して再度リフローした。リフロー条件及びはんだフラッシュの評価方法は、上述した通りである。

（判断基準）
次に、各評価項目の判断基準を示す。また、評価結果を表１から表６に示す。表１は、電子部品３Ａと基板電極２０との組み合わせの結果であり、表２は、電子部品３Ａと基板電極２０Ａとの組み合わせの結果であり、表３は、電子部品３Ａと基板電極２０Ｂとの組み合わせの結果である。表４は、電子部品３Ｂと基板電極２０との組み合わせの結果であり、表５は、電子部品３Ｂと基板電極２０Ａとの組み合わせの結果であり、表６は、電子部品３Ｂと基板電極２０Ｂとの組み合わせの結果である。
（１）接合強度
◎：図８に示す基板電極１２０と同等の強度（基板電極１２０の９０％超１００％以下の強度）。
○：基板電極１２０の７０％超９０％以下の強度。
△：基板電極１２０の５０％超７０％以下の強度。
×：基板電極１２０の５０％以下の強度。
（２）セルフアライメント
◎：ＸＹ方向の位置ずれが最大１５μｍ。
○：ＸＹ方向の位置ずれが最大２５μｍ。
△：ＸＹ方向の位置ずれが最大３５μｍ。
×：ＸＹ方向の位置ずれが最大４５μｍ。
（３）ボイド
◎：部品電極と基板電極とを接合するはんだのボイド率が最大１０％。
○部品電極と基板電極とを接合するはんだのボイド率が最大１５％。
△部品電極と基板電極とを接合するはんだのボイド率が最大２０％。
×部品電極と基板電極とを接合するはんだのボイド率が最大２５％。
（４）チップ立ち
○：発生率０％（◎と○は同等レベルとした）。
△：発生率１％以下。
×：発生率１％を超える。
（５）はんだフラッシュ
◎：発生率０％以下（基板電極からのはんだ伸びは見られない）。
○：発生率５％以下ではんだ伸びが基板電極中心ＣＲよりも短い。
△：発生率５％を超えており、かつはんだ伸びが基板電極中心ＣＲ以上になっている。
×：一対の基板電極間で短絡している。

表１〜表６中の、応力を受けるはんだ接合面積比は、上述した接合面積比Ｓ１／Ｓ０である。接合面積比Ｓ１／Ｓ０は、スリット３０、３１の幅を調整することによって制御した。この評価においては、すべての評価項目で×を有さないものを許容と判定した。表１〜表６の結果から、接合面積比Ｓ１／Ｓ０が９８％以下で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。

端部電極部品である電子部品３Ａの場合、基板電極２０、２０Ｂを用いた場合には、接合面積比Ｓ１／Ｓ０が８３％以上９８％以下の範囲で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。基板電極２０、２０Ｂは、２つの基板電極の配列方向と直交する方向に延在するスリット３０を有する。このため、端部電極部品である電子部品３Ａは、２つの基板電極の配列方向と直交する方向に延在するスリット３０を用いることにより、接合面積比Ｓ１／Ｓ０がより広い範囲で良好な効果が得られる。すなわち、スリット３０の幅を大きくとることができるので、基板電極２０の設計の自由度が向上する。

底面電極部品である電子部品３Ｂの場合、基板電極の種類、すなわち、スリットの形状による差が小さい。電子部品３Ｂはフィレットが形成されないので、フィレットが形成される電子部品３Ａよりも樹脂５から受ける応力の影響が小さいことが理由であると考えられる。電子部品３Ｂは、接合面積比Ｓ１／Ｓ０が９４％以上９８％以下の範囲で、いずれの評価項目においても△以上の良好な結果が得られることが分かる。

図２９は、電子部品の寸法と基板電極のスリットの寸法との関係を示す図である。電子部品３を基板電極２０に載置するマウンタは、位置精度（基板電極中心ＣＲと部品中心ＣＣとのずれＷｅ）が±０．０５ｍｍ程度である。上述したように、一対の基板電極２０と、電子部品３Ａとの間での位置ずれが大きいと、チップ立ちが発生しやすくなる。基板電極２０の電極部分２１ｂ（基板電極２０の配列方向における外側の電極部分）に接触する部品電極８は、０．１５ｍｍ以上あれば、マウンタによる載置の位置ずれが生じても、チップ立ちを防ぐことができると仮定する。この場合、基板電極２０の配列方向における電極部分２１ａの寸法Ｗｋは０．１５ｍｍ必要になる。そして、基板電極２０の配列方向における部品電極８の寸法Ｗｐｔを０．６ｍｍとすると、電極部分２１ｂ、２１ａ間に存在するスリット３０の最大幅Ｗｓは０．３ｍｍとなる。このように、マウンタの精度、チップ立ちの許容値及び電子部品３の部品電極８等を考慮してスリット３０の最大幅を決定することもできる。

また、一般に、スクリーン印刷の転写により電極へはんだペーストを供給する場合、はんだペーストの転写量は、設計値±２０％のばらつきが生じると考えられる。最低限４０％のはんだペーストが転写されていれば、セルフアライメント性が安定すると予測される。この予測にしたがい、基板電極２０Ｂについて、部品電極３Ａ、３Ｂとのはんだ接触面積をコンピュータシミュレーションした結果、スリット３０、３１の幅は最大０．９ｍｍになった。このように、はんだペーストの供給量に基づいて、スリット３０、３１の幅を設定することもできる。

１、１０１ パッケージ電子部品
２、１０２ 基板
３、３Ａ、３Ｂ 電子部品
４Ｆ、４ｆ フィレット
４Ｐ はんだペースト
５、１０５ 樹脂
５Ｓ 樹脂シート
６ 電磁波シールド
８、８Ａ、８Ｂ 部品電極
９、１０９ 電極間空間
１０、１０Ａ、１０Ｃ、１０Ｄ、１０Ｅ、１０Ｆ、１０Ｇ、１１０ 回路基板
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、１２０ 基板電極
２１ａ、２２ａ、２３ａ、２４ａ、２６ａ、２７ａ、２８ａ、２９ａ 電極部分
３０、３１、３２、３３、３４、３５、３６、３７、３８ スリット

Claims (9)

1. 基板と、
   前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、
   前記基板電極を複数の電極部分に分割する少なくとも１つのスリットと、を含み、
   前記電子部品を封止する樹脂と前記はんだとが対向する部分において、前記部品電極の表面又は前記基板電極の表面と直交する平面で前記部品電極と前記基板電極とを接続する前記はんだを切ったときの前記はんだの断面積は、前記基板電極が前記スリットを有さない場合の９８％以下であることを特徴とする回路基板。
2. １つの前記電子部品の前記部品電極に対応して配列された２つの前記基板電極のうち、前記基板電極の配列方向における内側に配置される前記電極部分は、前記配列方向における寸法が、前記部品電極の前記配列方向における寸法以下である請求項１に記載の回路基板。
3. 前記基板電極を２つの前記スリットが交差し、２つの前記スリットが交差する部分に前記部品電極の電極中心が配置される請求項１又は２に記載の回路基板。
4. 少なくとも１つの前記スリットは、一対の前記基板電極が配列される方向と直交する方向に延在する請求項１から３のいずれか１項に記載の回路基板。
5. 前記スリットは、前記樹脂と対向する部分に開口する請求項１から４のいずれか１項に記載の回路基板。
6. 前記部品電極は、前記スリットを跨いでいる請求項１から５のいずれか１項に記載の回路基板。
7. 電子部品と、
   前記電子部品が実装された請求項１から６のいずれか１項に記載の回路基板と、
   前記回路基板を前記電子部品側から封止する樹脂と、
   を含むことを特徴とするパッケージ電子部品。
8. 基板と、前記基板の表面に設けられて電子部品の部品電極とはんだを介して接合される基板電極と、前記基板電極を複数の電極部分に分割する少なくとも１つのスリットと、を含む回路基板に対し、
   前記複数の部分のそれぞれに、はんだペーストを分割して供給することを特徴とする電子部品の実装方法。
9. 前記はんだペーストの面積は、前記複数の電極部分それぞれの面積よりも小さい請求項８に記載の電子部品の実装方法。

Images