JP6091824B2 - 回路基板の表面実装構造、該表面実装構造を備えたプリント基板 - Google Patents

Description

本発明は、配線パターンのランド上に表面実装用電子部品を半田接合するプリント基板の表面実装構造に関するものである。

電子回路基板には、主にプリント配線板が用いられている。プリント配線板に電子部品を実装する方式としては、挿入実装方式と表面実装方式とがある。挿入実装方式とは、プリント配線板の貫通穴に電子部品の電極を挿入し、貫通穴の壁面または貫通穴周囲に形成された電極と電子部品の電極とを、半田によって接合する方式である。また、表面実装方式とは、プリント配線板の表面に形成された電極（ランド）と電子部品の電極とを半田によって接合する方式である。

そして、近年は、電子装置の小型化、薄型化を図るために、電子部品を回路基板上に高密度に実装することが求められており、表面実装方式が主流となってきている。

表面実装方式による電子部品の実装方法について、図２〜５を参照して説明する。図２〜５は、表面実装方式による電子部品（例えば、チップコンデンサ）の実装方法を説明するための図である。

図２に示すように、チップ部品（例えば、チップコンデンサ）１は、直方体状であり、その両端には、メッキ等で形成された電極２ａ、２ｂ が設けられている。そして、図３（ａ）に示すように、プリント基板５の表面に配線パターン４ａ、４ｂが形成され、配線パターン４ａ、４ｂ上に形成されたランドに半田（半田ペースト）３ａ、３ｂが印刷されている。図３（ｂ）は、プリント基板５の表面に配線パターン４ａ、４ｂが形成され、配線パターン４ａ、４ｂ上に形成されたランドに半田（半田ペースト）３ａ、３ｂが印刷された状態を、図３（ａ）のＡ側から見た状態を示している。

そして、プリント基板５の半田３ａ、３ｂ上に、チップ部品１の電極２ａ、２ｂがマウントするように載置される（図４）。その後、リフロー炉に入れられ、半田３ａ、３ｂが加熱溶融されることにより、チップ部品１がプリント基板５に実装される（図５）。

上述した表面実装方式では、リフロー炉で加熱溶融された半田３がランドとチップ部品１の電極２に広がり、その後、冷却されながら固まっていく。しかしながら、チップ部品１、プリント基板５、配線パターン４等の熱収縮率が大きく異なると、チップ部品１とプリント基板５とを接合した部分や、チップ部品１そのものに応力がかかり、チップ部品１やプリント基板５が破壊されたり、接合部分が外れたりする場合がある。

そこで、熱応力による破壊等を防止するために、以下の技術が開示されている。特許文献１には、半田接合部の熱応力を低下させるように、電極の内側端部寄り部分の両側に膨出部を形成したランドの形状が記載されている。また、特許文献２には、基板表面に２つ以上のランドを備え、複数のランドのうちの１つは、基材の表面に接着された部分と基材の表面に接着されておらずかつ基材の表面に対して相対的に移動可能な非接着部とが設けられている構成が記載されている。

特開２００４−２２８３６４号公報（２００４年８月１２日公開） 特開２０１２−１２４４０８号公報（２０１２年６月２８日公開）

上述したように、プリント基板、電子部品（チップ部品）、半田からなる系に温度変化が与えられると、各所に熱応力が生じる。しかしながら、それぞれの部材ごとに熱収縮率（熱膨張量）が異なると、様々な不具合が生じる。

特許文献１に記載の技術では、ランドに膨出部が設けられているのみであり、熱応力による不具合が生じてしまうことに変わりはない。

また、特許文献２に記載の技術では、ランドの構造が複雑になり、プリント基板の生成処理が煩雑になる。

本発明は上記課題を鑑みてなされたものであり、その目的は、熱応力によって生じる不具合を低減するとともに、構成が容易なプリント基板の表面実装構造等を提供することである。

上記課題を解決するために、本発明に係る回路基板の表面実装構造は、回路基板の配線パターンが形成されたランド上に電子部品の電極が半田により接合されている回路基板の表面実装構造において、上記電子部品の電極は複数であるとともに、該電極それぞれが、異なる上記ランドと接合されており、上記ランドの１つである第１ランドが形成された第１配線パターンは、上記回路基板の表面と平行な方向に凸部分を有した凸形状であり、上記第１ランドと接合している上記電極とは異なる電極と接合している第２ランドが形成された第２配線パターンは、上記回路基板の表面と平行な方向に凹部分を有した凹形状であり、上記凸形状および凹形状は、直線で形成されており、上記第１ランドと上記第２ランドとの隙間領域を上記凸形状の突出方向と垂直な方向に伸長した領域と、上記電極とが重ならないことを特徴としている。

リフロー半田法等、熱を用いて半田を溶融させることにより電子部品と回路基板とを接合する方法は、回路基板等に熱応力がかかる。本願発明者は、ランドを形成する配線パターンの形状を凸型および凹型とすることにより、ランドを形成する配線パターンの形状が矩形や円形の場合と比較して、回路基板にかかる熱応力が減少する事を発見した。

そして、上記本発明の一態様によれば、電子部品の電極が接合されるランドを形成する配線パターンが、凸型形状と凹型形状とで形成される。よって、従来のランドを形成する配線パターンが矩形や円形の場合と比較して、回路基板にかかる熱応力を減少させることができ、熱応力によって回路基板が破壊されることを減少させることができるという効果を奏する。

また、従来とランドを形成する配線パターンの形状を異ならせるのみなので、容易な構成で実現できるという効果を奏する。

本発明の第１実施形態を示す図である。 表面実装方式を説明するための図である。 （ａ）〜（ｃ）は、表面実装方式を説明するための図である。 表面実装方式を説明するための図である。 表面実装方式を説明するための図である。 本発明の第２実施形態を示す図である。 本発明の第３実施形態を示す図である。 本発明の効果を説明するための図である。 （ａ）〜（ｄ）は、本発明の効果を説明するための図である。 （ａ）、（ｂ）は、本発明の効果を説明するための図である。 （ａ）、（ｂ）は、本発明の効果を説明するための図である。

〔実施の形態１〕
〔構成〕
本発明の一実施の形態について、図１〜図５に基づいて説明すれば、以下の通りである。図１は、本実施の形態に係るプリント基板５にチップ部品１が搭載されている状態をチップ部品１側から見た図である。

図１に示すように、本実施の形態では、プリント基板５は、基材６の上に配線パターン４を形成しており、チップ部品１の電極２（ａ、ｂ）と配線パターン４（ａ、ｂ）とが半田３（ａ、ｂ）により接合されている。チップ部品１としては、例えばチップコンデンサが考えられる。

また、図１に示すように、本実施の形態では、チップ部品１の電極２がマウントされるランドが形成されている配線パターン４について、一方が凸型、他方が凹型となり、双方の凹凸部分が隙間を空けて嵌まり合う構成となっている。

より詳細には、配線パターン（第１配線パターン）４ａのランド部分が、配線パターン（第２配線パターン）４ｂのランド部分方向に凸部を有した凸型形状となっている。また、配線パターン４ｂのランド部分が、配線パターン４ａのランド部分方向が凹んでいる凹型形状となっている。そして、配線パターン４ａの凸部と配線パターン４ｂの凹部との凹凸部分が隙間を空けて嵌まり合う構成となっている。

本実施の形態では、ランドを形成する配線パターンが上記の形状となることにより、チップ部品１が配線パターン４にリフロー半田法で半田付けされるときの熱による応力によってチップ部品１、配線パターン４等が破壊される可能性を低減することができる。なお、配線パターンが上記の形状となる場合の実験結果は後述する。

〔製造プロセス〕
次に、プリント基板５にチップ部品１を実装するプロセスについて、図２〜５を参照して説明する。本実施の形態では、表面実装方式によりチップ部品１をプリント基板５に実装している。なお、プリント基板５にチップ部品１を実装するプロセスは、従来技術と同様である。

まず、直方体状のチップ部品１の両端に、メッキ等で形成された電極２（ａ、ｂ）を設ける（図２）。一方、プリント基板５には配線パターン４が形成されるとともに、配線パターン４にはランド部分が形成される。本発明におけるランド部分は、例えば、プリント基板５の上に、ソルダーレジストのような保護膜を塗布して加熱乾燥し、露光パターン（マスク）を通して紫外線を照射し、ランドまたはチップ部品に相当する部分を現像液で除去し、配線パターン４を部分的に露出させることで形成することができる。なお、図ではソルダーレジストは省略している。

また、ランド部分には、半田３が印刷されており（図３（ａ））、半田３部分にチップ部品１の電極２がマウントされ（図４）、リフロー炉に入れられて、半田３が加熱溶融することにより、プリント基板５にチップ部品１が実装される（図５）。また、図３（ｃ）に示すように、図３（ａ）のＡ側から見た状態では、配線パターン４ａ（第１ランド）が凸型形状、配線パターン４ｂ（第２ランド）が凹型形状となっている。

〔実施の形態２〕
次に、本発明の他の実施の形態について、図６を参照して説明する。図６は、本発明の第２実施形態を説明するための図である。

図６に示すように、本実施の形態では、ランドが形成されている配線パターン４ａの形状が凸型、ランドが形成されている配線パターン４ｂの形状が凹型となっているとともに、凸部分および凹部分がテーパ形状となっている。

このように、配線パターン４ａ、ｂのランド部分の凸部分および凹部分をテーパ形状とした場合も、チップ部品１が配線パターン４にリフロー半田法で半田付けされるときの熱による応力によってチップ部品１、配線パターン４等が破壊される可能性を低減することができる。

〔実施の形態３〕
次に、本発明のさらに他の実施の形態について、図７を参照して説明する。図７は、本発明の第３実施形態を説明するための図である。

図７に示すように、本実施の形態では、プリント基板５に、複数のチップ部品１を実装する場合に、配線パターン４ａと配線パターン４ｂとの凹凸部分が互い違いとなるように構成されている。

より詳細には、配線パターン４ａには、凸型形状と凹型形状とが連続して形成され、配線パターン４ｂには、配線パターン４ａの凹凸形状と嵌まり合うように、凹型形状と凸型形状とが連続して形成されている。

これにより、実装するチップ部品１が複数の場合も、チップ部品１が配線パターン４にリフロー半田法で半田付けされるときの熱による応力によってチップ部品１、配線パターン４等が破壊される可能性を低減することができる。

なお、図７では、チップ部品１が３つの場合を示しているが、チップ部品１の数はこれに限定されない。また、図７では、ランド部分の凹凸形状は矩形の場合を示しているが、上記実施形態２と同様にテーパ形状とするものであってもよい。

〔解析結果１〕
次に、本実施の形態に係るランドが形成された配線パターンの形状によって、熱応力がどのように変化するのかを構造解析ツールを用いて解析した結果を、図８、９を参照して説明する。

図８は、解析用のモデルを示す図である。図８に示すように、解析用のモデルは、コア材１２の両面に銅箔１１が貼り付けられているプリント基板１４の上面にパターンを形成し、チップ部品１３を実装させたものを用いている。なお、図中の１０は電極の境界を示している。なお、コア材１２は、厚さ０．４３ｍｍのテフロン（登録商標）、銅箔１１の厚さは、０．０３５ｍｍである。また、プリント基板１４は、５０ｍｍ×２５ｍｍで、チップ部品１３は、１００５サイズ（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）である。

また、解析条件は、リフロー炉で加熱（２２０℃前後）された後に室温（25℃）に下がる行程を想定している。そして、温度が下がるときに半田が固まるとともに、プリント基板１４の熱による変形が元に戻るときの、チップ部品１３とパターンとの接合位置における電極の境界における応力を算出した。

また、応力を算出したパターンの例を図９に示す。図９に示すように４つのパターン（（ａ）〜（ｄ））について応力を算出した。パターン（ａ）、（ｂ）は、従来のランドの形状であり、パターン（ｃ）、（ｄ）は、上述した本実施の形態に係るランドが形成された配線パターンの形状である。

上記パターン（ａ）〜（ｄ）について、構造解析ツールで解析した結果を下記表１に示す。ここで、“＋”の値は引張り、“−”の値は圧縮の力を示している。

表１に示すように、パターン（ａ）、（ｂ）と比較してパターン（ｃ）、（ｄ）では、引っ張りの力が減少している。よって、本実施の形態に係るランドが形成された配線パターンの形状によれば、従来と比較して熱応力による引っ張りの力が減少し、チップ部品１やプリント基板５が破壊される可能性を減少させることができる。

なお、本発明は上述した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

また、本発明は、プリント基板を使用して構成される電子回路全般に適用可能である。

〔解析結果２〕
次に、配線パターン４の凹凸部分の嵌合の度合によって、生じる応力を解析した結果を、図１０、図１１を参照して説明する。図１０（ａ）は、パターンの凹凸部分が、嵌まり合わず、凸部分と凹部分とが向かい合うような状態を示す図であり、図１０（ｂ）は、パターンの凹凸部分が嵌まり合う状態を示す図である。

図１０（ａ）に示すように、パターン１００１の凸部分とパターン１００２の凹部分とが嵌まり合っていない場合、熱応力（高温（例えば、２２０℃前後）から温度が下がることにより生じる力）によりパターン１００１とパターン１００２との間の部分（図１０（ａ）のＴの部分）が変形しやすい。

一方、図１０（ｂ）に示すように、パターン１０１１の凸部分とパターン１０１２の凹部分とが嵌まり合っている場合、熱応力による変形は、図１０（ａ）の場合と同様に、パターン１０１１とパターン１０１２との間の部分（図１０（ｂ）のＸの部分）に生じるが、変形の度合は図１０（ａ）の場合よりも少ない。

なお、図１０（ａ）において、Ｔの位置で切断した場合、切断面に配線パターンは出てこない。一方、図１０（ｂ）においては、Ｘ、Ｙ、Ｚの何れの位置で切断した場合であっても、切断面に配線パターンが出てくる。よって、配線パターン凹凸部分が嵌合している状態とは、電子部品の長辺方向に垂直な線で切断した場合に、何れの位置で切断しても、切断面に配線パターンが存在する構成と表現することもできる。

次に、図１１を参照して、図１０に示した基板に電子部品１１０１を搭載した場合に、電子部品１１０１の電極と電子部品１１０１本体との境界部分にかかる応力について説明する。図１０（ａ）に示すような基板に電子部品１１０１を搭載した場合、熱応力による変形は図１１（ａ）に示すようになる。このときに、電子部品１１０１本体との境界部分であるａ_１部およびｂ_１部にかかる応力値を下記表２に示す。

一方、図１０（ｂ）に示すような基板に電子部品１１０１を搭載した場合、熱応力による変形は図１１（ｂ）に示すようになる。このときに、電子部品１１０１本体との境界部分であるａ_２部およびｂ_２部にかかる応力値を下記表３に示す。

表２および表３を比較すれば明らかなように、パターンの凹凸部分が嵌合しているほうが、電子部品１１０１本体との境界部分にかかる応力は低く、熱応力により電子部品１１０１等が破壊される可能性が低くなる。

なお、図７に示すような電子部品が複数個搭載されている場合は、配線パターンの間である曲がりやすい部分が電子部品と重なることになるが、配線パターンの凹凸部分も複数重なることになるため、熱応力による変形は少なくなると考えられる。

〔まとめ〕
以上のように、本実施の形態に係る回路基板の表面実装構造は、回路基板の表面実装構造であって、該回路基板の配線パターンに形成されたランド上に電子部品の電極が半田により接合されている回路基板の表面実装構造において、上記電子部品の電極は複数であるとともに、該電極それぞれが、異なる上記ランドと接合されており、上記ランドの１つである第１ランドが形成された第１配線パターンは、上記回路基板の表面と平行な方向に凸部分を有した凸形状であり、上記第１ランドと接合している上記電極とは異なる電極と接合している第２ランドが形成された第２配線パターンは、上記回路基板の表面と平行な方向に凹部分を有した凹形状であり、上記凸形状および凹形状は、直線で形成されており、
上記第１ランドと上記第２ランドとの隙間領域を上記凸形状の突出方向と垂直な方向に伸長した領域と、上記電極とが重ならないことを特徴としている。

リフロー半田法等、熱を用いて半田を溶融させることにより電子部品と回路基板とを接続する方法は、回路基板等に熱応力がかかる。本願発明者は、ランドを形成する配線パターンの形状を凸型および凹型とすることにより、ランドを形成する配線パターンの形状が矩形や円形の場合と比較して、回路基板にかかる熱応力が減少する事を発見した。

そして、上記構成によれば、電子部品の電極が接合されるランドを形成する配線パターンが、凸型形状と凹型形状とで形成される。よって、従来のランドを形成する配線パターンが矩形や円形の場合と比較して、回路基板にかかる熱応力を減少させることができ、熱応力によって回路基板が破壊されることを減少させることができる。

また、従来とランドを形成する配線パターンの形状を異ならせるのみなので、容易な構成で実現できる。

本実施の形態に係る表面実装構造では、上記第１配線パターンと上記第２配線パターンとは、該第１配線パターンの凸部分と該第２配線パターンの凹部分とが向かい合うように配置されていてもよい。

本実施の形態に係る表面実装構造では、上記第１配線パターンの凸部分と上記第２配線パターンの凹部分とは、凹凸部分が所定の間隔を空けて嵌まり合うように配置されていてもよい。

上記の構成によれば、凸型形状の第１配線パターンと凹型形状の第２配線パターンとが無駄なく配置されるので、より狭い領域に適切にランドが形成された配線パターンを配置することができ、より高密度に電子部品を実装することができる。

本実施の形態に係る表面実装構造では、上記第１配線パターンの凸部分と上記第２配線パターンの凹部分とは、テーパ状に形成されているものであってもよい。

本願発明者は、ランドが形成された配線パターンの凸部分、および凹部分がテーパ状であっても、回路基板にかかる熱応力が減少する事を発見した。よって、上記の構成により、回路基板にかかる熱応力を減少させることができ、熱応力によって回路基板が破壊されることを減少させることができる。

本実施の形態に係る表面実装構造では、上記電子部品は、直方体形状で、長手方向の両端部に上記電極が設けられており、上記回路基板には、複数個の上記電子部品が、該電子部品の長手方向が平行となるように配置され、上記第１ランドには、上記複数個の電子部品の一方の電極が接合され、上記第２ランドには上記複数個の電子部品の他方の電極が接合されており、上記第１ランドが形成された上記第１配線パターンは、隣り合う上記電子部品の電極が接合されている部分が、凸部分および凹部分となるように形成されており、上記第２ランドが形成された上記第２配線パターンは、隣り合う上記電子部品の電極が接合されている部分が、凸部分および凹部分となるように形成されているとともに、上記電子部品の一方の電極が上記第１配線パターンにおいて凸部分と接合されている場合は、当該電子部品の他方の電極は凹部分に接合され、上記電子部品の一方の電極が上記第１配線パターンにおいて凹部分と接合されている場合は、当該電子部品に他方の電極は凸部分に接合されており、上記第１配線パターンの凹凸部分と上記第２配線パターンの凹凸部分とは、互いに所定の間隔を空けて嵌まり合うように配置されているものであってもよい。

上記の構成によれば、複数の電子部品が実装される場合に、隣り合う電子部品の電極が接合されているランドが形成された配線パターンの形状が凸部分および凹部分となるよう形成される。これにより、電子部品が複数実装される場合も、回路基板にかかる熱応力を減少させることができ、熱応力によって回路基板が破壊されることを減少させることができる。

上記表面実装構造を備えたプリント基板は、上述した効果を奏することができる。

チップ部品を実装させるプリント基板に好適である。

１ チップ部品（電子部品）
２（ａ、ｂ） 電極
３（ａ、ｂ） 半田
４（ａ、ｂ） 配線パターン（第１配線パターン、第２配線パターン、第１ランド、第２ランド）
５ プリント基板（回路基板）
６ 基材

Claims (6)

1. 回路基板の表面実装構造であって、該回路基板の配線パターンに形成されたランド上に電子部品の電極が半田により接合されている回路基板の表面実装構造において、
   上記電子部品の電極は複数であるとともに、該電極それぞれが、異なる上記ランドと接合されており、
   上記ランドの１つである第１ランドが形成された第１配線パターンは、上記回路基板の表面と平行な方向に凸部分を有した凸形状であり、
   上記第１ランドと接合している上記電極とは異なる電極と接合している第２ランドが形成された第２配線パターンは、上記回路基板の表面と平行な方向に凹部分を有した凹形状であり、
   上記凸形状および凹形状は、直線で形成されており、
   上記第１ランドと上記第２ランドとの隙間領域を上記凸形状の突出方向と垂直な方向に伸長した領域と、上記電極とが重ならないことを特徴とする表面実装構造。
2. 上記第１配線パターンと上記第２配線パターンとは、該第１配線パターンの凸部分と該第２配線パターンの凹部分とが向かい合うように配置されていることを特徴とする請求項１に記載の表面実装構造。
3. 上記第１配線パターンの凸部分と上記第２配線パターンの凹部分とは、凹凸部分が所定の間隔を空けて嵌まり合うように配置されていることを特徴とする請求項１または２に記載の表面実装構造。
4. 上記第１配線パターンの凸部分と上記第２配線パターンの凹部分とは、テーパ状に形成されていることを特徴とする請求項１〜３のいずれか１項に記載の表面実装構造。
5. 上記電子部品は、直方体形状で、長手方向の両端部に上記電極が設けられており、
   上記回路基板には、複数個の上記電子部品が、該電子部品の長手方向が平行となるように配置され、
   上記第１ランドには、上記複数個の電子部品の一方の電極が接合され、上記第２ランドには上記複数個の電子部品の他方の電極が接合されており、
   上記第１ランドが形成された上記第１配線パターンは、隣り合う上記電子部品の電極が接合されている部分が、凸部分および凹部分となるように形成されており、
   上記第２ランドが形成された上記第２配線パターンは、隣り合う上記電子部品の電極が接合されている部分が、凸部分および凹部分となるように形成されているとともに、上記電子部品の一方の電極が上記第１配線パターンにおいて凸部分と接合されている場合は、当該電子部品の他方の電極は凹部分に接合され、上記電子部品の一方の電極が上記第１配線パターンにおいて凹部分と接合されている場合は、当該電子部品に他方の電極は凸部分に接合されており、
   上記第１配線パターンの凹凸部分と上記第２配線パターンの凹凸部分とは、互いに所定の間隔を空けて嵌まり合うように配置されていることを特徴とする請求項１〜４のいずれか１項に記載の表面実装構造。
6. 請求項１〜５のいずれか１項に記載の表面実装構造を備えたプリント基板。

Images