JP2005123236A - モジュールの製造方法 - Google Patents

モジュールの製造方法 Download PDF

Info

Publication number
JP2005123236A
JP2005123236A JP2003353449A JP2003353449A JP2005123236A JP 2005123236 A JP2005123236 A JP 2005123236A JP 2003353449 A JP2003353449 A JP 2003353449A JP 2003353449 A JP2003353449 A JP 2003353449A JP 2005123236 A JP2005123236 A JP 2005123236A
Authority
JP
Japan
Prior art keywords
cover
solder
cream solder
module
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003353449A
Other languages
English (en)
Other versions
JP4273918B2 (ja
Inventor
Tomohide Ogura
智英 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003353449A priority Critical patent/JP4273918B2/ja
Publication of JP2005123236A publication Critical patent/JP2005123236A/ja
Application granted granted Critical
Publication of JP4273918B2 publication Critical patent/JP4273918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】転写プレート11の厚みが厚く、接続部へ転写されるクリームはんだ13aの量は多くなるので、押し出しピン14による押さえつけや、カバーを装着したときのクリームはんだの押さえつけによりクリームはんだ13aが接続部より溢れ、ショートが発生する。
【解決手段】プリント基板22にクリームはんだ61を印刷する印刷工程52と、この印刷工程52の後でクリームはんだ61をはんだ付けするリフロー工程4と、このリフロー工程4の後でカバー27とランド26との接続部へフラックスを塗布し、カバー27をその曲げ部28とランドとを対向する位置で装着するカバー装着工程56と、このカバー装着工程56の後で前記ランド26のはんだを再度溶融させる再溶融工程57とを有したものである。
これにより、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を実現できる。
【選択図】図1

Description

本発明は、VCOや高周波モジュール等のシールドカバーを装着するモジュール等に用いるモジュールの製造方法に関するものである。
以下、従来のモジュールの製造方法について図面を用いて説明する。図10は従来におけるモジュールの製造方法のフローチャート図である。図10において、1は、プリント基板が複数個連結されたシート基板であり、電子部品(図示せず)などをはんだ付けする箇所にはんだ付け用ランドが設けられているものである。
2は、シート基板1へクリームはんだを印刷する印刷工程であり、スクリーンを用いてクリームはんだが印刷される。なお、ここでカバーがはんだ付けされる箇所はクリームはんだを印刷しない非印刷箇所としてある。そして、電子部品装着工程3では、クリームはんだが印刷されたシート基板1へ電子部品(図示せず)が装着される。
4は、この電子部品装着工程の後でクリームはんだを溶融し、電子部品をシート基板1へはんだ付けするリフロー工程である。
そして、5は、リフロー工程の後に設けられたクリームはんだ転写工程であり、カバーをはんだ付けするシート基板のランドと対向する位置に孔を有した転写板を用いて、シート基板1上へクリームはんだを転写する工程である。
ここで、転写工程5について以下図面を用いて説明する。図11は、この転写工程5における転写手段の断面図である。このクリームはんだ転写工程5では、約1mmの厚みの転写板11の孔12へクリームはんだ13を埋め込み、その孔12に挿通可能な押し出しピン14を下方(図11矢印A方向)へ移動することによって孔12に埋め込んだクリームはんだ13をプリント基板22上へ押し出すことでクリームはんだ13をプリント基板22上へ転写するものである。なお、このときクリームはんだ13を確実にプリント基板22上へ転写するために、プリント基板22上でクリームはんだ13aは押し出しピン14によってプリント基板22へ押し付けられる。
そして、クリームはんだ転写工程で転写されたクリームはんだ上へカバー装着工程6によりカバーを装着し、溶融工程7によって加熱し、転写したクリームはんだを溶かしてカバーをシート基板へはんだ付けしていた。
そして、カバーがはんだ付けされたシート基板1を分割工程8で分割し、検査工程9によって電気特性を検査することでモジュールを完成する。その後、包装工程10でテーピングなどの包装が施されていた。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2001−313224号公報
しかしながらこのような従来のモジュールの製造方法では、転写プレート11の厚みが厚く、接続部へ転写されるクリームはんだ13aの量は多くなるので、押し出しピン14による押さえつけや、カバーを装着したときのクリームはんだの押さえつけによりクリームはんだ13aが接続部より溢れ、カバーの内部で電子部品などとショートを発生するという問題を有していた。
そこで本発明は、この問題を解決したもので、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を提供することを目的としたものである。
この目的を達成するために本発明のモジュールの製造方法は、複数のプリント基板が連結されたシート基板の電子部品のはんだけ箇所と前記接続部とにクリームはんだを印刷する印刷工程と、この印刷工程の後で前記プリント基板の一方の面に電子部品を装着する装着工程と、この装着工程の後で前記クリームはんだをはんだ付けするリフロー工程と、このリフロー工程の後で前記接続部へフラックスを塗布し、前記カバーをその側面部の端部と前記接続部とを対向する位置で装着するカバー装着工程と、このカバー装着工程の後で前記接続部のはんだを再度溶融させる再溶融工程と、この再溶融工程の後で前記シート基板を複数のプリント基板へ分割する分割工程と、この分割したプリント基板を検査する検査工程とを有したものである。
これにより、接続部へフラックスを塗布する塗布工程を有しているので、印刷工程で供給されたはんだによって接続部とカバーとを接続することができ、接続部のはんだによる接続部と電子部品とのショートを防止することができる。
本発明の請求項1に記載の発明は、プリント基板と、プリント基板の一方の面に装着された電子部品と、この電子部品の上方を覆うように設けられた金属製のカバーと、このカバーの4方全ての側面部先端に設けられた端部と対向するとともに前記プリント基板の一方の面上に設けられた接続部と、この接続部が接続されるとともに前記プリント基板の方の面に形成されたグランド電極とを備えたモジュールの製造方法において、前記モジュールの製造方法は、複数のプリント基板が連結されたシート基板の電子部品のはんだ付け箇所と前記接続部とにクリームはんだを印刷する印刷工程と、この印刷工程の後で前記プリント基板の一方の面に電子部品を装着する装着工程と、この装着工程の後で前記クリームはんだをはんだ付けするリフロー工程と、このリフロー工程の後で前記接続部へフラックスを塗布し、前記カバーをその側面部の端部と前記接続部とを対向する位置で装着するカバー装着工程と、このカバー装着工程の後で前記接続部のはんだを再度溶融させる再溶融工程と、この再溶融工程の後で前記シート基板を複数のプリント基板へ分割する分割工程と、この分割したプリント基板を検査する検査工程とを有したモジュールの製造方法であり、これにより、接続部へフラックスを塗布する塗布工程を有しているので、印刷工程で供給されたはんだによって接続部とカバーとを接続することができる。従って、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を実現できる。
また、カバー4面全周に設けられた端部が接続部とはんだ付け接合されるので、シールド性の良好なモジュールを得ることができるモジュールの製造方法を実現できる。
請求項2に記載の発明は、カバーは絞り加工によって成形された請求項1に記載のモジュールの製造方法であり、カバーを孔や隙間なく成形することができるのでシールド性が良い。
請求項3に記載の発明は、カバーの端部には接続部と対向した曲げ部を有し、この曲げ部が接続部とはんだ付け接続される請求項1に記載のモジュールの製造方法であり、カバー側面の先端部が折り曲げられているので、接続部と対向する面積を大きくすることができる。従って、接続部においてカバーを確りとはんだ付けすることができる。
請求項4に記載の発明は、前記接続部には、カバーとの接続を阻止する欠落部が略等間隔で形成された請求項1に記載のモジュールの製造方法であり、欠落部が等間隔で設けられているので、リフロー工程において接続部におけるはんだの高さを略均一にすることができる。従って、カバーの装着位置の精度が良くできる。また、カバーの端部全周を隙間なくはんだ付けすることができる。
請求項5に記載の発明は、欠落部はカバー側面部の内側に形成された請求項1に記載のモジュールの製造方法であり、カバーの内側にも確実にはんだフィレットを形成できるので、熱衝撃サイクルなどに対してはんだ付け部の信頼性は高くなる。
以上のように本発明によれば、複数のプリント基板が連結されたシート基板の電子部品のはんだ付け箇所と前記接続部とにクリームはんだを印刷する印刷工程と、この印刷工程の後で前記プリント基板の一方の面に電子部品を装着する装着工程と、この装着工程の後で前記クリームはんだをはんだ付けするリフロー工程と、このリフロー工程の後で前記接続部へフラックスを塗布し、前記カバーをその側面部の端部と前記接続部とを対向する位置で装着するカバー装着工程と、このカバー装着工程の後で前記接続部のはんだを再度溶融させる再溶融工程と、この再溶融工程の後で前記シート基板を複数のプリント基板へ分割する分割工程と、この分割したプリント基板を検査する検査工程とを有したものである。
これにより、接続部へフラックスを塗布する塗布工程を有しているので、印刷工程で供給されたはんだによって接続部とカバーとを接続することができる。従って、接続部のはんだによる接続部と電子部品とのショートを防止することができるモジュールの製造方法を実現できる。
また、カバー4面全周に設けられた端部が接続部とはんだ付け接合されるので、シールド性の良好なモジュールを得ることができるモジュールの製造方法を実現できる。
(実施の形態1)
以下、本発明の実施の形態1について、図面を用いて説明する。図2は、本実施の形態1における電圧制御発振器の断面図である。図2において、21は、電圧制御発振器(以下VCOと言う。なおここではモジュールの一例として用いた)であり、携帯電話などに用いられるものであり、1.8GHzの高周波信号を発振するものである。そして、モジュール21は携帯電話に搭載されるために、その大きさは、縦が11mmで、幅が12mmであり、高さが1.9mmと非常に小さくしている。
次に22は、VCO21のプリント基板であり、厚みが0.6mmの4層基板を用いている。そして、23は、プリント基板22の一方の面22a面側に設けられたランドであり、このランド23上には電子部品24がクリームはんだ25によって接続されている。26は、プリント基板22の一方の面22aに設けられたカバー接続用のランド(接続部の一例として用いた)であり、VCO21を構成する回路を囲むように設けられている。なお、本実施の形態1におけるクリームはんだ61a、61bは、錫・銀系の鉛フリーはんだを用いている。
27は、金属製のカバーであり、本実施の形態1においては絞り加工によって成形されたものである。このように、VCOに絞り加工によるカバー27を用いているので、加工による隙間などがなく、シールド性が良好である。従って、発振信号の漏洩が小さなVCOが実現できる。
そして、カバー27の側面部27aの先端には曲げ部28が設けられ、この曲げ部28とランド26とは対向するような位置となる。そして、これらの曲げ部28とランド26とがクリームはんだ25aによって接続される。なお、この曲げ部28はカバー27の側面27aの周囲全てに対して形成することで、カバー27の全周でランド26と接続されるので、確りとシールドすることができる。
29は、プリント基板22の他方の面22bに形成された電極であり、この電極によってVCO21が装着されるマザー基板と接続される。
なお、本実施の形態においてこの電極29は、1.6mmの角形のランドとしている。
次に図3は、本実施の形態1におけるグランド電極の拡大図である。図3において、グランド電極29aの周りには導体の非形成部31が4隅に形成され、その非形成部の間に幅0.8mmのグランドとの接続部32を形成している。そして、1.75mm角のソルダーレジスト膜の非形成部33を設けてある。これにより、非形成部31がVCOをマザー基板へはんだ付けするときの熱が拡散し難くなるので、はんだが溶融し易くなる。なお、このグランド電極29aとランド26は電気的に接続されることによって、カバー27で確りとシールドできることとなる。
次に図4は、本実施の形態1におけるプリント基板の上面図を示す。図4において、図2と同じものは同じ番号を付しその説明は簡略化する。図4において、41は、ランド26欠落部であり、約1.8mmの略等間隔に設けられている。本実施の形態1においてはこの欠落部41は、ランド26の所定の位置に幅0.3mmでソルダーレジスト膜を形成しておくことで得ている。なお、この欠落部は、ソルダーレジストで形成したが、これはランド26の銅箔自体を欠落させることや、スルーホールを設けることによって形成しても良い。
次に、本発明の実施の形態1におけるモジュールの製造方法について図面を用い説明する。図1は、本実施の形態1のフローチャートであり、図5は部品装着工程でクリームはんだの上に電子部品が装着された状態のプリント基板の上面図である。そして、図6から図9は各工程におけるクリームはんだの断面図である。図1から図9において、図2、図3や図10と同じものについては同じ番号を付しその説明は簡略化してある。
52は、スクリーン印刷工程であり、プリント基板22が49枚連結したシート基板51にクリームはんだ61a、61b(図5に示す)が印刷される印刷工程である。なおこの印刷工程52では、約100ミクロンメートルとメタルスクリーンを用いてクリームはんだを印刷している。これは、VCO21を小形化のために、電子部品24同士の間隔62は約0.15mmとしている。また、クリームはんだ61には約0.5mm〜1.0mmの非塗布部63を設けておく。
次に、部品装着工程3で、印刷工程52でスクリーン印刷されたシート基板51に電子部品24を装着し、リフロー工程4によってこれらのクリームはんだ61a、61bを溶融させ、電子部品24をプリント基板22へ装着する。
そして図6は、このリフロー工程4が完了した状態におけるランド26の横断面図であり、図7は同縦断面図である。図6、図7において、図2から図5と同じものは同じ番号を付しその説明は簡略化してある。図6、図7において、71はソルダーレジスト膜であり、その一部がランド26上まで延在して形成されることによって欠落部41が形成されている。
そして、リフロー工程4が完了すると、クリームはんだ61aは一旦溶融し、欠落部41を除いてランド26上全体に拡がる。このとき、クリームはんだ61aはその表面張力などによって、ランド26の角近傍へ集中しやすくなる。そこで本実施の形態1においては、ランド26に欠落部41を設けることによってクリームはんだ61aの溶融による集中を防ぎ、リフロー工程4の後でのランド全体の高さ72を略等しくすることができる。従って、カバー27を精度良く装着することができ、VCO21の回路とのショートなどが発生し難くなるので、VCOを小型化することができる。
53は、リフロー工程4の後に設けられたレーザトリミング工程であり、VCO21の回路のパターンインダクタンス(図示せず)をレーザ加工によってトリミングし、発振周波数を所定の周波数へ調整する工程である。
54は、レーザトリミング工程53の後で、リフローはんだ付けによる微小なはんだボールや、フラックスの残渣やレーザトリミングによる銅箔屑などを除去する洗浄工程である。この洗浄工程54により、はんだボールや、フラックス残渣やトリミング屑などを除去することによって、回路間のショートや湿度などによる周波数のドリフトなどを小さくすることができる。
次に55は、フラックス塗布工程であり、カバー27の曲げ部28にフラックスを塗布する工程である。このフラックス塗布工程55では、フラックス皿の中でスキージを掻き、皿上に約0.5mmのフラックス膜を形成させる。そして、曲げ部28をフラックス膜に浸漬することで曲げ部28にフラックスを付着させる。
そして、カバー装着工程56によって、フラックス塗布工程55でフラックスが塗布されたカバー27をプリント基板22上に装着する。なお、このときランド26と曲げ部28とが対向する位置に装着する。つまり、本実施の形態においては、カバー27側にフラックスを塗布することによってカバー27とランド26との接続部にフラックスが供給されることとなる。
なお、ここで図8は、本実施の形態1におけるカバー装着された状態を上面から見た要部断面図である。図8において、カバー27の内面27b(図8)内に、欠落部41の先端41aが収まる位置に装着される。これによって欠落部41の間のクリームはんだ61aが拡がってはんだ付けされることを防ぐことができる。従って、カバー27とランド26とを確りとはんだ付け接続することができる。
57は、再溶融工程であり、一度硬化したクリームはんだ61aを再溶融させる工程である。ただし、このときフラックスがカバー27に塗布しているので、クリームはんだ61aは容易に再溶融する。なお、本実施の形態1におけるクリームはんだ61aは融点が217℃〜219℃の鉛フリーはんだであるので、再溶融工程における再溶融温度は、245℃±5℃としている。また、フラックスはカバー27側に塗布しているので、フラックスはクリームはんだ61aにのみ塗布することができる。従って、洗浄工程54で清浄化したプリント基板のフラックスによる汚れは発生し難くなる。
図9(a)、(b)は、本実施の形態1におけるVCOを再溶融完了後に側面から見た要部断面図である。なお、図9(b)は欠落部41の断面を示している。まず図9(a)に示したように、欠落部41の間においては、曲げ部28とランド26とが対向する部分以外に、ランド26とカバー27の内面27bとの間にも、クリームはんだ61aによるフィレット61が形成される。これによりカバー27とランド26とは確りとはんだ付けされる。
一方、欠落部41においては、曲げ部28とランド26とが対向する部分ではんだ付けされる。つまりこの欠落部41によって隣接するランド26同士が分割されることとなるので、クリーム半田61aが隣接するランド26へ流れない。従って確りとカバー27とランド26とを半田付けすることができる。
以上のような構成によって、印刷工程52で印刷されたクリームはんだ61aを用いてカバー27をはんだ付けしているので、ランド26のはんだ61aによって、電子部品24間でショートを発生し難くなる。
なお、フラックスはカバー27の曲げ部28に塗布することにより、クリームはんだ61aを再溶融することができ、カバー27とランド26とをはんだ付けできる。
また、カバー27には曲げ部28を有しているので、ランド26との対向する面積を大きくできる。従って、確りとカバー27をはんだ付けできる。
さらに、欠落部41を設けることによって、カバー27の装着時にクリームはんだ61aの高さ72を略均一にできるとともに、欠落部の間でフィレットを確実に形成することができ、カバー27とランド26との間を確りとはんだ付けすることができる。
本発明にかかるモジュールの製造方法は、接続部のはんだによる接続部と電子部品とのショートを防止することができるという効果を有し、特にVCOや高周波モジュール等のシールドカバーを装着するモジュール等に対して利用すると有用である。
本発明の実施の形態1におけるモジュールの製造方法のフローチャート 同、断面図 同、要部詳細図 同、プリント基板の上面図 同、部品装着後におけるプリント基板を上面から見た図 同、要部拡大断面図 同、要部拡大断面図 同、上面から見た要部拡大断面図 (a)同、断面図、(b)同、欠落部の断面図 従来のモジュールにおける製造フローチャート 転写工程における転写手段の断面図
符号の説明
3 装着工程
4 リフロー工程
8 分割工程
9 検査工程
21 VCO
22 プリント基板
24 電子部品
26 ランド
27 カバー
28 曲げ部
29a グランド電極
52 印刷工程
55 フラックス塗布工程
56 カバー装着工程

Claims (5)

  1. プリント基板と、プリント基板の一方の面に装着された電子部品と、この電子部品の上方を覆うように設けられた金属製のカバーと、このカバーの4方全ての側面部先端に設けられた端部と対向するとともに前記プリント基板の一方の面上に設けられた接続部と、この接続部が接続されるとともに前記プリント基板の方の面に形成されたグランド電極とを備えたモジュールの製造方法において、前記モジュールの製造方法は、複数のプリント基板が連結されたシート基板の電子部品のはんだ付け箇所と前記接続部とにクリームはんだを印刷する印刷工程と、この印刷工程の後で前記プリント基板の一方の面に電子部品を装着する装着工程と、この装着工程の後で前記クリームはんだをはんだ付けするリフロー工程と、このリフロー工程の後で前記接続部へフラックスを塗布し、前記カバーをその側面部の端部と前記接続部とを対向する位置で装着するカバー装着工程と、このカバー装着工程の後で前記接続部のはんだを再度溶融させる再溶融工程と、この再溶融工程の後で前記シート基板を複数のプリント基板へ分割する分割工程と、この分割したプリント基板を検査する検査工程とを有したモジュールの製造方法。
  2. カバーは絞り加工によって形成された請求項1に記載のモジュールの製造方法。
  3. カバーの端部には接続部と対向した曲げ部を有し、この曲げ部が接続部とはんだ付け接続される請求項1に記載のモジュールの製造方法。
  4. 前記接続部には、カバーとの接続を阻止する欠落部が略等間隔で形成された請求項1に記載のモジュールの製造方法。
  5. 欠落部はカバー側面部の内側に形成された請求項1に記載のモジュールの製造方法。
JP2003353449A 2003-10-14 2003-10-14 モジュールの製造方法 Expired - Fee Related JP4273918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003353449A JP4273918B2 (ja) 2003-10-14 2003-10-14 モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003353449A JP4273918B2 (ja) 2003-10-14 2003-10-14 モジュールの製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007100236A Division JP4274264B2 (ja) 2007-04-06 2007-04-06 モジュールの製造方法
JP2008332580A Division JP2009111410A (ja) 2008-12-26 2008-12-26 モジュール

Publications (2)

Publication Number Publication Date
JP2005123236A true JP2005123236A (ja) 2005-05-12
JP4273918B2 JP4273918B2 (ja) 2009-06-03

Family

ID=34611735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003353449A Expired - Fee Related JP4273918B2 (ja) 2003-10-14 2003-10-14 モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4273918B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180237A (ja) * 2005-12-27 2007-07-12 Kyocera Corp 回路基板及び携帯無線機
JP2009088754A (ja) * 2007-09-28 2009-04-23 Sharp Corp 高周波モジュール及びそれを用いた通信装置
JP2010093219A (ja) * 2008-10-13 2010-04-22 Askey Computer Corp 通信製品の回路板及びその製法
WO2011074541A1 (ja) * 2009-12-18 2011-06-23 三菱電機株式会社 電子部品パッケージ
JP2015041667A (ja) * 2013-08-21 2015-03-02 アルプス電気株式会社 電子回路ユニット及び電子回路ユニットの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180237A (ja) * 2005-12-27 2007-07-12 Kyocera Corp 回路基板及び携帯無線機
JP2009088754A (ja) * 2007-09-28 2009-04-23 Sharp Corp 高周波モジュール及びそれを用いた通信装置
JP2010093219A (ja) * 2008-10-13 2010-04-22 Askey Computer Corp 通信製品の回路板及びその製法
WO2011074541A1 (ja) * 2009-12-18 2011-06-23 三菱電機株式会社 電子部品パッケージ
JP5372175B2 (ja) * 2009-12-18 2013-12-18 三菱電機株式会社 電子部品パッケージ
US8912453B2 (en) 2009-12-18 2014-12-16 Mitsubishi Electric Corporation Electronic component package
JP2015041667A (ja) * 2013-08-21 2015-03-02 アルプス電気株式会社 電子回路ユニット及び電子回路ユニットの製造方法

Also Published As

Publication number Publication date
JP4273918B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
JP5137895B2 (ja) 回路基板接続体の製造方法
JP2002361832A (ja) 印刷用マスクおよび印刷方法、実装構造体およびこの実装構造体の製造方法
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
US10843284B2 (en) Method for void reduction in solder joints
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
JP4274264B2 (ja) モジュールの製造方法
JP4273918B2 (ja) モジュールの製造方法
JP2009111410A (ja) モジュール
US20120012376A1 (en) Assembly, and associated method, for forming a solder connection
KR100489152B1 (ko) 전자 부품들이 장착된 프린팅된 회로 기판을 포함하는구조체 및 이를 제조하기 위한 방법
JP2001156488A (ja) シールドケース付き電子部品及びその製造方法
US6296174B1 (en) Method and circuit board for assembling electronic devices
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2010034168A (ja) 電子部品ハンダ付け方法
JP2008103547A (ja) 半田ペースト塗布方法及び電子回路基板
KR20060037236A (ko) Pwb 상의 전자 소자를 실딩하는 실드 캔
JP2013055208A (ja) プリント基板
JPH08236921A (ja) 電子部品の半田付け方法
JP2007311428A (ja) 鍍金方法およびマスク板
EP2408284A1 (en) Assembly, and associated method, for forming a solder connection
JP6523784B2 (ja) プリント配線板、プリント基板、プリント配線板の製造方法、プリント基板の製造方法
JPH11177224A (ja) メタルマスク及びプリント配線板
JPH11233915A (ja) 実装プリント配線板
JP2000269626A (ja) 回路基板と表面実装部品
JP2018107381A (ja) プリント回路アセンブリ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120313

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130313

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140313

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees