JP2009070898A - 部品実装用基板、電子装置及び部品実装方法 - Google Patents
部品実装用基板、電子装置及び部品実装方法 Download PDFInfo
- Publication number
- JP2009070898A JP2009070898A JP2007235378A JP2007235378A JP2009070898A JP 2009070898 A JP2009070898 A JP 2009070898A JP 2007235378 A JP2007235378 A JP 2007235378A JP 2007235378 A JP2007235378 A JP 2007235378A JP 2009070898 A JP2009070898 A JP 2009070898A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- reinforcing
- pattern
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】電子部品を実装し、実装強度向上のために塗布した樹脂のフィレット部の剛性を向上させ、実装強度の信頼性や耐久性を向上させた部品実装用基板及び電子装置を提供する。
【解決手段】部品実装用基板及び電子装置1は、部品3が実装される第1の表面の一部で部品3の周囲の第1の領域に樹脂が塗布される基板2であって、第1の領域と、第1の表面に背向する第2の表面の一部であり第1の領域と同形状であり第1の領域に背向する第2の領域とに挟まれた補強領域7の剛性を、補強領域2以外の剛性よりも高くするための補強パターン5を備える。
【選択図】図1
【解決手段】部品実装用基板及び電子装置1は、部品3が実装される第1の表面の一部で部品3の周囲の第1の領域に樹脂が塗布される基板2であって、第1の領域と、第1の表面に背向する第2の表面の一部であり第1の領域と同形状であり第1の領域に背向する第2の領域とに挟まれた補強領域7の剛性を、補強領域2以外の剛性よりも高くするための補強パターン5を備える。
【選択図】図1
Description
本発明は、部品を実装するための基板、部品を実装した電子装置及び部品の実装方法に関し、特に補強パターンを用いて部品の実装強度を向上させた部品実装用基板、電子装置及び部品実装方法に関する。
現在、半導体チップや、CSP(Chip Size Package)、BGA(Ball Grid Array)に封入された素子などの電子部品を、所定の基板の表面に実装する表面実装がよく用いられている。表面実装を行う際には、基板と電子部品とのハンダ接合部の耐落下衝撃性や耐熱疲労性の改善のために、ハンダ接合部を補強し、電子部品の実装強度を向上させることがある。そのような技術に、電子部品の周囲や電子部品と基板との間に樹脂を充填する方法がある(例えば、特許文献1参照。)。このような目的で使用される樹脂は、熱などにより硬化する性質を持っており、電子部品と基板とを強固に接着することにより、ハンダ接合強度を向上させることができる。さらに、特許文献1記載の技術では、基板上の樹脂の「フィレット(樹脂の端部の、すそ野状に広がった部分)」の最大高さと長さとの関係を所定の関係に設定することにより、実装強度を向上させている。なお、上記のような樹脂は、「アンダーフィル」と呼ばれることがある。
また、基板自体の曲げ強度を向上させる技術もある。(例えば、特許文献2、3参照。)。特許文献2記載の技術では、基板の外周部にそり抑制部材の銅パターンを備えている。特許文献3記載の技術では、基板の両面に金属補強パターンを備えることにより、基板の剛性を向上させている。
上記の各公知技術にはそれぞれ課題がある。特許文献1の技術では、電子部品を実装する基板には、実装強度向上のための対策が特に施されていない。そのため、基板の部品実装領域の剛性が低い場合、電子部品と基板との接合部にクラックが生じる可能性がある等、実装強度や耐久性といった信頼性に課題がある。
特許文献2、3記載の技術では、基板の剛性向上のための対策が施されている。しかし、前述のように、基板と電子部品間に樹脂を充填することにより実装強度を向上させる場合の対策としては不十分である。そのため、基板の部品実装領域の剛性が低い場合、フィレットにクラックが生じる可能性があり、やはり実装の信頼性に課題がある。その理由を、図面を参照して、詳しく説明する。
図9は従来の実装形態の例を示す外観図で、図9(a)は上面図、図9(b)は図9(a)における線分A−A’で切断したときの断面図である。図9は、GBAタイプのパッケージを使用した電子部品13を基板12に実装し、樹脂を充填した実装形態の例である。このような基板12に落下衝撃や曲げ応力が加わると、電子部品13の外周部に塗布された樹脂が形成するフィレット14に応力が加わる。そのため、フィレット14下部の基板12のフィレット下部領域24の剛性が低い場合には、フィレット14にクラック25が生じる可能性がある。さらに、フィレット14下部の基板12の表面の配線パターン23にまでもクラック26が生じる可能性もある。
このように、従来の技術は、基板と電子部品間に樹脂を充填することにより実装強度を向上させる場合の対策が不十分で、実装に関する信頼性に課題がある。
(発明の目的)
本発明は上記のような技術的課題に鑑みて行われたもので、電子部品を実装し、実装強度向上のために樹脂を塗布した基板であって、樹脂のフィレット部の剛性を向上させ、実装強度の信頼性や耐久性を向上させた基板を提供することを目的とする。
(発明の目的)
本発明は上記のような技術的課題に鑑みて行われたもので、電子部品を実装し、実装強度向上のために樹脂を塗布した基板であって、樹脂のフィレット部の剛性を向上させ、実装強度の信頼性や耐久性を向上させた基板を提供することを目的とする。
また、そのような基板に部品を実装した電子装置、そのような基板に部品を実装する方法を提供することも目的とする。
本発明の部品実装用基板は、部品が実装される第1の表面の一部で部品の周囲の第1の領域に樹脂が塗布される部品実装用基板であって、第1の領域と、第1の表面に背向する第2の表面の一部であり第1の領域と同形状であり第1の領域に背向する第2の領域とに挟まれた補強領域の剛性を、補強領域以外の剛性よりも高くするための補強パターンを備えることを特徴とする。
本発明の電子装置は、所定の基板と、部品が実装される第1の表面の一部であって部品の周囲の第1の領域に塗布された樹脂を備える電子装置であって、第1の領域と、第1の表面に背向する基板の第2の表面の一部であり第1の領域と同形状であり第1の領域に背向する第2の領域とに挟まれた基板の補強領域の剛性を、補強領域以外の基板の剛性よりも高くするための補強パターンを備えることを特徴とする。
本発明の実装方法は、上記のような部品実装用基板に、部品を実装する工程、あるいは樹脂を塗布する工程を備えることを特徴とする。
本発明の部品実装用基板は、樹脂が塗布される部品の周囲領域の剛性をその他の部分よりも高くしている。そのため、部品実装用基板に落下衝撃や曲げ応力が加わったときにも、フィレットにクラックが生じにくいという効果がある。
本発明の電子装置は、部品を実装する基板の、樹脂が塗布される部品の周囲領域の剛性を、その他の部分よりも高くしている。そのため、電子装置に落下衝撃や曲げ応力が加わったときにも、フィレットにクラックが生じにくいという効果がある。
(第1の実施形態)
本発明の実施形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態の電子装置の外観図で、図1(a)は上面図、図1(b)は図1(a)における線分A−A’で切断したときの断面図である。
本発明の実施形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態の電子装置の外観図で、図1(a)は上面図、図1(b)は図1(a)における線分A−A’で切断したときの断面図である。
電子装置1は、基板2と、基板2に実装された部品3を備える。部品3の側面と周囲には樹脂4が塗布されている。樹脂4は、基板2と部品3とのハンダ接合強度を補強する目的で塗布するもので、前述の「アンダーフィル」もこれに該当する。なお、図1では、部品3と基板2は密着しているため間隙部は存在しないが、間隙部が存在する場合には、その間隙部にも樹脂4を充填する。樹脂4は、部品3の周囲に塗布されているため、樹脂4が持つ粘性によりフィレットを形成する。以降、樹脂4のフィレット部のみを取り上げるため、フィレット4と示すこととする。
基板2は、部品3が実装された面に、部品3の周囲を囲むように補強パターン5を備える。また、基板2は、部品3が実装されていない方の面にも、補強パターン5と背向するように補強パターン6を備える。通常の配線用のパターンは、必要に応じて基板2の内層に配置すればよく、補強パターン5と補強パターン6に挟まれ補強されている基板2の領域(以降、「補強領域」という。)7の内部に配置することも差し支えない。
次に、補強パターン5及び補強パターン6の形状について説明する。補強パターン5を形成する領域は、フィレット4が存在する領域(以降、「フィレット領域」という。)をすべて含む領域である。補強パターン6は、基板2の裏面の、フィレット領域の直下に形成される。従って、補強パターン5の幅d1、及び補強パターン6の幅d2は、フィレットの幅d0と同等以上である。図1は、d1=d2=d0の例を示す。d1、d2がd0より大きい場合の電子装置の例は第2の実施形態で示す。
図2は本発明の第1の実施形態の部品実装用基板の外観図で、図2(a)は上面図、図2(b)は図2(a)における線分A−A’で切断したときの断面図である。図2は、図1の電子装置1で用いている基板2のみを図示したものである。このように、基板2は、裏面の補強領域7内の、基板2の表面とそれに背向する裏面に、補強パターン5、6を備えるだけの簡単な構造を持つ。
次に、補強パターン5及び補強パターン6の材料(以降、「補強パターン材料」という。)について説明する。図1の電子装置1では、補強パターン材料は金属である。基板2のコアとなる基材は、ガラスエポキシ樹脂、紙フェノール等の絶縁性材料である。従って、基板2に落下衝撃や曲げ応力が加わったときの、補強領域7内の基板2の表面の収縮量及び伸長量は、基板2が補強領域7を備えないときと比較して少ない。つまり、補強領域7内の基板2の剛性は、基板2のその他の部分の剛性よりも高く、基板2の補強領域7は湾曲しにくい。以上のように、補強領域7の基板2の剛性は、補強パターン5、6を備えることによって向上する。
特に、補強領域7をフィレット4の下部に配置し、補強パターン5の幅d1と補強パターン6の幅d2を、フィレット4の幅d0と同等以上に設定しているため、フィレット4に加わる応力が低減する。そのため、フィレット4にクラックが生じることを防止できる。また、補強領域7に配線パターンが配置されている場合には、その配線パターンの断線も防止できる。
補強パターン材料は、基板2の基材よりも剛性が高い材料であればよく、補強パターン材料が金属であること、あるいは導電性を備えることは必須ではない。従って、補強パターン材料は、導電性樹脂であってもよく、あるいは絶縁性材料であってもよい。いずれの材料を用いて補強パターン5、6を形成してもよいが、補強パターン5、6の剛性が基板2よりも高いことが必要である。
このように、補強パターン5、6を設ける目的は、基板2に曲げ応力が加わったときの補強領域7の剛性を向上させることであるから、基板2の表面の収縮及び伸長に対する剛性が高いことが望ましい。従って、補強パターン材料には、基板2の基材よりも、例えばヤング率が高い材料を用いればよい。
なお、補強パターン5、6を、金属、あるいは導電性材料で形成する場合は、補強パターン5、6を電気信号の伝達や電源供給、電磁波の遮蔽に使用にも兼用することができる。
図1の電子装置1は、補強パターン5、補強パターン6を、基板2の表面及び裏面に備える。しかし、補強パターン5、補強パターン6を設ける位置は、基板2の表面及び裏面には限定されず、基板2の内層であってもよい。図3は、本発明の第1の実施形態の電子装置の一部を変更した形態を示す断面図である。図3(a)、(b)、(c)、(d)は、補強パターン5、補強パターン6の少なくとも一方を、基板2の内層に配置した電子装置1の例である。図3(d)は、補強パターン8を増設し、全部で3つの層に補強パターンを設けた例である。このように、補強パターン5、補強パターン6を基板2の内層に設けたり、3層あるいはそれよりも多い層に補強パターンを設けたりすることもできる。
図4に、電子装置の具体例として、基板12にBGAタイプの半導体素子13を実装した半導体装置を示す。図4(a)、(b)は、電子装置11の上面図及び断面図である。半導体素子13はハンダボール17を備え、基板12上の実装用パターン18にハンダ付けによって接合されている。そして、アンダーフィル用の樹脂14が半導体素子13の周囲に塗布されている。また、樹脂14は、半導体素子13と基板12間の間隙部の、ハンダボール17と実装用パターン18の接合部周囲にも充填されている。
図5は、基板12に半導体素子13を実装する工程を示す説明図である。基板12への半導体素子13の実装は、以下のような工程で行うことができる。
1)(基板の準備)図4のような構造を持つ基板12を用意する。すなわち、補強パターン15、16を備える基板12を用意する。図1乃至図3に示したような基板2でも差し支えないことはいうまでもない。
2)(ハンダの印刷)基板12上の実装用パターン18にハンダ19を印刷する。
3)(半導体素子の搭載)半導体素子13を基板12上に搭載する。
4)(ハンダの溶融)赤外線リフロー等を用いてハンダ19を溶融し、半導体素子13を実装用パターン18に接合する。
5)(アンダーフィル樹脂の塗布)半導体素子13の側面と周囲にアンダーフィル14を塗布する。その際、半導体素子13と基板12との間隙部分にもアンダーフィル14を充填する。
1)(基板の準備)図4のような構造を持つ基板12を用意する。すなわち、補強パターン15、16を備える基板12を用意する。図1乃至図3に示したような基板2でも差し支えないことはいうまでもない。
2)(ハンダの印刷)基板12上の実装用パターン18にハンダ19を印刷する。
3)(半導体素子の搭載)半導体素子13を基板12上に搭載する。
4)(ハンダの溶融)赤外線リフロー等を用いてハンダ19を溶融し、半導体素子13を実装用パターン18に接合する。
5)(アンダーフィル樹脂の塗布)半導体素子13の側面と周囲にアンダーフィル14を塗布する。その際、半導体素子13と基板12との間隙部分にもアンダーフィル14を充填する。
以上によって、半導体素子13の基板12への実装とアンダーフィル14の塗布及び充填が完了する。
(第1の実施形態の効果)
以上のように、第1の実施形態の電子装置では、フィレットが塗布された基板の表面とその領域に背向する基板の背面に挟まれた補強領域に、補強パターンを備える。補強パターンの材料の剛性は、基板の基材の剛性よりも高いので、補強領域部の基板の剛性が向上する。そのため、電子装置の基板に応力が加わったときにも、基板やフィレットにクラックが入ることを防止することができる。フィレットの下部に配線パターンが配置されている場合には、その配線パターンの断線も防止できる。従って、電子装置に応力が加わったときの、電子装置の破壊強度、耐久性といった電子装置の信頼性を向上させることができるという効果がある。
(第1の実施形態の効果)
以上のように、第1の実施形態の電子装置では、フィレットが塗布された基板の表面とその領域に背向する基板の背面に挟まれた補強領域に、補強パターンを備える。補強パターンの材料の剛性は、基板の基材の剛性よりも高いので、補強領域部の基板の剛性が向上する。そのため、電子装置の基板に応力が加わったときにも、基板やフィレットにクラックが入ることを防止することができる。フィレットの下部に配線パターンが配置されている場合には、その配線パターンの断線も防止できる。従って、電子装置に応力が加わったときの、電子装置の破壊強度、耐久性といった電子装置の信頼性を向上させることができるという効果がある。
また、第1の実施形態の電子装置では、所定の領域に補強パターンを配置することのみにより、基板の剛性を向上させることができる。従って、コストアップすることなく、電子装置の信頼性を向上させることができるという効果がある。
さらに、第1の実施形態の電子装置では、補強パターンを配置することのみにより、基板の剛性を向上させることができるため、基板の各層を薄型化することが可能である。従って、基板全体の薄型化が可能となり、機器全体としての薄型化も可能となるという効果がある。
(第2の実施形態)
第1の実施形態の電子装置1では、補強パターン5、6の形状はフィレット形状に一致していた。しかし、補強パターンの形状は、図1乃至図4の例には限定されない。補強パターンの形状は、フィレット領域の形状を含んでいればよく、各種の形状を取ることができる。
(第2の実施形態)
第1の実施形態の電子装置1では、補強パターン5、6の形状はフィレット形状に一致していた。しかし、補強パターンの形状は、図1乃至図4の例には限定されない。補強パターンの形状は、フィレット領域の形状を含んでいればよく、各種の形状を取ることができる。
図6は、本発明の第2の実施形態の電子装置の具体例の外観図で、図6(a)、(b)、(c)は上面図である。図6(a1)、(a2)、(a3)は図6(a)における線分A−A’で切断したときの断面図である。図6(b1)、(b2)、(b3)は図6(b)における線分A−A’で切断したときの断面図である。図6(c1)、(c2)、(c3)は図6(c)における線分A−A’で切断したときの断面図である。図6は、部品3を実装する面の補強パターン5、及び他方の面の補強パターン6の配置の例を示す。このように、補強パターン5及び補強パターン6を配置する領域と、フィレット領域X、及び部品3を実装する領域(以降、「部品領域」という。)Yとの関係には、各種の場合がある。なお、補強パターン5、6の一方又は両方を基板2の内層に配置する場合、あるいは3層以上の層に補強パターンも備える場合も同様であるが、図示及び説明は省略する。
図6(a)は、補強パターン5の形状が、フィレット領域Xに一致する場合である。図6(b)は、補強パターン5の内周が、部品領域Yへ広がっている場合である。図6(c)は、補強パターン5の外周が、フィレット領域Xの外周よりも外へ広がっている場合である。
図6(a)、(b)、(c)の各場合について、補強パターン6の内周、外周を変更した例を、図6(a1)−(a3)、(b1)−(b3)、(c1)−(c3)に示す。
このように、図6のいずれの場合も、補強パターン5、6は、補強領域7内には必ず存在している。そして、補強パターン5、6は、補強領域の内部方向、外部方向へ拡張することができる。
(第2の実施形態の効果)
以上のように、第2の実施形態の電子装置の基板が備える2つの補強パターンの形状は、フィレットが存在する領域の形状のすべてを含み、さらに一方又は両方の補強パターンは内周、又は外周に拡張されている。そのため、第1の実施形態の電子装置における破壊強度、耐久性をより向上させ、電子装置の信頼性をさらに高めることができるという効果がある。
(第3の実施形態)
第1の実施形態及び第2の実施形態の電子装置における補強領域は、フィレット領域の全体を含んでいた。第3の実施形態の電子装置では、一部のフィレット領域が補強領域に含まれていない。図7(a)、(b)は、第3の実施形態の電子装置における、補強パターンの形状の例を示す上面図である。
(第2の実施形態の効果)
以上のように、第2の実施形態の電子装置の基板が備える2つの補強パターンの形状は、フィレットが存在する領域の形状のすべてを含み、さらに一方又は両方の補強パターンは内周、又は外周に拡張されている。そのため、第1の実施形態の電子装置における破壊強度、耐久性をより向上させ、電子装置の信頼性をさらに高めることができるという効果がある。
(第3の実施形態)
第1の実施形態及び第2の実施形態の電子装置における補強領域は、フィレット領域の全体を含んでいた。第3の実施形態の電子装置では、一部のフィレット領域が補強領域に含まれていない。図7(a)、(b)は、第3の実施形態の電子装置における、補強パターンの形状の例を示す上面図である。
基板21が備える補強パターン22は、フィレット領域X内であって、補強パターンが配置されていない領域(以降、「補強パターン除去領域」という。)Zを備える。
補強パターン欠損領域Zでは、補強パターンによる基板の剛性の向上という効果は得られない。しかし、補強パターン欠損領域Zの周囲の補強領域が基板の剛性向上の効果を持つので、基板21の補強領域部は全体として、基板の剛性の向上の効果を持つ。
ただし、補強パターン欠損領域Zが広いほど基板の剛性は低下するので、Zを設ける位置、形状は、要求される信頼性を考慮して、評価等によって決定することが望ましい。
図8は第3の実施形態の具体例を示す外観図で、図8(a)は上面図、図8は図8(a)における線分A−A’で切断したときの断面図である。図8は、図4の電子装置11において、基板12に補強パターン欠損領域Zを設け、半導体素子13の内部電極であるハンダボール17から外部に信号を引き出すための配線パターン23を引き出したものである。
補強パターンが基板12の内層にある場合も、同様に補強パターン欠損領域Zを設け、半導体素子13の直下の領域から外部に配線パターン23を引き出すことができる。
以上のように、第3の実施形態の電子装置における補強パターンの形状は、輪郭はフィレット領域の形状に一致するが、一部の領域が除去されている。そして、補強パターンを除去した領域を利用して、配線パターン等を配置している。
なお、図6のように、補強パターンの外周又は内周が拡張されている場合においても同様であり、フィレット領域の直下にある補強領域内の一部の領域の補強パターンを除去してもよい。
(第3の実施形態の効果)
第3の実施形態の電子装置では、基板の剛性の向上の効果を維持しつつ、補強パターンを一部除去している。そのため、基板上に必要な信号パターンを配置することができる。従って、部品を実装するための基板の配線パターン設計の自由度が向上するという効果がある。
(第3の実施形態の効果)
第3の実施形態の電子装置では、基板の剛性の向上の効果を維持しつつ、補強パターンを一部除去している。そのため、基板上に必要な信号パターンを配置することができる。従って、部品を実装するための基板の配線パターン設計の自由度が向上するという効果がある。
以上の実施例は各々他の実施例と組み合わせることができる。例えば、複数の補強パターンの各々の形状、表面、裏面、内層等、補強パターンを配置する位置、補強パターン除去領域の有無など、第1乃至第3の実施形態で説明した各種の実施形態を組み合わせることができる。
本発明の部品実装用基板は、例えば、内部に半導体チップと基板を内蔵した半導体装置や表面実装を行うプリント基板に使用することができる。本発明の電子装置は、例えば、内部に半導体チップと基板を内蔵した半導体装置である。
また、本発明の部品実装用基板及び電子装置は、携帯電話など表面実装を用いて小型化、軽薄化を行う各種の電子機器に適用することができる。
1、11、21 電子装置
2、12 基板
3 部品
4、14 樹脂、フィレット
5、6、15、16、22 補強パターン
7 補強領域
13 半導体素子
17 ハンダボール
18 実装用パターン
19 ハンダ
23 配線パターン
24 フィレット下部領域
25、26 クラック
2、12 基板
3 部品
4、14 樹脂、フィレット
5、6、15、16、22 補強パターン
7 補強領域
13 半導体素子
17 ハンダボール
18 実装用パターン
19 ハンダ
23 配線パターン
24 フィレット下部領域
25、26 クラック
Claims (14)
- 部品が実装される第1の表面の一部で前記部品の周囲の第1の領域に樹脂が塗布される部品実装用基板であって、
前記第1の領域と、前記第1の表面に背向する第2の表面の一部であり前記第1の領域と同形状であり前記第1の領域に背向する第2の領域とに挟まれた補強領域の剛性を、前記補強領域以外の剛性よりも高くするための補強パターンを備えることを特徴とする部品実装用基板。 - 前記補強パターンは、前記部品実装用基板の基材よりも剛性が高い材料で形成され、前記第1の領域、前記補強領域内の第1の内層領域及び第2の内層領域、並びに前記第2の領域のうちの、少なくとも2つの領域に備えられることを特徴とする請求項1記載の部品実装用基板。
- 前記補強パターンを備える層である補強パターン層の、前記補強領域内であって前記補強パターンを備えない領域に、配線パターンを設けたことを特徴とする請求項1又は2のいずれかに記載の部品実装用基板。
- 前記補強パターンのヤング率は、前記基材のヤング率よりも高いことを特徴とする請求項1乃至3のいずれかに記載の部品実装用基板。
- 前記補強パターンは、金属を用いて形成されていることを特徴とする請求項4記載の部品実装用基板。
- 所定の基板と、
前記基板の第1の表面に実装された部品と、
前記第1の表面の一部であって前記部品の周囲の第1の領域に塗布された樹脂を備える電子装置であって、
前記第1の領域と、前記第1の表面に背向する前記基板の第2の表面の一部であり前記第1の領域と同形状であり前記第1の領域に背向する第2の領域とに挟まれた前記基板の補強領域の剛性を、前記補強領域以外の前記基板の剛性よりも高くするための補強パターンを備えることを特徴とする電子装置。 - 前記補強パターンは、前記基板の基材よりも剛性が高い材料で形成され、前記第1の領域、前記補強領域内の第1の内層領域及び第2の内層領域、並びに前記第2の領域のうちの、少なくとも2つの領域に備えられることを特徴とする請求項6記載の電子装置。
- 前記基板の前記補強パターンを備える層である補強パターン層の、前記補強領域内であって前記補強パターンを備えない領域に、配線パターンを設けたことを特徴とする請求項6又は7のいずれかに記載の電子装置。
- 前記補強パターンのヤング率は、前記基材のヤング率よりも高いことを特徴とする請求項6乃至8のいずれかに記載の電子装置。
- 前記補強パターンは、金属を用いて形成されていることを特徴とする請求項9記載の電子装置。
- 請求項1乃至5記載のいずれかに記載の部品実装用基板を内蔵し、前記部品実装用基板に前記部品を実装させたことを特徴とする装置。
- 請求項6乃至10記載のいずれかに記載の電子装置を内蔵し、前記電子装置を動作させ所定の動作を行う装置。
- 請求項1乃至5記載の部品実装用基板に、前記部品を実装する工程を備えることを特徴とする部品実装方法。
- 前記第1の領域に前記樹脂を塗布する工程を備えることを特徴とする請求項13記載の部品実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235378A JP2009070898A (ja) | 2007-09-11 | 2007-09-11 | 部品実装用基板、電子装置及び部品実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007235378A JP2009070898A (ja) | 2007-09-11 | 2007-09-11 | 部品実装用基板、電子装置及び部品実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009070898A true JP2009070898A (ja) | 2009-04-02 |
Family
ID=40606874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007235378A Withdrawn JP2009070898A (ja) | 2007-09-11 | 2007-09-11 | 部品実装用基板、電子装置及び部品実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009070898A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108929A (ja) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | 回路基板および回路基板の製造方法 |
JP2011119381A (ja) * | 2009-12-02 | 2011-06-16 | Nec Corp | 半導体装置の実装構造及び実装方法 |
CN106415826A (zh) * | 2014-06-26 | 2017-02-15 | 索尼公司 | 半导体器件和制造半导体器件的方法 |
-
2007
- 2007-09-11 JP JP2007235378A patent/JP2009070898A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108929A (ja) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | 回路基板および回路基板の製造方法 |
JP2011119381A (ja) * | 2009-12-02 | 2011-06-16 | Nec Corp | 半導体装置の実装構造及び実装方法 |
CN106415826A (zh) * | 2014-06-26 | 2017-02-15 | 索尼公司 | 半导体器件和制造半导体器件的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498522B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
JP6503687B2 (ja) | プリント配線板 | |
US20100051326A1 (en) | Flex-rigid wiring board and electronic device | |
JPWO2007007450A1 (ja) | 中継基板とそれを使用した立体配線構造体 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
US7807510B2 (en) | Method of manufacturing chip integrated substrate | |
JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
US8507805B2 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
JP5012612B2 (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2004273777A (ja) | 電子部品装置およびその製造方法 | |
US20190254164A1 (en) | Circuit board, method of manufacturing circuit board, and electronic device | |
US20090178836A1 (en) | Wiring board for semiconductor device | |
JP2009070898A (ja) | 部品実装用基板、電子装置及び部品実装方法 | |
JP2009038375A (ja) | 半導体パッケージ装置及びその製造方法 | |
JP2009238855A (ja) | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 | |
JP2015126182A (ja) | プリント配線板 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2006173152A (ja) | 中継基板と立体配線構造体 | |
JP2011029287A (ja) | プリント配線基板、半導体装置及びプリント配線基板の製造方法 | |
US20120175158A1 (en) | Circuit board | |
JP4942452B2 (ja) | 回路装置 | |
JP2006278771A (ja) | 半導体装置及びその製造方法 | |
WO2010008033A1 (ja) | 配線基板及びチップ部品実装構造並びにチップ部品実装方法 | |
JP2010267792A (ja) | 半導体装置およびその製造方法 | |
JP2011066122A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090513 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |