JP2011119381A - 半導体装置の実装構造及び実装方法 - Google Patents
半導体装置の実装構造及び実装方法 Download PDFInfo
- Publication number
- JP2011119381A JP2011119381A JP2009274251A JP2009274251A JP2011119381A JP 2011119381 A JP2011119381 A JP 2011119381A JP 2009274251 A JP2009274251 A JP 2009274251A JP 2009274251 A JP2009274251 A JP 2009274251A JP 2011119381 A JP2011119381 A JP 2011119381A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- underfill material
- semiconductor chip
- mounting substrate
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
- H01L2224/32058—Shape in side view being non uniform along the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】本発明にかかる半導体装置の実装構造は、半導体チップ1と、半導体チップ1と対向配置され、半導体チップ1がはんだボール4を介して接続されている実装基板2と、半導体チップ1と実装基板2との間に充填されたアンダーフィル材5と、アンダーフィル材5が半導体チップ1と実装基板2との間からはみ出して半導体チップ1の側面に掛かるよう形成されたフィレット部と、フィレット部に設けられ、アンダーフィル材5が分断されている切り込み部5aと、を備えるものである。
【選択図】図1
Description
(1)ディスペンサから実際に吐出されるアンダーフィル材5の吐出量にばらつきがあり、予測した所定量に対して過不足が生じる。
(2)はんだボール4ではんだ付けした際の半導体チップ1や実装基板2の傾きなどにより充填隙間にばらつきが生じ、この充填隙間において実際に適量となるアンダーフィル材5の量が、予測した所定量と異なる。
本実施の形態に係る半導体装置の実装構造について、図1を用いて説明する。図1は、実施の形態1に係る半導体装置の実装構造を示す断面図である。
本実施の形態に係る半導体装置の実装構造について、図4を用いて説明する。図4は、実施の形態2に係る半導体装置の実装構造を示す断面図である。本実施の形態に係る半導体装置の実装構造は、アンダーフィル材5のフィレット形状が実施の形態1と異なっていて、それ以外の構成については実施の形態1と同様であるため、説明を省略する。
2 実装基板、
3 電極パッド、
4 はんだボール、
5 アンダーフィル材、
5a 切り込み部、
5b 除去部
Claims (7)
- 半導体装置と、
前記半導体装置と対向配置され、前記半導体装置がバンプを介して接続されている実装基板と、
前記半導体装置と前記実装基板との間に充填されたアンダーフィル材と、
前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部と、
前記フィレット部に設けられ、前記アンダーフィル材が分断されている切り込み部と、を備える半導体装置の実装構造。 - 前記フィレット部は、前記半導体装置の側面のうち、少なくとも前記実装基板側の半分を覆うよう形成され、
前記切り込み部が、前記半導体装置の厚さのほぼ1/2となる位置に設けられている請求項1に記載の半導体装置の実装構造。 - 前記切り込み部は、前記半導体装置の全側面にわたって連続的に形成されている請求項1又は2に記載の半導体装置の実装構造。
- 半導体装置と、
前記半導体装置と対向配置され、前記半導体装置がバンプを介して接続されている実装基板と、
前記半導体装置と前記実装基板との間に充填されたアンダーフィル材と、
前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部と、
前記フィレット部に設けられ、前記アンダーフィル材が除去されている除去部と、を備える半導体装置の実装構造。 - 前記除去部が、前記半導体装置の厚さのほぼ1/2となる位置より上に設けられている請求項4に記載の半導体装置の実装構造。
- 前記除去部は、前記半導体装置の全側面にわたって連続的に形成されている請求項4又は5に記載の半導体装置の実装構造。
- 半導体装置を実装基板にバンプを介して接続し、
前記半導体装置と前記実装基板との間にアンダーフィル材を充填し、
前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部に、切り込み部又は除去部を形成する半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274251A JP5375563B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の実装構造及び実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009274251A JP5375563B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の実装構造及び実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119381A true JP2011119381A (ja) | 2011-06-16 |
JP5375563B2 JP5375563B2 (ja) | 2013-12-25 |
Family
ID=44284388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009274251A Expired - Fee Related JP5375563B2 (ja) | 2009-12-02 | 2009-12-02 | 半導体装置の実装構造及び実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5375563B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112767A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法および半導体製造装置 |
JP2009070898A (ja) * | 2007-09-11 | 2009-04-02 | Nec Corp | 部品実装用基板、電子装置及び部品実装方法 |
JP2010050308A (ja) * | 2008-08-22 | 2010-03-04 | Casio Hitachi Mobile Communications Co Ltd | 電子部品の接着方法、回路基板、及び電子機器 |
JP2010283215A (ja) * | 2009-06-05 | 2010-12-16 | Nec Corp | 電子装置および電子装置を製造する方法 |
-
2009
- 2009-12-02 JP JP2009274251A patent/JP5375563B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008112767A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法および半導体製造装置 |
JP2009070898A (ja) * | 2007-09-11 | 2009-04-02 | Nec Corp | 部品実装用基板、電子装置及び部品実装方法 |
JP2010050308A (ja) * | 2008-08-22 | 2010-03-04 | Casio Hitachi Mobile Communications Co Ltd | 電子部品の接着方法、回路基板、及び電子機器 |
JP2010283215A (ja) * | 2009-06-05 | 2010-12-16 | Nec Corp | 電子装置および電子装置を製造する方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
CN106415826A (zh) * | 2014-06-26 | 2017-02-15 | 索尼公司 | 半导体器件和制造半导体器件的方法 |
JPWO2015198911A1 (ja) * | 2014-06-26 | 2017-04-20 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
US10553457B2 (en) | 2014-06-26 | 2020-02-04 | Sony Corporation | Semiconductor device to suppress warpage of the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5375563B2 (ja) | 2013-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100570514B1 (ko) | 웨이퍼 레벨 칩 스택 패키지 제조 방법 | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
US9155205B2 (en) | Electronic device and fabrication method thereof | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
JPWO2014112167A1 (ja) | モジュールおよびその製造方法 | |
JP2011077398A (ja) | 半導体装置の製造方法 | |
JP2009049218A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009016714A (ja) | 半導体装置のアンダーフィルの充填方法 | |
JP2007067047A (ja) | 半導体装置及びその製造方法 | |
JP2008277823A (ja) | フリップチップパッケージ及びその製造方法 | |
JP4942420B2 (ja) | フリップチップボンデッドパッケージ | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
JP5375563B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP2010212421A (ja) | 半導体装置 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
KR20120033006A (ko) | 적층형 반도체 패키지 및 그의 제조방법 | |
US8603911B2 (en) | Semiconductor device and fabrication method thereof | |
JP2008060159A (ja) | 半導体装置およびその製造方法 | |
US20130069226A1 (en) | Semiconductor package having interposer | |
JP2005167072A (ja) | 半導体装置およびその製造方法 | |
JP2006294826A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4561969B2 (ja) | 半導体装置 | |
KR100778912B1 (ko) | 반도체 패키지 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5375563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |