JPWO2015198911A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2015198911A1
JPWO2015198911A1 JP2016529356A JP2016529356A JPWO2015198911A1 JP WO2015198911 A1 JPWO2015198911 A1 JP WO2015198911A1 JP 2016529356 A JP2016529356 A JP 2016529356A JP 2016529356 A JP2016529356 A JP 2016529356A JP WO2015198911 A1 JPWO2015198911 A1 JP WO2015198911A1
Authority
JP
Japan
Prior art keywords
semiconductor chip
sealing resin
chip
surface portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016529356A
Other languages
English (en)
Other versions
JP6694599B2 (ja
Inventor
裕史 磯部
裕史 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2015198911A1 publication Critical patent/JPWO2015198911A1/ja
Application granted granted Critical
Publication of JP6694599B2 publication Critical patent/JP6694599B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本技術は、半導体装置の反りを抑制できるようにする半導体装置および半導体装置の製造方法に関する。上チップ１１の側面部に離型剤１０１を塗布する。これによりバンプ２１を保護する封止樹脂３１を塗布すると、上チップ１１と下チップ１２との間のバンプ２１が保護されると共に、フィレット状にはみ出した分については、離型剤１０１により上チップ１１の側面部には付着しないので、空隙１１１が形成される。これにより、上チップ１１の側面部と、下チップ１２の上面との間の封止樹脂３１の乾燥に伴った収縮が発生しても、下チップ１２を反らせる応力を発生させないので、反りを抑制することが可能となる。本技術は、半導体装置に適用することができる。

Description

本技術は、半導体装置および半導体装置の製造方法に関し、特に、半導体装置の反りを抑制できるようにした半導体装置および半導体装置の製造方法に関する。
半導体装置の一つの形態として、回路基板上に半導体チップをフリップチップ方式で実装したものが知られている。この種の半導体装置では、バンプと呼ばれる接続端子を介して、回路基板と半導体チップを電気的かつ機械的に接続している。
また、接続端子であるバンプを保護するために、回路基板と半導体チップとの間（空隙）に、アンダーフィル材と呼ばれる封止樹脂を充填している。アンダーフィル材は、回路基板と半導体チップの間に毛細管現象を利用して充填される。その際、半導体チップの外周部には、そこからはみ出すアンダーフィル材によって裾広がりのフィレットが形成される。
アンダーフィル材としてはエポキシ樹脂等の熱硬化性樹脂が用いられている。このため、アンダーフィル材は、液状の状態で回路基板と半導体チップの間に注入して充填された後、熱処理によって硬化される。その際、アンダーフィル材のフィレット状にはみ出した部分の熱収縮に伴う応力により、回路基板に反りが発生する場合がある。また、温度サイクル試験等の信頼性試験を実施した際にも、同様の理由で回路基板に反りが発生する場合がある。
そこで、下側チップに樹脂のはみ出しを防止するための陥没部を設けることで対策する技術が提案されている（特許文献１参照）。
また、数種類の線膨張率が異なる封止樹脂を用いることでそりの低減する技術が提案されている（特許文献２参照）。
さらに、下側基板に溝を設けることで反りを低減する技術が提案されている（特許文献３参照）。
特開２０１０−１６５８１４号公報 特開２０１３−１４１０２７号公報 特開平１０−２３３４６５号公報
ところで、本来、封止樹脂を塗布すべき位置は上チップと下チップとの間に設けられたバンプ部分である。しかしながら、通常、封止樹脂を塗布すると、下チップは、上面部に一様に塗布されるが、上チップについては、底面部に加えて側面部にも塗布されるため、上チップと下チップとの間にフィレット状に封止樹脂が付着する。すると、このフィレット状の封止樹脂が硬化の際に熱収縮することにより、上チップの側面部に付着した封止樹脂と、下チップの上面部に付着した封止樹脂との間で、応力が発生し、応力に伴って半導体装置に反りが発生し、チップが割れる恐れがあった。
また、特許文献１の技術では下チップに樹脂のはみ出しを防止するための陥没部を設けることで対策をおこなっているが、大きな陥没部を設けるため、コストアップする恐れがあった。また、今後チップ厚さを薄型化すると、陥没部自体により下チップの強度低下を招く恐れがあった。
また、特許文献２の技術では線膨張率が異なる封止樹脂を用いることで反りの低減を行っているが樹脂の線膨張率は粘度・弾性率等他の物性と相関があり、反り以外の他の性能が変わる可能性が高く自由に選択できない恐れがあった。
さらに、特許文献３の技術では、下側基板に溝を設けており、同様にチップの薄型化を行うと強度が低下する恐れがあった。
本技術は、このような状況に鑑みてなされたものであり、特に、簡易な方法で、半導体装置の反りを抑制できるようにするものである。
本技術の一側面の半導体装置は、上部半導体チップと、下部半導体チップと、前記上部半導体チップと前記下部半導体チップとを接続するバンプと、前記バンプを保護する封止樹脂と、前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙とを含む。
前記空隙は、前記封止樹脂を塗布する前に、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置した後、前記封止樹脂を塗布し、その後、前記仕切り板を除去することで形成されるようにすることができる。
前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものとすることができる。
前記空隙は、前記上部半導体チップの側面部と、前記フィレット状の前記封止樹脂との間に形成されるようにすることができる。
前記上部半導体チップの側面部には、離型剤が塗布されるようにすることができ、前記空隙は、前記上部半導体チップの側面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記上部半導体チップの側面部より離型されることで形成されるようにすることができる。
前記離型剤は、前記上部半導体チップの側面部に加えて、上面部にも塗布されているようにすることができる。
前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部と、前記フィレット状の前記封止樹脂との間に形成されるようにすることができる。
前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部には、離型剤が塗布されており、前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部より離型されることで形成されるようにすることができる。
前記上部半導体チップは、複数枚数が、前記バンプにより接続された状態で積層されて、前記バンプを介して前記下部半導体チップと接続されるようにすることができ、前記空隙は、前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、積層された複数の前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成されるようにすることができる。
複数枚数の前記上部半導体チップが積層された第１の構成と、前記第１の構成とは異なる前記上部半導体チップからなる第２の構成とが、隣接する位置に、それぞれ前記バンプを介して前記下部半導体チップと接続されるようにすることができ、前記空隙は、前記第１の構成と、前記第２の構成とが、隣接しない領域の、それぞれの前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、前記第１の構成の側面部と、前記下部半導体チップの上面部との間のいずれか、および前記第２の構成の側面部と、前記下部半導体チップの上面部との間のいずれかに形成されるようにすることができる。
本技術の一側面の半導体装置の製造方法は、上部半導体チップと、下部半導体チップと、前記上部半導体チップと前記下部半導体チップとを接続するバンプと、前記バンプを保護する封止樹脂と、前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙とを含む半導体装置の製造方法であって、前記空隙を形成するための処理が、前記封止樹脂が塗布される前に施される。
前記空隙を形成するための前記処理は、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置する処理であり、前記封止樹脂が塗布された後、前記仕切り板が除去されるようにすることができる。
前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものとすることができる。
前記空隙を形成するための前記処理は、前記上部半導体チップの側面部に離型剤を塗布する処理とすることができる。
前記空隙を形成するための前記処理は、前記下部半導体チップの上面部であって、前記上部半導体チップと対向しない範囲に離型剤を塗布する処理とすることができる。
本技術の一側面においては、上部半導体チップと、下部半導体チップとからなる半導体装置であって、前記上部半導体チップと前記下部半導体チップとがバンプにより接続され、封止樹脂により前記バンプが保護され、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに空隙が形成される。
本技術の一側面によれば、半導体装置の反りを抑制することが可能となる。
一般的な半導体装置の構成を説明する図である。 本技術を適用した半導体装置の構成例を示す図である。 本技術を適用した半導体装置の第１の変形例を示す図である。 図３の半導体装置の製造方法を説明する図である。 図２および図３の半導体装置の製造処理を説明するフローチャートである。 本技術を適用した半導体装置の第２の変形例を示す図である。 図６の半導体装置の製造処理を説明するフローチャートである。 本技術を適用した半導体装置の第３の変形例を示す図である。 図８の半導体装置の製造処理を説明するフローチャートである。 本技術を適用した半導体装置の第３の変形例のその他の例を示す図である。 本技術を適用した半導体装置の第４の変形例を示す図である。 本技術を適用した半導体装置の第５の変形例を示す図である。 本技術を適用した半導体装置の第６の変形例を示す図である。
＜一般的な半導体装置の構成＞
本技術は、半導体装置の反りを抑制するための技術である。尚、本技術の半導体装置の構成を説明する前に、一般的な半導体装置の構成について説明する。
図１の半導体装置は、回路基板（下チップ１２）上に半導体チップ（上チップ１１）をフリップチップ方式で実装したものである。図１の半導体装置では、バンプ２１と呼ばれる接続端子を介して、回路基板（下チップ１２）と半導体チップ（上チップ１１）とが電気的かつ機械的に接続されている。
また、バンプ２１を保護するために、回路基板（下チップ１２）と半導体チップ（上チップ１１）との間（空隙）に、アンダーフィル材と呼ばれる封止樹脂３１が充填されている。封止樹脂３１は、回路基板（下チップ１２）と半導体チップ（上チップ１１）との間において、毛細管現象を利用して充填される。その際、半導体チップ（上チップ１１）の外周部には、そこからはみ出す封止樹脂３１によって、図１の左部で示されるように、裾広がりのフィレットが形成される。
ところで、封止樹脂３１は、エポキシ樹脂等の熱硬化性樹脂が用いられている。このため、封止樹脂３１は、液状の状態で回路基板（下チップ１２）と半導体チップ（上チップ１１）との間に注入されて充填された後、熱処理によって硬化される。
その際、封止樹脂３１のフィレット状にはみ出した部分の熱収縮に伴う応力により、図１の右部で示されるように、半導体チップ（上チップ１１）と回路基板（下チップ１２）との両方に反りが発生する。さらに、温度サイクル試験等の信頼性試験を実施した際にも、同様の理由で回路基板に反りが発生する。
＜本技術を適用した半導体装置＞
図２は、本技術を適用した半導体装置の構成を示している。尚、図１における構成と同一の機能を備えた構成については、同一の名称および符号を付しており、その説明は適宜省略するものとする。
すなわち、図２における半導体装置において、図１の半導体装置と異なる点は、上チップ１１の側面部には、離型剤１０１が塗布されている。離型剤１０１は、塗布された封止樹脂３１の付着を防止する、例えば、フッ素樹脂などである。上チップ１１の側面部に対して、封止樹脂３１が塗布される前の段階で離型剤１０１が塗布されることにより、その後、バンプ２１に封止樹脂３１が塗布されても、上チップ１１の側面部には封止樹脂３１が付着せず、封止樹脂３１と離型剤１０１とが非接触となり、空隙１１１が設けられる。
すなわち、図２で示されるように、上チップ１１の側面部と封止樹脂３１とが接着せず、空隙１１１が設けられることにより、上述した熱収縮に伴った応力が発生しなくなるので、下チップ１２の反りを抑制することが可能となる。
＜第１の変形例＞
以上においては、離型剤１０１を上チップ１１の側面部にのみ塗布する例について説明してきたが、側面部に離型剤１０１が塗布されれば良いので、図３で示されるように、離型剤１０１は、上チップ１１の側面部のみならず、上面部にも塗布されるようにしてもよい。
このような構成にすることにより、製造の工程において、上チップ１１の側面部のみに選択的に離型剤１０１を塗布する必要がなくなるので、例えば、図４で示されるように、ダイシングテーブル１２１上に配置された上チップ１１−１乃至１１−３に、一括して、水、または有機溶剤などにより希釈された離型剤１０１−１乃至１０１−３を塗布することが可能となり、作業工程を簡素化することが可能となる。尚、図４においては、ダイシングテーブル１２１上に３個の上チップ１１−１乃至１１−３が配置されている例が示されているが、それ以上の数でも良い。
＜第１の製造処理＞
次に、図５のフローチャートを参照して、第１の製造処理について説明する。
ステップＳ３１において、図２で示されるように、ダイシングテーブル１２１上に配置された上チップ１１の側面部のみ、または、図３および図４で示されるように、上面部および側面部に離型剤１０１が塗布される。
ステップＳ３２において、上チップ１１がダイシングされて、個別に切り分けられる。
ステップＳ３３において、上チップ１１と、下チップ１２とがバンプ２１を介して、電気的、かつ、機械的に接続される。
ステップＳ３４において、封止樹脂３１が、図２または図３で示されるように、下チップ１２の上面部に塗布されて、バンプ２１に毛細管現象により含侵され、さらに、乾燥させることでフィレット状に硬化される。
ステップＳ３５において、塗布された封止樹脂３１は、上チップ１１の側面部に塗布されている離型剤１０１により付着が防止されているので、上チップ１１の側面部と、封止樹脂３１との間に空隙１１１が形成される。
以上のような製造処理により、上チップ１１と下チップ１２との間のバンプ２１に含侵された封止樹脂３１のうち、下チップ１２上に形成されるフィレット状の部位については、上チップ１１の側面部に塗布された離型剤１０１により付着が防止されるので、離型剤１０１と上チップ１１の側面部との間に空隙１１１が設けられる。結果として、図１を参照して説明したように、フィレット状の封止樹脂３１の乾燥に伴った収縮による応力の発生が抑制されるので、上チップ１１および下チップ１２の反りが防止される。
＜第２の変形例＞
以上においては、上チップ１１の側面部に離型剤１０１を塗布し、封止樹脂３１の付着を防止することで、フィレット状の封止樹脂３１による応力の発生を抑制するようにした半導体装置の構成例について説明してきた。しかしながら、フィレット状の封止樹脂３１の収縮により、上チップ１１の側面部と、下チップ１２の上面部との間に応力が発生しないようにする限り、空隙１１１は、封止樹脂３１のいずれかに設けられればよい。そこで、例えば、図６で示されるように、離型剤１０１を下チップ１２の上面に塗布し、フィレット状の封止樹脂３１の底面部と、下チップ１２の上面との間に空隙１１１が設けられるような構成にするようにしても良い。
＜第２の製造処理＞
次に、図７のフローチャートを参照して、図６の半導体装置の製造処理について説明する。
ステップＳ５１において、下チップ１２上における上チップ１１と対向しない、バンプ２１が設けられる周辺の領域に離型剤１０１が塗布される。
ステップＳ５２において、上チップ１１と下チップ１２とがバンプ２１を介して、電気的、かつ、機械的に接続される。
ステップＳ５３において、封止樹脂３１が、下チップ１２の上面部であって、かつ、離型剤１０１上に塗布されて、バンプ２１に含侵され、さらに、乾燥させることでフィレット状に硬化される。
ステップＳ５４において、塗布された封止樹脂３１は、下チップ１２の上面部に塗布されている離型剤１０１により付着が防止されているので、図６で示されるように、下チップ１２の上面部であって、上チップ１１と対向しない範囲と、バンプ２１より、フィレット状にはみ出した封止樹脂３１との間に空隙１１１が形成される。
以上のような製造処理により、上チップ１１と下チップ１２との間のバンプ２１に含侵された封止樹脂３１のうち、下チップ１２上に形成されるフィレット状の部位については、その下の下チップ１２の上面部に塗布された離型剤１０１により付着が防止されるので、離型剤１０１とフィレット状の封止樹脂３１との間に空隙１１１が設けられる。結果として、図６を参照して説明したように、フィレット状の封止樹脂３１の乾燥に伴った収縮による応力の発生が抑制されるので、上チップ１１および下チップ１２の反りが防止される。
＜第３の変形例＞
以上においては、上チップ１１の側面部や、下チップ１２の上面部に離型剤１０１を塗布することで、空隙１１１を形成する例について説明してきた。しかしながら、フィレット状の封止樹脂３１が硬化する際の収縮による応力の発生を抑制できるように空隙１１１が形成されれば、その他の構成であってもよく、例えば、離型剤１０１が塗布された仕切り板をフィレット状の封止樹脂３１のいずれかに設けて、封止樹脂３１が硬化した後、取り除くようにすることで空隙１１１が形成されるようにしても良い。
より詳細には、例えば、図８の上部で示されるように、上チップ１１の側面部を覆うように離型剤１０１が全面（または、封止樹脂３１に接触する部位のみ）に塗布された仕切り板１３１を貼り付けた後、封止樹脂３１を塗布して硬化させる。そして、封止樹脂３１の硬化が完了する前に、図８の下部で示されるように、仕切り板１３１を図中の矢印方向に除去することで、空隙１１１を形成するようにしても良い。
また、この場合、仕切り板１３１は、封止樹脂３１が乾燥および硬化に伴って除去されるものであるので、例えば、パラフィンなどにより形成し、封止樹脂３１の乾燥と硬化に伴って徐々に蒸発（または昇華）することにより、結果として空隙１１１が形成されるようにしてもよい。
＜第３の製造処理＞
次に、図９のフローチャートを参照して、図８の半導体装置の製造処理について説明する。
ステップＳ７１において、上チップ１１の側面部に、離型剤１０１が全面（または、封止樹脂３１に接触する部位のみ）に塗布された仕切り板１３１が設けられる。
ステップＳ７２において、上チップ１１と下チップ１２とがバンプ２１を介して、電気的、かつ、機械的に接続される。
ステップＳ７３において、封止樹脂３１が、下チップ１２の上面部であって、かつ、離型剤１０１上に塗布されて、バンプ２１に含侵され、さらに、乾燥させることでフィレット状に硬化される。
ステップＳ７４において、封止樹脂３１が完全に硬化する前に、仕切り板１３１が取り外される。これにより、塗布された封止樹脂３１は、図８で示されるように、上チップ１１の側面部と、封止樹脂３１との間に空隙１１１が形成される。
以上のような製造処理により、上チップ１１と下チップ１２との間のバンプ２１に含侵された封止樹脂３１のうち、はみ出して下チップ１２上に形成されるフィレット状の部位については、上チップ１１の側面部との間に空隙１１１が設けられる。結果として、図８を参照して説明したように、フィレット状の封止樹脂３１の乾燥に伴った収縮による応力の発生が抑制されるので、上チップ１１および下チップ１２の反りが防止される。
また、ここでは、仕切り板１３１が、上チップ１１の側面部に貼り付けられた状態で封止樹脂３１が下チップ１２との間に塗布される例について説明してきたが、仕切り板１３１をバンプ２１が形成される周辺の上面部に設けられるようにしてもよい。この場合、仕切り板１３１は、図中の水平方向に抜き取られ、図６で示されるときと同様に、フィレット状の封止樹脂３１と下チップ１２上との間に空隙１１１が設けられることになる。
さらに、上チップ１１の側面部と下チップ１２の上面部との間に形成されるフィレット状の封止樹脂３１の硬化に伴った収縮により発生する応力を抑制することができるように、仕切り板１３１が設けられればよい。従って、例えば、図１０の上部で示されるように、フィレット状に形成される封止樹脂３１により発生する応力の向きに対して所定の角を成す方向に仕切り板１３１を設けた後に、封止樹脂３１を塗布し、乾燥および硬化に伴って、図１０の下部で示されるように、仕切り板１３１を取り外すようにして空隙１１１を形成するようにしてもよい。
＜第４の変形例＞
以上においては、フィレット状に形成された封止樹脂３１の乾燥による硬化に伴った応力が発生する方向に対して所定の角を成すように空隙１１１を１カ所形成する例について説明してきた。しかしながら、応力が発生しないように空隙１１１が設けられればよいので、空隙１１１は、１カ所のみならず、複数箇所設けるようにしてもよく、例えば、図１１で示されるように、下チップ１２の上面部であって、バンプ２１が設けられる周辺部に、離型剤１０１を塗布すると共に、上チップ１１の上面部および側面部に離型剤１０１を塗布するようにしても良い。
このような構成により、封止樹脂３１を塗布すると、フィレット状に形成される封止樹脂３１と、上チップ１１の側面部との間に空隙１１１が設けられると共に、封止樹脂３１と、下チップ１２の上面との間にも空隙１１１が設けられる。結果として、封止樹脂３１の乾燥に伴った収縮による応力の発生が抑制されるので、上チップ１１および下チップ１２の反りが抑制される。
＜第５の変形例＞
以上においては、上チップ１１の上面部および側面部に離型剤１０１を塗布し、さらに、下チップ１２の上面部であって、バンプ２１の周辺部に離型剤１０１を塗布する例について説明した。しかしながら、応力の発生が抑制できればよいので、封止樹脂３１がフィレット状にならないようにすることで、応力の発生を抑制しても良い。
すなわち、例えば、図１２で示されるように、上チップ１１の上面部および側面部に離型剤１０１を塗布すると共に、下チップ１２の上面であって、バンプ２１が設けられる周辺に溝１５１を形成し、バンプ２１に含侵しきれなかった封止樹脂３１が溝１５１に流れ込むようにしてもよい。このようにすることで、封止樹脂３１と上チップ１１の側面部との間に空隙１１１が形成されると共に、封止樹脂３１がフィレット状に形成されないので、上チップ１１の側面部と下チップ１２の上面との間に発生する応力が抑制されることになり、結果として、上チップ１１および下チップ１２の反りが抑制される。
＜第６の変形例＞
以上においては、下チップ１２上に１枚の上チップ１１が積層される例について説明してきたが、下チップ１２上に複数のチップが積層される構成であっても、封止樹脂３１の乾燥および硬化に伴った収縮により発生する応力を抑制できるように空隙１１１が形成されればよい。
すなわち、例えば、上チップがバンプ２１を介して積層された積層基板１７１が、下チップ１２の上にバンプ２１を介して積層される場合、図１３の上部で示されるように、下チップ１２のバンプ２１周辺に離型剤１０１を塗布した後、積層基板１７１の最下部のバンプ２１に含侵させるように封止樹脂３１を塗布するようにする。このようにすることで、下チップ１２の上面のバンプ２１の周辺と、フィレット状の封止樹脂３１との間に空隙１１１が形成される。
結果として、封止樹脂３１の乾燥と硬化に伴った収縮による応力の発生を抑制することが可能となるので、下チップ１２の反りを抑制することが可能となる。すなわち、図１３の上部における半導体装置については、図６の半導体装置における場合と同様の作用効果を奏する。
また、図１３の中部で示されるように、下チップ１２の上に、単独の上チップ１１および積層基板１７１が積層される場合、下チップ１２上であって、積層基板１７１が積層される周辺であって、上チップ１１が隣接された範囲に積層されない領域に離型剤１０１を塗布し、上チップ１１については、上面部、および積層基板１７１が隣接しない側面部に離型剤１０１を塗布するようにしてもよい。
このような構成により、図１３の中部における右端部で示されるように、図１３の上部における半導体装置と同様に応力の発生を抑制することが可能となる。また、図１３の中部における左端部で示されるように、図２または図３における場合と同様の効果を奏することが可能となる。
さらに、図１３の中部における左端部については、例えば、下チップ１２の上面部であって、積層基板１７１が隣接しない領域に離型剤３１を塗布することにより、図１３の下部で示されるように、下チップ１２の上面部と封止樹脂３１との間に空隙１１１を形成することが可能となり、図６における半導体装置と同様の効果を奏することが可能となる。
尚、図１３における場合についても、図１０で示されるように、封止樹脂３１により発生する応力の方向に対して所定の方向に仕切り板１３１を形成して、封止樹脂３１を塗布した後、仕切り板１３１を取り外して、空隙１１１を形成するようにしてもよい。また、図１３の下部において、図中左側の上チップ１１は、複数の上チップ１１がバンプ２１を介して積層されたものであってもよい。さらに、同一の下チップ１２上に複数の上チップ１１および複数の積層基板１７１等をバンプ２１を介して接続する際、上チップ１１および積層基板１７１の機能は、プロセッサやメモリなど、様々な構成を用いるようにしても良い。例えば、プロセッサとメモリとを同一の下チップ１２上に設けて接続することで、配置距離を短くすることが可能となり、結果として、低インピーダンスを実現することが可能となるので、発熱温度を低減し、処理速度を向上させることが可能となる。
以上の如く、本技術においては、上チップの側面部、または、下チップの上チップと対向する範囲以外の、フィレット状の封止樹脂に、応力の発生する方向に対して所定の角度の空隙を形成するようにしたので、上チップ、および下チップの反りが低減され、反りに伴った上チップおよび下チップのひび割れなどの発生を抑制し、より信頼性の高い半導体装置を実現することが可能となる。
また、下チップ側に陥没部や溝を形成しなくても、反りの発生を抑制することができるので、反りを抑制するために半導体装置の強度が低下するといったことをなくすことができる。
さらに、封止樹脂の材料に関わらず反りを抑制することが可能となる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
尚、本技術は、以下のような構成も取ることができる。
（１） 上部半導体チップと、
下部半導体チップと、
前記上部半導体チップと前記下部半導体チップとを接続するバンプと、
前記バンプを保護する封止樹脂と、
前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙と
を含む半導体装置。
（２） 前記空隙は、前記封止樹脂を塗布する前に、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置した後、前記封止樹脂を塗布し、その後、前記仕切り板を除去することで形成される
（１）に記載の半導体装置。
（３） 前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものである
（２）に記載の半導体装置。
（４） 前記空隙は、前記上部半導体チップの側面部と、前記フィレット状の前記封止樹脂との間に形成される
（１）に記載の半導体装置。
（５） 前記上部半導体チップの側面部には、離型剤が塗布されており、
前記空隙は、前記上部半導体チップの側面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記上部半導体チップの側面部より離型されることで形成される
（４）に記載の半導体装置。
（６） 前記離型剤は、前記上部半導体チップの側面部に加えて、上面部にも塗布されている
（５）に記載の半導体装置。
（７） 前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部と、前記フィレット状の前記封止樹脂との間に形成される
（１）に記載の半導体装置。
（８） 前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部には、離型剤が塗布されており、
前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部より離型されることで形成される
（７）に記載の半導体装置。
（９） 前記上部半導体チップは、複数枚数が、前記バンプにより接続された状態で積層されて、前記バンプを介して前記下部半導体チップと接続され、
前記空隙は、前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、積層された複数の前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成される
（１）に記載の半導体装置。
（１０） 複数枚数の前記上部半導体チップが積層された第１の構成と、前記第１の構成とは異なる前記上部半導体チップからなる第２の構成とが、隣接する位置に、それぞれ前記バンプを介して前記下部半導体チップと接続され、
前記空隙は、前記第１の構成と、前記第２の構成とが、隣接しない領域の、それぞれの前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、前記第１の構成の側面部と、前記下部半導体チップの上面部との間のいずれか、および前記第２の構成の側面部と、前記下部半導体チップの上面部との間のいずれかに形成される
（１）に記載の半導体装置。
（１１） 上部半導体チップと、
下部半導体チップと、
前記上部半導体チップと前記下部半導体チップとを接続するバンプと、
前記バンプを保護する封止樹脂と、
前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙と
を含む半導体装置の製造方法であって、
前記空隙を形成するための処理が、前記封止樹脂が塗布される前に施される
半導体装置の製造方法。
（１２） 前記空隙を形成するための前記処理は、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置する処理であり、
前記封止樹脂が塗布された後、前記仕切り板が除去される
（１１）に記載の半導体装置の製造方法。
（１３） 前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものである
（１２）に記載の半導体装置の製造方法。
（１４） 前記空隙を形成するための前記処理は、前記上部半導体チップの側面部に離型剤を塗布する処理である
（１１）に記載の半導体装置の製造方法。
（１５） 前記空隙を形成するための前記処理は、前記下部半導体チップの上面部であって、前記上部半導体チップと対向しない範囲に離型剤を塗布する処理である
（１１）に記載の半導体装置の製造方法。
１１ 上チップ， １２ 下チップ， ２１ バンプ， ３１ 封止樹脂， １０１ 離型剤， １１１ 空隙， １３１ 仕切り板， １５１ 溝， １７１ 積層基板

Claims (15)

  1. 上部半導体チップと、
    下部半導体チップと、
    前記上部半導体チップと前記下部半導体チップとを接続するバンプと、
    前記バンプを保護する封止樹脂と、
    前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙と
    を含む半導体装置。
  2. 前記空隙は、前記封止樹脂を塗布する前に、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置した後、前記封止樹脂を塗布し、その後、前記仕切り板を除去することで形成される
    請求項１に記載の半導体装置。
  3. 前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものである
    請求項２に記載の半導体装置。
  4. 前記空隙は、前記上部半導体チップの側面部と、前記フィレット状の前記封止樹脂との間に形成される
    請求項１に記載の半導体装置。
  5. 前記上部半導体チップの側面部には、離型剤が塗布されており、
    前記空隙は、前記上部半導体チップの側面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記上部半導体チップの側面部より離型されることで形成される
    請求項４に記載の半導体装置。
  6. 前記離型剤は、前記上部半導体チップの側面部に加えて、上面部にも塗布されている
    請求項５に記載の半導体装置。
  7. 前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部と、前記フィレット状の前記封止樹脂との間に形成される
    請求項１に記載の半導体装置。
  8. 前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部には、離型剤が塗布されており、
    前記空隙は、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部に塗布された離型剤により、前記フィレット状の前記封止樹脂が、前記下部半導体チップであって、前記上部半導体チップと対向する範囲以外の上面部より離型されることで形成される
    請求項７に記載の半導体装置。
  9. 前記上部半導体チップは、複数枚数が、前記バンプにより接続された状態で積層されて、前記バンプを介して前記下部半導体チップと接続され、
    前記空隙は、前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、積層された複数の前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成される
    請求項１に記載の半導体装置。
  10. 複数枚数の前記上部半導体チップが積層された第１の構成と、前記第１の構成とは異なる前記上部半導体チップからなる第２の構成とが、隣接する位置に、それぞれ前記バンプを介して前記下部半導体チップと接続され、
    前記空隙は、前記第１の構成と、前記第２の構成とが、隣接しない領域の、それぞれの前記バンプの存在する領域よりはみ出したフィレット状の前記封止樹脂における、前記第１の構成の側面部と、前記下部半導体チップの上面部との間のいずれか、および前記第２の構成の側面部と、前記下部半導体チップの上面部との間のいずれかに形成される
    請求項１に記載の半導体装置。
  11. 上部半導体チップと、
    下部半導体チップと、
    前記上部半導体チップと前記下部半導体チップとを接続するバンプと、
    前記バンプを保護する封止樹脂と、
    前記封止樹脂における、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかに形成された空隙と
    を含む半導体装置の製造方法であって、
    前記空隙を形成するための処理が、前記封止樹脂が塗布される前に施される
    半導体装置の製造方法。
  12. 前記空隙を形成するための前記処理は、前記封止樹脂が塗布されたとき、前記バンプの存在する領域よりはみ出したフィレット状の範囲であって、前記上面半導体チップの側面部と、前記下部半導体チップの上面部との間のいずれかの位置に仕切り板を配置する処理であり、
    前記封止樹脂が塗布された後、前記仕切り板が除去される
    請求項１１に記載の半導体装置の製造方法。
  13. 前記仕切り板は、前記封止樹脂と接触する部位に離型剤が塗布されている板状のもの、または、前記封止樹脂を乾燥する際の熱により蒸発、または昇華する材質よりなる板状のものである
    請求項１２に記載の半導体装置の製造方法。
  14. 前記空隙を形成するための前記処理は、前記上部半導体チップの側面部に離型剤を塗布する処理である
    請求項１１に記載の半導体装置の製造方法。
  15. 前記空隙を形成するための前記処理は、前記下部半導体チップの上面部であって、前記上部半導体チップと対向しない範囲に離型剤を塗布する処理である
    請求項１１に記載の半導体装置の製造方法。
JP2016529356A 2014-06-26 2015-06-16 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6694599B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014131747 2014-06-26
JP2014131747 2014-06-26
PCT/JP2015/067260 WO2015198911A1 (ja) 2014-06-26 2015-06-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015198911A1 true JPWO2015198911A1 (ja) 2017-04-20
JP6694599B2 JP6694599B2 (ja) 2020-05-20

Family

ID=54938001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016529356A Expired - Fee Related JP6694599B2 (ja) 2014-06-26 2015-06-16 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10553457B2 (ja)
JP (1) JP6694599B2 (ja)
CN (1) CN106415826A (ja)
WO (1) WO2015198911A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6556081B2 (ja) * 2016-03-24 2019-08-07 京セラ株式会社 弾性表面波装置
US10014234B2 (en) 2016-12-02 2018-07-03 Globalfoundries Inc. Semiconductor device comprising a die seal including long via lines
FR3094561B1 (fr) * 2019-03-25 2022-08-26 Commissariat Energie Atomique Procédé de fabrication d’une structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172110A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 半導体装置
JP2005302750A (ja) * 2004-04-06 2005-10-27 Fujitsu Ltd 超音波フリップチップ実装方法
JP2009026791A (ja) * 2007-07-17 2009-02-05 Denso Corp モールドパッケージおよびその製造方法
JP2010050308A (ja) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd 電子部品の接着方法、回路基板、及び電子機器
JP2011119381A (ja) * 2009-12-02 2011-06-16 Nec Corp 半導体装置の実装構造及び実装方法
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
JP2014091744A (ja) * 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371328A (en) 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
US5864178A (en) 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
US6635971B2 (en) 2001-01-11 2003-10-21 Hitachi, Ltd. Electronic device and optical transmission module
JP2003092312A (ja) * 2001-01-11 2003-03-28 Hitachi Ltd 電子装置及び光伝送モジュール
JP2003100960A (ja) * 2001-09-19 2003-04-04 Keihin Corp Ｂｇａパッケージ実装構造とその製造方法
US7646095B2 (en) * 2003-09-30 2010-01-12 Panasonic Corporation Semiconductor device
WO2007015683A1 (en) * 2005-08-04 2007-02-08 Infineon Technologies Ag An integrated circuit package and a method for forming an integrated circuit package
US8106521B2 (en) * 2006-10-19 2012-01-31 Panasonic Corporation Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
JP2009070898A (ja) * 2007-09-11 2009-04-02 Nec Corp 部品実装用基板、電子装置及び部品実装方法
CN101960578B (zh) * 2008-04-18 2013-01-02 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
CN102047404B (zh) * 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
JP5429092B2 (ja) * 2010-07-21 2014-02-26 株式会社デンソー 半導体装置および半導体装置の製造方法
WO2012153846A1 (ja) 2011-05-11 2012-11-15 日立化成工業株式会社 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法、接着剤層付き半導体ウェハの製造方法及び半導体ウェハ積層体の製造方法
JP5891605B2 (ja) * 2011-05-11 2016-03-23 日立化成株式会社 半導体装置の製造方法、及び半導体ウェハ積層体の製造方法
JP2013138177A (ja) * 2011-11-28 2013-07-11 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172110A (ja) * 1995-12-21 1997-06-30 Toshiba Corp 半導体装置
JP2005302750A (ja) * 2004-04-06 2005-10-27 Fujitsu Ltd 超音波フリップチップ実装方法
JP2009026791A (ja) * 2007-07-17 2009-02-05 Denso Corp モールドパッケージおよびその製造方法
JP2010050308A (ja) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd 電子部品の接着方法、回路基板、及び電子機器
JP2011119381A (ja) * 2009-12-02 2011-06-16 Nec Corp 半導体装置の実装構造及び実装方法
JP2012238704A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
JP2014091744A (ja) * 2012-10-31 2014-05-19 3M Innovative Properties Co アンダーフィル組成物、半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10553457B2 (en) 2020-02-04
JP6694599B2 (ja) 2020-05-20
CN106415826A (zh) 2017-02-15
WO2015198911A1 (ja) 2015-12-30
US20170162404A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
KR20180036676A (ko) 패키지와 기판 또는 다른 패키지 사이의 영역의 일부분에 언더필 재료를 포함하는 패키지를 구비한 전자 장치
US9373559B2 (en) Low-stress dual underfill packaging
TWI641086B (zh) 晶片封裝結構及其製造方法
JP4391508B2 (ja) 半導体装置、及び半導体装置の製造方法
KR102250997B1 (ko) 반도체 패키지
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2013239660A5 (ja)
JP2018113414A5 (ja)
WO2015198911A1 (ja) 半導体装置および半導体装置の製造方法
JP6726309B2 (ja) 高信頼性電子パッケージ構造、回路基板及びデバイス
JP2015076604A (ja) 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法
JP4939002B2 (ja) 半導体装置および半導体装置集合体
JP2016115711A (ja) 半導体パッケージ及びその製造方法
US20140227835A1 (en) Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc)
JP2013106031A (ja) 半導体パッケージ及びその製造方法
JP2012146769A (ja) 半導体装置およびその製造方法
KR102494332B1 (ko) 전자소자 패키지
US20180070456A1 (en) Conformal coating of integrated circuit packages
KR100713930B1 (ko) 칩 스택 패키지
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법
JP2020061449A5 (ja)
TWI488275B (zh) 半導體封裝件之製法
JP2010212724A (ja) 半導体装置
KR20130015685A (ko) 반도체 패키지 및 이의 제조 방법
JP6403542B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200401

R151 Written notification of patent or utility model registration

Ref document number: 6694599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees