JP2003092312A - 電子装置及び光伝送モジュール - Google Patents
電子装置及び光伝送モジュールInfo
- Publication number
- JP2003092312A JP2003092312A JP2002002931A JP2002002931A JP2003092312A JP 2003092312 A JP2003092312 A JP 2003092312A JP 2002002931 A JP2002002931 A JP 2002002931A JP 2002002931 A JP2002002931 A JP 2002002931A JP 2003092312 A JP2003092312 A JP 2003092312A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- type package
- bga type
- circuit board
- gpa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】熱サイクルに対する耐久性を向上することによ
り、電子装置の耐久性を向上する。 【解決手段】はんだを用いたフリップチップ方式でＢＧ
Ａ（Ball Grid Array）型パッケージが回路基板に実装
されている電子装置に、回路基板とＢＧＡ型パッケージ
との間に配置する第1の樹脂を、ＢＧＡ型パッケージの
外周又は側方に配置する第2の樹脂を備えさせ、第2の樹
脂に第1の樹脂より弾性率が小さく、弾性率０．５ＧＰ
ａ以上２８ＧＰａ以下のものを用いた構造とする。
り、電子装置の耐久性を向上する。 【解決手段】はんだを用いたフリップチップ方式でＢＧ
Ａ（Ball Grid Array）型パッケージが回路基板に実装
されている電子装置に、回路基板とＢＧＡ型パッケージ
との間に配置する第1の樹脂を、ＢＧＡ型パッケージの
外周又は側方に配置する第2の樹脂を備えさせ、第2の樹
脂に第1の樹脂より弾性率が小さく、弾性率０．５ＧＰ
ａ以上２８ＧＰａ以下のものを用いた構造とする。
Description
【０００１】
【発明の属する技術分野】本発明はＢＧＡ型パッケージ
が実装された回路基板を備えた電子装置に関する。
が実装された回路基板を備えた電子装置に関する。
【０００２】
【従来の技術】従来の電子機器（装置）の組立には、は
んだ付けが多用されている。しかし、電子装置の高密度
化と小形化、薄形化の要求によって、パッケージの接続
端子数の増加と小形化により、端子ピッチの減少が急速
に進み、従来のはんだ付け技術では、微細な電極に精度
よくはんだを供給することが難しくなってきた。
んだ付けが多用されている。しかし、電子装置の高密度
化と小形化、薄形化の要求によって、パッケージの接続
端子数の増加と小形化により、端子ピッチの減少が急速
に進み、従来のはんだ付け技術では、微細な電極に精度
よくはんだを供給することが難しくなってきた。
【０００３】半導体パッケージを直接回路基板に搭載す
る接続技術が開発されてきており、なかでもＢＧＡ型パ
ッケージを用いた表面実装技術は、電気特性と実装密度
の向上を実現する手段として有力な工法とされている。
る接続技術が開発されてきており、なかでもＢＧＡ型パ
ッケージを用いた表面実装技術は、電気特性と実装密度
の向上を実現する手段として有力な工法とされている。
【０００４】しかし、ＢＧＡ型パッケージを用いた表面
実装技術は、回路基板の熱膨張係数の大きさのために、
大きな熱サイクルの環境下では回路基板が大きく変形
し、接続部に応力が加わり、接続断線してしまうことが
ある。
実装技術は、回路基板の熱膨張係数の大きさのために、
大きな熱サイクルの環境下では回路基板が大きく変形
し、接続部に応力が加わり、接続断線してしまうことが
ある。
【０００５】そこで、従来のＢＧＡ型パッケージを用い
た表現実装技術は、この基板の変形量を小さくするため
に、ＢＧＡ型パッケージと回路基板の間に樹脂を用い
て、接続不良を防ぐようにしている。
た表現実装技術は、この基板の変形量を小さくするため
に、ＢＧＡ型パッケージと回路基板の間に樹脂を用い
て、接続不良を防ぐようにしている。
【０００６】このようなＢＧＡ型パッケージを用いた表
現実装技術の一例が、特開平９−１０７００３号公報に
開示されている。該公報の構造は、該突起電極と電気的
に接続できるように配置した基板電極を有する回路基板
を用い、該突起電極と該基板電極との間に導電性接着剤
を介在させ、ＢＧＡ型パッケージと回路基板の間に樹脂
を介在させる。該公報のプロセスは、ＢＧＡ型パッケー
ジの端子電極に突起電極を形成し、該突起電極の先端に
転写方式で導電性接着剤つける。ここで、転写方式とは
容器に所定の厚さに収容された導電性接着剤に突起電極
を押し付け、該突起電極を上方に持ち上げることで所定
の厚さの導電性接着剤を突起電極に転写する方法であ
る。次に、ＢＧＡ型パッケージが搭載される部分に樹脂
を塗布し、樹脂の上からＢＧＡ型パッケージを回路基板
上に搭載し加熱硬化させている。
現実装技術の一例が、特開平９−１０７００３号公報に
開示されている。該公報の構造は、該突起電極と電気的
に接続できるように配置した基板電極を有する回路基板
を用い、該突起電極と該基板電極との間に導電性接着剤
を介在させ、ＢＧＡ型パッケージと回路基板の間に樹脂
を介在させる。該公報のプロセスは、ＢＧＡ型パッケー
ジの端子電極に突起電極を形成し、該突起電極の先端に
転写方式で導電性接着剤つける。ここで、転写方式とは
容器に所定の厚さに収容された導電性接着剤に突起電極
を押し付け、該突起電極を上方に持ち上げることで所定
の厚さの導電性接着剤を突起電極に転写する方法であ
る。次に、ＢＧＡ型パッケージが搭載される部分に樹脂
を塗布し、樹脂の上からＢＧＡ型パッケージを回路基板
上に搭載し加熱硬化させている。
【０００７】また、他のＢＧＡ型パッケージを用いた表
現実装技術が、特開平８−１７２１１４号公報に開示さ
れている。該公報の構造は、ＢＧＡ型パッケージの端子
に突起電極を形成し、回路基板の電極にはんだを用い、
はんだを溶融させて突起電極とはんだを接続させる。該
公報のプロセスは、ＢＧＡ型パッケージの端子電極に突
起電極を形成し、回路基板上の該ＢＧＡ型パッケージが
搭載される部分に樹脂を塗布し、樹脂の上からＢＧＡ型
パッケージを搭載し、ＢＧＡ型パッケージを加圧・加熱
する。
現実装技術が、特開平８−１７２１１４号公報に開示さ
れている。該公報の構造は、ＢＧＡ型パッケージの端子
に突起電極を形成し、回路基板の電極にはんだを用い、
はんだを溶融させて突起電極とはんだを接続させる。該
公報のプロセスは、ＢＧＡ型パッケージの端子電極に突
起電極を形成し、回路基板上の該ＢＧＡ型パッケージが
搭載される部分に樹脂を塗布し、樹脂の上からＢＧＡ型
パッケージを搭載し、ＢＧＡ型パッケージを加圧・加熱
する。
【０００８】これら従来のＢＧＡ接続は、図５に示すよ
うに、１種類の樹脂8を用いてＢＧＡ型パッケージ１と
回路基板３を接着させており、ＢＧＡ型パッケージ１と
回路基板３の間に備えた樹脂８と、ＢＧＡ型パッケージ
の外周に備えた樹脂８は同じであり、樹脂の弾性率につ
いては特には規定されていない。
うに、１種類の樹脂8を用いてＢＧＡ型パッケージ１と
回路基板３を接着させており、ＢＧＡ型パッケージ１と
回路基板３の間に備えた樹脂８と、ＢＧＡ型パッケージ
の外周に備えた樹脂８は同じであり、樹脂の弾性率につ
いては特には規定されていない。
【０００９】また、図８に示すように、ＢＧＡ型パッケ
ージ１と回路基板３の間に備えた樹脂8aと、ＢＧＡ型パ
ッケージの外周に備えた樹脂8bが異なる場合の一例が、
特開２０００−３２７８８４号公報に開示されている。
ージ１と回路基板３の間に備えた樹脂8aと、ＢＧＡ型パ
ッケージの外周に備えた樹脂8bが異なる場合の一例が、
特開２０００−３２７８８４号公報に開示されている。
【００１０】該公報には、ＢＧＡ型パッケージ１と回路
基板３の間に備えた樹脂8aに、（Ａ）エポキシ樹脂：１
００重量部（Ｂ）ポリオルガノシルセスキオキサン：１
００〜３００重量部（Ｃ）硬化促進剤：０．０１〜１０
重量部を含有し、ＢＧＡ型パッケージ１の外周の樹脂8b
は、特に制限されるものではなく、好ましい材料として
はエポキシ樹脂、ＢＧＡ型パッケージ１と回路基板３の
間に備えた樹脂8aと同様の成分を有するエポキシ樹脂、
ガラス転移温度以下の膨張係数が２０ｐｐｍ／℃以下の
エポキシ樹脂を用いることが記載されている。
基板３の間に備えた樹脂8aに、（Ａ）エポキシ樹脂：１
００重量部（Ｂ）ポリオルガノシルセスキオキサン：１
００〜３００重量部（Ｃ）硬化促進剤：０．０１〜１０
重量部を含有し、ＢＧＡ型パッケージ１の外周の樹脂8b
は、特に制限されるものではなく、好ましい材料として
はエポキシ樹脂、ＢＧＡ型パッケージ１と回路基板３の
間に備えた樹脂8aと同様の成分を有するエポキシ樹脂、
ガラス転移温度以下の膨張係数が２０ｐｐｍ／℃以下の
エポキシ樹脂を用いることが記載されている。
【００１１】また、ＢＧＡ型パッケージ１と回路基板３
の間に備えた樹脂8aと、ＢＧＡ型パッケージ１の外周に
備えた樹脂8bが異なる場合の他の一例が特開２００１−
３５８８４号公報に開示されている。該公報は、ＢＧＡ
型パッケージ１と回路基板３の間に樹脂フィルムを備
え、ＢＧＡ型パッケージ１の外周、またはＢＧＡ型パッ
ケージ１の全体を絶縁性樹脂で覆う方法が記載されてい
る。
の間に備えた樹脂8aと、ＢＧＡ型パッケージ１の外周に
備えた樹脂8bが異なる場合の他の一例が特開２００１−
３５８８４号公報に開示されている。該公報は、ＢＧＡ
型パッケージ１と回路基板３の間に樹脂フィルムを備
え、ＢＧＡ型パッケージ１の外周、またはＢＧＡ型パッ
ケージ１の全体を絶縁性樹脂で覆う方法が記載されてい
る。
【００１２】
【発明が解決しようとする課題】上記に記載した従来技
術の特開平８−１７２１１４号及び特開平９−１０７０
０３号は、ＢＧＡ型パッケージと回路基板の接着に用い
る樹脂が１種類であり、ＢＧＡ型パッケージと回路基板
の間に備える樹脂と、ＢＧＡ型パッケージの外周に備え
る樹脂が同じであるために以下の問題があった。
術の特開平８−１７２１１４号及び特開平９−１０７０
０３号は、ＢＧＡ型パッケージと回路基板の接着に用い
る樹脂が１種類であり、ＢＧＡ型パッケージと回路基板
の間に備える樹脂と、ＢＧＡ型パッケージの外周に備え
る樹脂が同じであるために以下の問題があった。
【００１３】つまり、樹脂に低弾性樹脂6を用いた場
合、図６に示すように、熱が加わると低弾性樹脂6は回
路基板３の変形を拘束できないために、回路基板３は大
きく変形し、回路基板３の変形によって接続部に応力が
かかり、短期間で接続が断線してしまう。
合、図６に示すように、熱が加わると低弾性樹脂6は回
路基板３の変形を拘束できないために、回路基板３は大
きく変形し、回路基板３の変形によって接続部に応力が
かかり、短期間で接続が断線してしまう。
【００１４】また、樹脂に高弾性樹脂5を用いた場合、
図７に示すように、熱が加わると高弾性樹脂5は回路基
板３を拘束するため、回路基板３の変形は小さいが、Ｂ
ＧＡ型パッケージの端部応力9は大きくなる。次に、Ｂ
ＧＡ型パッケージ１の側面とＢＧＡ型パッケージの外周
樹脂8bの界面で剥離が起こる。次に、回路基板の変形量
は、ＢＧＡ型パッケージの側面とＢＧＡ型パッケージの
外周樹脂8bの界面で剥離が起きていない時に比べ大きく
なり、接続部の応力が大きくなって、接続が断線してし
まう。
図７に示すように、熱が加わると高弾性樹脂5は回路基
板３を拘束するため、回路基板３の変形は小さいが、Ｂ
ＧＡ型パッケージの端部応力9は大きくなる。次に、Ｂ
ＧＡ型パッケージ１の側面とＢＧＡ型パッケージの外周
樹脂8bの界面で剥離が起こる。次に、回路基板の変形量
は、ＢＧＡ型パッケージの側面とＢＧＡ型パッケージの
外周樹脂8bの界面で剥離が起きていない時に比べ大きく
なり、接続部の応力が大きくなって、接続が断線してし
まう。
【００１５】また、ＢＧＡ型パッケージと回路基板の間
に用いる樹脂と、ＢＧＡ型パッケージの外周に用いる樹
脂が異なるように構成することが記載された上記の特開
２０００−３２７８８４号と、特開２００１−３５８８
４号には、下記の問題がある。
に用いる樹脂と、ＢＧＡ型パッケージの外周に用いる樹
脂が異なるように構成することが記載された上記の特開
２０００−３２７８８４号と、特開２００１−３５８８
４号には、下記の問題がある。
【００１６】特開２０００−３２７８８４号には、ＢＧ
Ａ型パッケージの外周の樹脂の弾性率に対して考慮され
ていないため、接続不良が生じやすい。具体的には、エ
ポキシ樹脂、ＢＧＡ型パッケージと回路基板の間に備え
た樹脂と同様の成分を有するエポキシ樹脂、ガラス転移
温度以下の膨張係数が２０ｐｐｍ／℃以下のエポキシ樹
脂が好ましいと記載されているだけあり、特開２００１
−３５８８４号は、ＢＧＡ型パッケージの外周の絶縁性
樹脂に、エポキシ樹脂、エポキシアクリレート樹脂、シ
リコーン樹脂と記載されているだけである。
Ａ型パッケージの外周の樹脂の弾性率に対して考慮され
ていないため、接続不良が生じやすい。具体的には、エ
ポキシ樹脂、ＢＧＡ型パッケージと回路基板の間に備え
た樹脂と同様の成分を有するエポキシ樹脂、ガラス転移
温度以下の膨張係数が２０ｐｐｍ／℃以下のエポキシ樹
脂が好ましいと記載されているだけあり、特開２００１
−３５８８４号は、ＢＧＡ型パッケージの外周の絶縁性
樹脂に、エポキシ樹脂、エポキシアクリレート樹脂、シ
リコーン樹脂と記載されているだけである。
【００１７】したがって、上記の従来のＢＧＡ接続で
は、ＢＧＡ型パッケージの外周に高弾性率樹脂５を用い
ると、熱ストレスによって回路基板３が変形し、ＢＧＡ
型パッケージの端部９の応力が大きくなり、短時間でＢ
ＧＡ型パッケージ１の側面とＢＧＡ型パッケージの外周
に備える樹脂５の界面で剥離が起こり、ＢＧＡ型パッケ
ージの外周に備える樹脂５は回路基板３の拘束力が低下
し、回路基板３の変形量は増加し、接続部にかかる応力
が増加して断線してしまう。
は、ＢＧＡ型パッケージの外周に高弾性率樹脂５を用い
ると、熱ストレスによって回路基板３が変形し、ＢＧＡ
型パッケージの端部９の応力が大きくなり、短時間でＢ
ＧＡ型パッケージ１の側面とＢＧＡ型パッケージの外周
に備える樹脂５の界面で剥離が起こり、ＢＧＡ型パッケ
ージの外周に備える樹脂５は回路基板３の拘束力が低下
し、回路基板３の変形量は増加し、接続部にかかる応力
が増加して断線してしまう。
【００１８】さらに、このようなＢＧＡ型パッケージを
用いた表面実装技術を電子装置の一種である光伝送モジ
ュールのDriverICの実装に本発明者らは適用した結果、
上記問題が顕著になることが判明した。これは光伝送モ
ジュールが地中や電柱等屋外に置かれることが多く、温
度差の激しい熱サイクルに曝されるからである。そのた
め、本発明者は上記特性を考慮して、DriverICの回路基
板への実装にはんだを用いたＢＧＡ接続を行った場合で
も熱サイクルに対する耐久性の高い光伝送装置を考え出
した。
用いた表面実装技術を電子装置の一種である光伝送モジ
ュールのDriverICの実装に本発明者らは適用した結果、
上記問題が顕著になることが判明した。これは光伝送モ
ジュールが地中や電柱等屋外に置かれることが多く、温
度差の激しい熱サイクルに曝されるからである。そのた
め、本発明者は上記特性を考慮して、DriverICの回路基
板への実装にはんだを用いたＢＧＡ接続を行った場合で
も熱サイクルに対する耐久性の高い光伝送装置を考え出
した。
【００１９】つまり、本発明の目的は、ＢＧＡ型パッケ
ージと電子基板のはんだ接続の熱サイクルに対する耐久
性を向上させることにより、電子装置の耐久性、特に光
伝送モジュールの耐久性を向上させることにある。
ージと電子基板のはんだ接続の熱サイクルに対する耐久
性を向上させることにより、電子装置の耐久性、特に光
伝送モジュールの耐久性を向上させることにある。
【００２０】
【課題を解決するための手段】電子装置の態様として
は、ＢＧＡ型パッケージの端子と回路基板の端子が対向
するようにはんだで実装されている電子装置であって、
前記回路基板と前記ＢＧＡ型パッケージの端子形成面と
の間に配置されている第１の樹脂と、前記ＢＧＡ型パッ
ケージの外周または速報に配置されている第2の樹脂と
を備え、前記第2の樹脂は、前記第1の樹脂よりも弾性率
が小さく、室温で0.5GPa以上28GPa以下とするものがあ
る。
は、ＢＧＡ型パッケージの端子と回路基板の端子が対向
するようにはんだで実装されている電子装置であって、
前記回路基板と前記ＢＧＡ型パッケージの端子形成面と
の間に配置されている第１の樹脂と、前記ＢＧＡ型パッ
ケージの外周または速報に配置されている第2の樹脂と
を備え、前記第2の樹脂は、前記第1の樹脂よりも弾性率
が小さく、室温で0.5GPa以上28GPa以下とするものがあ
る。
【００２１】このように低弾性率の樹脂をＢＧＡ型パッ
ケージと回路基板の間に備えると、回路基板の熱変形量
が小さくなるので、ＢＧＡ型パッケージと回路基板の接
続部にかかる応力やひずみを小さくすることができる。
ケージと回路基板の間に備えると、回路基板の熱変形量
が小さくなるので、ＢＧＡ型パッケージと回路基板の接
続部にかかる応力やひずみを小さくすることができる。
【００２２】また、高弾性率の樹脂をＢＧＡ型パッケー
ジの外周又は側方に備えると、熱ストレスが加わり回路
基板が変形しても第2の樹脂で接着しているため、ＢＧ
Ａ型パッケージの端部にかかる応力を小さくできるの
で、ＢＧＡ型パッケージの側面と樹脂の剥離を防止する
ことができる。
ジの外周又は側方に備えると、熱ストレスが加わり回路
基板が変形しても第2の樹脂で接着しているため、ＢＧ
Ａ型パッケージの端部にかかる応力を小さくできるの
で、ＢＧＡ型パッケージの側面と樹脂の剥離を防止する
ことができる。
【００２３】このことは、回路基板の変形量を小さく維
持でき、接続信頼性を向上させることになる。
持でき、接続信頼性を向上させることになる。
【００２４】従って、双法の効果を実現するために、本
発明では第1の樹脂と第2の樹脂を備えたフリップチップ
構造にし、さらに、第1の樹脂を第2の樹脂よりも高い弾
性率の樹脂を用いるようにしている。
発明では第1の樹脂と第2の樹脂を備えたフリップチップ
構造にし、さらに、第1の樹脂を第2の樹脂よりも高い弾
性率の樹脂を用いるようにしている。
【００２５】また、第2の樹脂の弾性率を1GPa以上20GPa
以下にするとさらに効果が高く、最も著しい効果を得る
ことができるのは4GPa以上15GPa以下の範囲である。
以下にするとさらに効果が高く、最も著しい効果を得る
ことができるのは4GPa以上15GPa以下の範囲である。
【００２６】また、このような電子装置の製法としては
次の態様がある。
次の態様がある。
【００２７】回路基板上のＢＧＡ型パッケージが搭載さ
れる位置の中央部に予め高弾性樹脂を塗布し、ＢＧＡ型
パッケージの突起電極と基板電極を位置合わせした後、
ＢＧＡ型パッケージを回路基板上に搭載し、ＢＧＡ型パ
ッケージを吸着したボンディングツールと回路基板を載
せた基板ステージよりＢＧＡ型パッケージと回路基板を
加熱させ、高弾性樹脂を硬化させる。次に、ＢＧＡ型パ
ッケージの外周に低弾性樹脂を塗布し、低弾性樹脂を硬
化させ、ＢＧＡ型パッケージの外周又は側面にフィレッ
トを形成する。
れる位置の中央部に予め高弾性樹脂を塗布し、ＢＧＡ型
パッケージの突起電極と基板電極を位置合わせした後、
ＢＧＡ型パッケージを回路基板上に搭載し、ＢＧＡ型パ
ッケージを吸着したボンディングツールと回路基板を載
せた基板ステージよりＢＧＡ型パッケージと回路基板を
加熱させ、高弾性樹脂を硬化させる。次に、ＢＧＡ型パ
ッケージの外周に低弾性樹脂を塗布し、低弾性樹脂を硬
化させ、ＢＧＡ型パッケージの外周又は側面にフィレッ
トを形成する。
【００２８】
【発明の実施の形態】以下、図面を用いて本発明を詳述
する。
する。
【００２９】ＢＧＡ型パッケージが電子基板に搭載され
た状態の断面図を図１に、全体図を図２に基板全体の上
面図を示す。
た状態の断面図を図１に、全体図を図２に基板全体の上
面図を示す。
【００３０】図１において、１は半導体集積回路チップ
の一種である半田が端子面に配列されているＢＧＡ型パ
ッケージ（ＢＧＡ型パッケージ）、２はＢＧＡ型パッケ
ージの突起電極（はんだボールがチップの端子に搭載さ
れた後の状態）、３は回路基板、４は基板電極、５は高
弾性樹脂、６は低弾性樹脂、９はＢＧＡ型パッケージの
端部である。
の一種である半田が端子面に配列されているＢＧＡ型パ
ッケージ（ＢＧＡ型パッケージ）、２はＢＧＡ型パッケ
ージの突起電極（はんだボールがチップの端子に搭載さ
れた後の状態）、３は回路基板、４は基板電極、５は高
弾性樹脂、６は低弾性樹脂、９はＢＧＡ型パッケージの
端部である。
【００３１】この図のように、本発明の電子装置に適用
される電子基板は、電気回路パターンを形成してなる回
路基板３の電極と電気的に接続するＢＧＡ型パッケージ
１とがフリップチップ方式ではんだ接続されている。そ
して、ＢＧＡ型パッケージ１の下方には、高弾性樹脂６
が充填され、ＢＧＡ型パッケージの端部９の下方と側
方、つまりＢＧＡ型パッケージ１の外周又は側面が低弾
性樹脂５で覆われている。
される電子基板は、電気回路パターンを形成してなる回
路基板３の電極と電気的に接続するＢＧＡ型パッケージ
１とがフリップチップ方式ではんだ接続されている。そ
して、ＢＧＡ型パッケージ１の下方には、高弾性樹脂６
が充填され、ＢＧＡ型パッケージの端部９の下方と側
方、つまりＢＧＡ型パッケージ１の外周又は側面が低弾
性樹脂５で覆われている。
【００３２】このように、ＢＧＡ型パッケージの端部９
の下方または外周を低弾性樹脂５で覆い、端部を除いた
中央部を高弾性樹脂６で充填していると、回路基板３の
温度による形状変動を防ぐことができ、ＢＧＡ型パッケ
ージの端子と回路基板の端子とのはんだ接続箇所の接触
不良を防止することができる。
の下方または外周を低弾性樹脂５で覆い、端部を除いた
中央部を高弾性樹脂６で充填していると、回路基板３の
温度による形状変動を防ぐことができ、ＢＧＡ型パッケ
ージの端子と回路基板の端子とのはんだ接続箇所の接触
不良を防止することができる。
【００３３】なお、突起電極２の材料は濡れ性等の接続
信頼性を向上させる点を考慮して、金、はんだの積層構
造としている。
信頼性を向上させる点を考慮して、金、はんだの積層構
造としている。
【００３４】また、高弾性樹脂５、低弾性樹脂６は、弾
性率の異なる２種類の樹脂を比較し、室温で弾性率が高
い方を高弾性樹脂５とし、弾性率の低い方を低弾性樹脂
６とする。つまり、高弾性樹脂５は、室温でＢＧＡ型パ
ッケージ１の外周に用いる低弾性樹脂６より弾性率が高
い樹脂のことである。この高弾性樹脂５、低弾性樹脂６
はエポキシを主骨格とする材料が好ましい。
性率の異なる２種類の樹脂を比較し、室温で弾性率が高
い方を高弾性樹脂５とし、弾性率の低い方を低弾性樹脂
６とする。つまり、高弾性樹脂５は、室温でＢＧＡ型パ
ッケージ１の外周に用いる低弾性樹脂６より弾性率が高
い樹脂のことである。この高弾性樹脂５、低弾性樹脂６
はエポキシを主骨格とする材料が好ましい。
【００３５】なお、低弾性樹脂６の弾性率は、室温で、
0.5GPa以上28GPa以下であることが好ましく、さらに
は、1GPa以上20GPa以下であることが好ましく、もっと
もに好ましく4GPa以上15GPa以下である。高弾性樹脂５
の弾性率は、ＢＧＡ型パッケージ１の外周に用いる低弾
性樹脂６より弾性率が高い樹脂であればよいことは言う
までもないが、室温の時、回路基板３の弾性率以上でチ
ップの弾性率以下であること好ましい。より具体的に
は、室温時の弾性率は24GPa〜150GPaが好ましい。な
お、この弾性率は、ＪＩＳｋ−７１１３に準拠して算出
した値である。
0.5GPa以上28GPa以下であることが好ましく、さらに
は、1GPa以上20GPa以下であることが好ましく、もっと
もに好ましく4GPa以上15GPa以下である。高弾性樹脂５
の弾性率は、ＢＧＡ型パッケージ１の外周に用いる低弾
性樹脂６より弾性率が高い樹脂であればよいことは言う
までもないが、室温の時、回路基板３の弾性率以上でチ
ップの弾性率以下であること好ましい。より具体的に
は、室温時の弾性率は24GPa〜150GPaが好ましい。な
お、この弾性率は、ＪＩＳｋ−７１１３に準拠して算出
した値である。
【００３６】図１のように、本発明の電子装置に適用す
る電子基板の構造は、低弾性樹脂６をＢＧＡ型パッケー
ジ１の外周に用いることで、熱ストレスが加わり回路基
板３が変形してもＢＧＡ型パッケージ１の周辺（特に、
外周）を低弾性樹脂６で接着しているため、ＢＧＡ型パ
ッケージの端部９の応力を小さくでき、ＢＧＡ型パッケ
ージ１の側面と低弾性樹脂６の剥離を起こさせないよう
に、長時間回路基板３の変形量を小さく維持でき、従来
のフリップチップ構造に比べて、接続信頼性を向上させ
ることが可能となる。
る電子基板の構造は、低弾性樹脂６をＢＧＡ型パッケー
ジ１の外周に用いることで、熱ストレスが加わり回路基
板３が変形してもＢＧＡ型パッケージ１の周辺（特に、
外周）を低弾性樹脂６で接着しているため、ＢＧＡ型パ
ッケージの端部９の応力を小さくでき、ＢＧＡ型パッケ
ージ１の側面と低弾性樹脂６の剥離を起こさせないよう
に、長時間回路基板３の変形量を小さく維持でき、従来
のフリップチップ構造に比べて、接続信頼性を向上させ
ることが可能となる。
【００３７】本発明の効果を説明するために、図10、図
11及び図12を示す。
11及び図12を示す。
【００３８】図１０は、応力解析のモデルを示す図であ
る。
る。
【００３９】この図１０のように、応力解析のモデルを
厚み０．８ミリの回路基板、厚み０．４５ミリ幅4ミリ
のＢＧＡ型パッケージ１、厚み０．０５ミリの突起電極
（バンプ）２、厚み０．０５ミリの高弾性樹脂５、厚み
5ミリ幅4ミリアスペクト比０．５の低弾性樹脂６で構成
した。基本的な配置は図１と同様である。
厚み０．８ミリの回路基板、厚み０．４５ミリ幅4ミリ
のＢＧＡ型パッケージ１、厚み０．０５ミリの突起電極
（バンプ）２、厚み０．０５ミリの高弾性樹脂５、厚み
5ミリ幅4ミリアスペクト比０．５の低弾性樹脂６で構成
した。基本的な配置は図１と同様である。
【００４０】図１０のモデルを用いて応力解析を行った
結果を図１１に示す。
結果を図１１に示す。
【００４１】この図１１に示すように、ＢＧＡ型パッケ
ージのチップ端部９の応力は、ＢＧＡ型パッケージの外
周に用いる樹脂６の弾性率が大きくなるほど、大きくな
る傾向がわかる。また、ＢＧＡ型パッケージのチップ下
側２０の応力は、ＢＧＡ型パッケージの外周（または端
部下方）に用いる樹脂６の弾性率が小さくなるほど、大
きくなる傾向がわかる。
ージのチップ端部９の応力は、ＢＧＡ型パッケージの外
周に用いる樹脂６の弾性率が大きくなるほど、大きくな
る傾向がわかる。また、ＢＧＡ型パッケージのチップ下
側２０の応力は、ＢＧＡ型パッケージの外周（または端
部下方）に用いる樹脂６の弾性率が小さくなるほど、大
きくなる傾向がわかる。
【００４２】ＢＧＡ型パッケージ1の外周に備える樹脂
６の弾性率の範囲を明確にするために、この図１０のモ
デルを用いて-25〜125℃の熱サイクルで熱衝撃試験を行
った。-55〜125℃の熱サイクルの熱試験も行うことで、
Coffin-Mansonの熱疲労寿命予測式を用いて熱衝撃試験
の加速率（n=5.21）を求め、その加速率から光伝送装置
の稼働時温度変化（△T25℃/日）で、光伝送装置の目標
寿命20万時間の要求を満たすことができる熱衝撃試験の
目標値を120サイクルと設定した。
６の弾性率の範囲を明確にするために、この図１０のモ
デルを用いて-25〜125℃の熱サイクルで熱衝撃試験を行
った。-55〜125℃の熱サイクルの熱試験も行うことで、
Coffin-Mansonの熱疲労寿命予測式を用いて熱衝撃試験
の加速率（n=5.21）を求め、その加速率から光伝送装置
の稼働時温度変化（△T25℃/日）で、光伝送装置の目標
寿命20万時間の要求を満たすことができる熱衝撃試験の
目標値を120サイクルと設定した。
【００４３】この結果からＢＧＡ型パッケージの試験サ
イクル数の応力とＢＧＡ型パッケージの外周に備える樹
脂の弾性率との関係を求めたのが図１２である。
イクル数の応力とＢＧＡ型パッケージの外周に備える樹
脂の弾性率との関係を求めたのが図１２である。
【００４４】図１２から、目標の120サイクルをはんだ
接続が断線しないで満足するためには、0.5GPa以上28GP
a以下であればよいことがわかる。また、目標の120サイ
クルを剥離せずに満足するためには、ＢＧＡ型パッケー
ジの外周に備える低弾性樹脂６の弾性率が室温で1GPa以
上20GPa以下で、もっとも好ましくは４GPa以上15GPa以
下が必要であることがわかる。
接続が断線しないで満足するためには、0.5GPa以上28GP
a以下であればよいことがわかる。また、目標の120サイ
クルを剥離せずに満足するためには、ＢＧＡ型パッケー
ジの外周に備える低弾性樹脂６の弾性率が室温で1GPa以
上20GPa以下で、もっとも好ましくは４GPa以上15GPa以
下が必要であることがわかる。
【００４５】なお、上記実施例では、高弾性樹脂５と低
弾性樹脂６の２種類の樹脂を使用するが、１つの樹脂
で、硬化方法、硬化条件を変えて、弾性率の異なる高弾
性樹脂５と低弾性樹脂６を備えてもよい。
弾性樹脂６の２種類の樹脂を使用するが、１つの樹脂
で、硬化方法、硬化条件を変えて、弾性率の異なる高弾
性樹脂５と低弾性樹脂６を備えてもよい。
【００４６】また、本発明の光伝送装置に用いたフリッ
プチップ構造体は、高信頼性を要求する機器であるハイ
エンドコンピュータ、サーバーに適用できることは、言
うまでもない。
プチップ構造体は、高信頼性を要求する機器であるハイ
エンドコンピュータ、サーバーに適用できることは、言
うまでもない。
【００４７】次に、図３及び図４を用いて、突起電極２
を設けたＢＧＡ型パッケージ１を回路基板３上に搭載す
る方法を説明する。
を設けたＢＧＡ型パッケージ１を回路基板３上に搭載す
る方法を説明する。
【００４８】ＢＧＡ型パッケージ１を回路基板３上に搭
載する前工程として、ＢＧＡ型パッケージ１の端子に金
メッキを施した後,はんだボールを搭載することで突起
電極（はんだバンプ）２を形成しておく。なお、金を用
いる場合はめっき若しくはワイヤバンピング法を用いる
のが好ましく、はんだを用いる場合はメッキ法、蒸着
法、印刷法、はんだボールの接続法を用いるのが好まし
い。（ステップＡ１） 次に、ＢＧＡ型パッケージ１を回路基板３に搭載する位
置に、ディスペンサ１５で予め高弾性樹脂５を塗布す
る。この際、高弾性樹脂５を塗布する量は少なくともＢ
ＧＡ型パッケージ１と回路基板３の間を充分に介在させ
る量で、好ましくは最外周の突起電極２が覆われる程度
の量にする。（ステップＡ２） 次に、ＢＧＡ型パッケージ１をボンディングツール１０
で吸着し、ＢＧＡ型パッケージ１の能動素子面を回路基
板３に対して下向きにして、回路基板３の基板電極４と
ＢＧＡ型パッケージ１の突起電極２が直接接続できるよ
うに位置決めする。（ステップＡ３） 次に、回路基板３上にＢＧＡ型パッケージ１を搭載し、
ＢＧＡ型パッケージ１を吸着したボンディングツール１
０でＢＧＡ型パッケージ１を加熱し、熱硬化性樹脂であ
る高弾性樹脂５を硬化させる。なお、光硬化性樹脂を用
いた場合には熱の代わりに光を当てる。また、高弾性樹
脂５の加熱のタイミングは、ＢＧＡ型パッケージ１の搭
載と同時か、またはＢＧＡ型パッケージ１を搭載した後
のいずれかにする。（ステップＡ４） 次に、ディスペンサ１５でＢＧＡ型パッケージ１の外周
に低弾性樹脂６を塗布する。（ステップＡ５） 次に、熱硬化樹脂である低弾性樹脂６を加熱して硬化さ
せ、ＢＧＡ型パッケージ１の外周に樹脂フィレットを形
成させる。ここでは、低弾性樹脂６に熱硬化性樹脂を用
いたので、熱を加えて硬化させたが、低弾性樹脂６が光
硬化性樹脂の場合は光を当てて硬化させる（ステップＡ
６） 以上のプロセスを行うことで、図１に示すようなフリッ
プチップ接続構造体を製作できる。
載する前工程として、ＢＧＡ型パッケージ１の端子に金
メッキを施した後,はんだボールを搭載することで突起
電極（はんだバンプ）２を形成しておく。なお、金を用
いる場合はめっき若しくはワイヤバンピング法を用いる
のが好ましく、はんだを用いる場合はメッキ法、蒸着
法、印刷法、はんだボールの接続法を用いるのが好まし
い。（ステップＡ１） 次に、ＢＧＡ型パッケージ１を回路基板３に搭載する位
置に、ディスペンサ１５で予め高弾性樹脂５を塗布す
る。この際、高弾性樹脂５を塗布する量は少なくともＢ
ＧＡ型パッケージ１と回路基板３の間を充分に介在させ
る量で、好ましくは最外周の突起電極２が覆われる程度
の量にする。（ステップＡ２） 次に、ＢＧＡ型パッケージ１をボンディングツール１０
で吸着し、ＢＧＡ型パッケージ１の能動素子面を回路基
板３に対して下向きにして、回路基板３の基板電極４と
ＢＧＡ型パッケージ１の突起電極２が直接接続できるよ
うに位置決めする。（ステップＡ３） 次に、回路基板３上にＢＧＡ型パッケージ１を搭載し、
ＢＧＡ型パッケージ１を吸着したボンディングツール１
０でＢＧＡ型パッケージ１を加熱し、熱硬化性樹脂であ
る高弾性樹脂５を硬化させる。なお、光硬化性樹脂を用
いた場合には熱の代わりに光を当てる。また、高弾性樹
脂５の加熱のタイミングは、ＢＧＡ型パッケージ１の搭
載と同時か、またはＢＧＡ型パッケージ１を搭載した後
のいずれかにする。（ステップＡ４） 次に、ディスペンサ１５でＢＧＡ型パッケージ１の外周
に低弾性樹脂６を塗布する。（ステップＡ５） 次に、熱硬化樹脂である低弾性樹脂６を加熱して硬化さ
せ、ＢＧＡ型パッケージ１の外周に樹脂フィレットを形
成させる。ここでは、低弾性樹脂６に熱硬化性樹脂を用
いたので、熱を加えて硬化させたが、低弾性樹脂６が光
硬化性樹脂の場合は光を当てて硬化させる（ステップＡ
６） 以上のプロセスを行うことで、図１に示すようなフリッ
プチップ接続構造体を製作できる。
【００４９】この電子装置を光伝送モジュールに適用し
た場合の図を図１３及び図１４を用いて説明する。
た場合の図を図１３及び図１４を用いて説明する。
【００５０】図１３は、電圧値で表現されたデータを光
で表現して光ファイバに発信する機能（送信機能）と、
光ファイバから受け取った光で表現されたデータを電圧
値で表現されたデータに変換する機能（受信機能）を備
えた光伝送モジュールに適用する基板の上面図である。
図１４は、図１３に示す光伝送装置の機能ブロック図で
ある。
で表現して光ファイバに発信する機能（送信機能）と、
光ファイバから受け取った光で表現されたデータを電圧
値で表現されたデータに変換する機能（受信機能）を備
えた光伝送モジュールに適用する基板の上面図である。
図１４は、図１３に示す光伝送装置の機能ブロック図で
ある。
【００５１】この電圧値で表現されたデータを光で表現
して光ファイバに発信する機能（送信機能）は、ＬＤ内
臓光モジュールとDriver ICを含む構成で実現される。
なお、LD(Laser Diode)は電圧を光に変換する発光素子
で、LD用Driver ICは、LDに印加する電圧の制御をするIC
である。このDriver ICに前述の電子装置の構造を採用
する。すなわち、Driver ICとその下の回路基板とを表
面実装し、Driver ICと回路基板との間に第1の樹脂を配
置し、Driver ICの外周を囲むように第1の樹脂より弾性
率の高い第２の樹脂を配置する。このように、前述の電
子装置に採用した接続構造を光伝送装置のDriverICに適
用することにより、電柱等の屋外や地中の環境で20万時
間の寿命を確保することでき、10Gbit/s、40Gbit/sの高
速伝送の送信が容易にできる効果を得ることができるよ
うになる。
して光ファイバに発信する機能（送信機能）は、ＬＤ内
臓光モジュールとDriver ICを含む構成で実現される。
なお、LD(Laser Diode)は電圧を光に変換する発光素子
で、LD用Driver ICは、LDに印加する電圧の制御をするIC
である。このDriver ICに前述の電子装置の構造を採用
する。すなわち、Driver ICとその下の回路基板とを表
面実装し、Driver ICと回路基板との間に第1の樹脂を配
置し、Driver ICの外周を囲むように第1の樹脂より弾性
率の高い第２の樹脂を配置する。このように、前述の電
子装置に採用した接続構造を光伝送装置のDriverICに適
用することにより、電柱等の屋外や地中の環境で20万時
間の寿命を確保することでき、10Gbit/s、40Gbit/sの高
速伝送の送信が容易にできる効果を得ることができるよ
うになる。
【００５２】なお、この構造を、図１４の送信機（２）
として示したMux(Multiplexer)をDriverICと光ファイバ
との間に用いることにより、送信機能の送信容量を増加
させることができる。
として示したMux(Multiplexer)をDriverICと光ファイバ
との間に用いることにより、送信機能の送信容量を増加
させることができる。
【００５３】光ファイバから受け取った光で表現された
データを電圧値で表現されたデータに変換する機能は、
PD内臓光モジュールとCDR(Clock and Data Recovery)を
含む構成で実現される。なお、PD（photo diode）とは
光を電圧に変換する光受光素子であり、CDRは電圧信号
からクロックを取り出す素子のことである。具体的に
は、このCDRに前述の電子装置の構造を採用する。すな
わち、CDRとその下の回路基板とをはんだを用いたフリ
ップチップ方式で接続し、CDRと回路基板との間に第1の
樹脂を配置し、CDRの外周を囲むように第1の樹脂より弾
性率の高い第２の樹脂を配置する。このように、前述の
電子装置に採用した接続構造を光伝送装置のCDRに適用
することにより、電柱等の屋外や地中の環境で20万時間
の寿命を確保することでき、10Gbit/s、40Gbit/sの高速
伝送の受信が容易にできる効果を得ることができるよう
になる。
データを電圧値で表現されたデータに変換する機能は、
PD内臓光モジュールとCDR(Clock and Data Recovery)を
含む構成で実現される。なお、PD（photo diode）とは
光を電圧に変換する光受光素子であり、CDRは電圧信号
からクロックを取り出す素子のことである。具体的に
は、このCDRに前述の電子装置の構造を採用する。すな
わち、CDRとその下の回路基板とをはんだを用いたフリ
ップチップ方式で接続し、CDRと回路基板との間に第1の
樹脂を配置し、CDRの外周を囲むように第1の樹脂より弾
性率の高い第２の樹脂を配置する。このように、前述の
電子装置に採用した接続構造を光伝送装置のCDRに適用
することにより、電柱等の屋外や地中の環境で20万時間
の寿命を確保することでき、10Gbit/s、40Gbit/sの高速
伝送の受信が容易にできる効果を得ることができるよう
になる。
【００５４】なお、図１４の送信機（２）のように送信
機能側に、Mux(Multiplexer)を用いた場合、図１４の受
信機（２）のように受信機能側にDMux(D Multiplexer)
を用いる。
機能側に、Mux(Multiplexer)を用いた場合、図１４の受
信機（２）のように受信機能側にDMux(D Multiplexer)
を用いる。
【００５５】なお、これらの第2の樹脂の弾性率が、室
温で0.5GPa以上28GPa以下、好ましくは1GPa以上20GPa以
下、最も好ましくは4GPa以上15GPa以下である。
温で0.5GPa以上28GPa以下、好ましくは1GPa以上20GPa以
下、最も好ましくは4GPa以上15GPa以下である。
【００５６】
【発明の効果】本発明によれば、ＢＧＡ型パッケージを
回路基板上に表面実装した電子回路基板を備えた電子装
置、特に光伝送装置の熱サイクルに対する耐久性を向上
させることができる。
回路基板上に表面実装した電子回路基板を備えた電子装
置、特に光伝送装置の熱サイクルに対する耐久性を向上
させることができる。
【図１】本発明の電子装置に適用した電子基板の部分断
面図である。
面図である。
【図２】本発明の電子装置に適用した電子基板の全体上
面図である。
面図である。
【図３】本発明の実施例のチップ搭載プロセス図であ
る。
る。
【図４】本発明の実施例のチップ搭載プロセス図であ
る。
る。
【図５】従来の電子装置に適用した電子基板の部分断面
図である。
図である。
【図６】従来の電子装置に適用した電子基板の部分断面
図である。
図である。
【図７】従来の電子装置に適用した電子基板の部分断面
図である。
図である。
【図８】従来の電子装置に適用した電子基板の部分断面
図である。
図である。
【図９】電子装置に適用した電子基板の部分断面図であ
る。
る。
【図１０】応力解析のモデルを示す図である。
【図１１】ＢＧＡ型パッケージの端部応力とＢＧＡ型パ
ッケージの外周に用いた樹脂の弾性率の関係を示す図で
ある。
ッケージの外周に用いた樹脂の弾性率の関係を示す図で
ある。
【図１２】ＢＧＡ型パッケージの外周に用いた樹脂の弾
性率と加速試験の関係を示す図である。
性率と加速試験の関係を示す図である。
【図１３】本発明の電子基板を用いた光伝送装置の上面
図である
図である
【図１４】本発明の光伝送装置の機能ブロック図であ
る。
る。
１ ＢＧＡ型パッケージ
２ 突起電極（端子電極と端子電極上に設けたバンプ）
３ マザーボード（回路基板）
４ 基板電極
５ 高弾性樹脂
６ 低弾性樹脂
７ はんだ付け部品
８ 樹脂
９ ＢＧＡ型パッケージの端部
１０ ボンディングツール
１５ ディスペンサ
２０ チップ下側
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 外川 英男
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 川本 和民
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 松本 邦夫
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内
(72)発明者 浜岸 真也
神奈川県横浜市戸塚区戸塚町216番地 株
式会社日立製作所通信事業部内
(72)発明者 松吉 真里
神奈川県横浜市戸塚区戸塚町216番地 株
式会社日立製作所通信事業部内
Ｆターム(参考） 4M109 AA02 BA04 CA05 DA10 EC04
EE02
5F044 KK02 LL04 LL11 RR17 RR18
RR19
Claims (6)
- 【請求項１】ＢＧＡ型パッケージが回路基板にはんだで
実装されている電子装置であって、 前記回路基板と前記ＢＧＡ型パッケージの端子形成面と
の間に配置されている第１の樹脂と、 前記ＢＧＡ型パッケージの外周または側方に配置されて
いる第2の樹脂とを備え、 前記第2の樹脂は、前記第1の樹脂よりも弾性率が小さ
く、室温で0.5GPa以上28GPa以下であることを特徴とす
る電子装置。 - 【請求項２】請求項１において、 前記第２の樹脂の弾性率が、室温で1GPa以上2０GPa以下
であることを特徴とする電子装置。 - 【請求項３】請求項２において、 前記第２の樹脂の弾性率が、室温で４GPa以上１５GPa以
下であることを特徴とする電子装置。 - 【請求項４】電圧と光を変換する半導体素子を備えた光
モジュールと、前記発光素子に印加する電圧を制御する
ＢＧＡ型パッケージのドライバＩＣと、回路基板とを備
え、 前記ドライバＩＣの端子と前記回路基板の配線の端子と
がはんだ接続されている光伝送モジュールにおいて、 前記回路基板と前記ドライバＩＣの端子形成面との間に
配置されている第１の樹脂と、 前記ドライバ用ＩＣの外周または側方に配置されている
第２の樹脂とを備え、 前記第2の樹脂は、前記第1の樹脂よりも弾性率が小さ
く、室温で0.5GPa以上28GPa以下であることを特徴とす
る光伝送モジュール。 - 【請求項５】請求項４において、 前記第２の樹脂の弾性率が、室温で1GPa以上2０GPa以下
であることを特徴とする光伝送モジュール。 - 【請求項６】請求項５において、 前記第２の樹脂の弾性率が、室温で４GPa以上１５GPa以
下であることを特徴とする光伝送モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002002931A JP2003092312A (ja) | 2001-01-11 | 2002-01-10 | 電子装置及び光伝送モジュール |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001003190 | 2001-01-11 | ||
| JP2001-3190 | 2001-01-11 | ||
| JP2001210151 | 2001-07-11 | ||
| JP2001-210151 | 2001-07-11 | ||
| JP2002002931A JP2003092312A (ja) | 2001-01-11 | 2002-01-10 | 電子装置及び光伝送モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092312A true JP2003092312A (ja) | 2003-03-28 |
Family
ID=27345685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002002931A Pending JP2003092312A (ja) | 2001-01-11 | 2002-01-10 | 電子装置及び光伝送モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092312A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286799A (ja) * | 2005-03-31 | 2006-10-19 | Texas Instr Japan Ltd | 実装方法 |
| JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| US10916578B2 (en) | 2018-02-14 | 2021-02-09 | Canon Kabushiki Kaisha | Semiconductor apparatus and camera |
-
2002
- 2002-01-10 JP JP2002002931A patent/JP2003092312A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286799A (ja) * | 2005-03-31 | 2006-10-19 | Texas Instr Japan Ltd | 実装方法 |
| JP2011114054A (ja) * | 2009-11-25 | 2011-06-09 | Dainippon Printing Co Ltd | センサーユニットおよびその製造方法 |
| WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| US10553457B2 (en) | 2014-06-26 | 2020-02-04 | Sony Corporation | Semiconductor device to suppress warpage of the semiconductor device |
| US10916578B2 (en) | 2018-02-14 | 2021-02-09 | Canon Kabushiki Kaisha | Semiconductor apparatus and camera |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635971B2 (en) | Electronic device and optical transmission module | |
| US6779260B1 (en) | Overmolded electronic package including circuit-carrying substrate | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| US9214422B2 (en) | Semiconductor apparatus having signal and ground terminals arranged on vertically adjacent wiring substrates | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US20110266668A1 (en) | Microelectronic assemblies having compliancy | |
| US9337114B2 (en) | Ceramic board, method manufacturing thereof, image sensor package and method of manufacturing the same | |
| EP1126752B1 (en) | Chip scale packaging on CTE matched printed wiring boards | |
| US6543676B2 (en) | Pin attachment by a surface mounting method for fabricating organic pin grid array packages | |
| JP2003092312A (ja) | 電子装置及び光伝送モジュール | |
| US6348739B1 (en) | Semiconductor device and method of manufacturing the same | |
| US7851904B2 (en) | Semiconductor device, method for manufacturing the same, and semiconductor device mounting structure | |
| US20070063344A1 (en) | Chip package structure and bumping process | |
| KR100744930B1 (ko) | Ｌｔｃｃ 모듈의 제조 방법 | |
| KR20090098076A (ko) | 플립 칩 패키지 | |
| KR100769204B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20040056437A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2004200665A (ja) | 半導体装置およびその製造方法 | |
| JP2004200665A6 (ja) | 半導体装置およびその製造方法 | |
| WO2001033623A1 (en) | Semiconductor device and its manufacturing method | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| KR100746632B1 (ko) | 플립칩 패키지 구조 및 패키징 방법 | |
| JPH10107204A (ja) | 半導体装置及びその製造方法 | |
| JP2001015550A (ja) | 半導体装置およびその製造方法 | |
| KR100833593B1 (ko) | 플립 칩 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050819 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060905 |